CN115498020A - 半导体器件及其制造方法 - Google Patents

半导体器件及其制造方法 Download PDF

Info

Publication number
CN115498020A
CN115498020A CN202211327296.9A CN202211327296A CN115498020A CN 115498020 A CN115498020 A CN 115498020A CN 202211327296 A CN202211327296 A CN 202211327296A CN 115498020 A CN115498020 A CN 115498020A
Authority
CN
China
Prior art keywords
layer
metal layer
semiconductor
metal
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211327296.9A
Other languages
English (en)
Inventor
房育涛
刘庭
付汝起
叶念慈
张洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Hunan Sanan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Sanan Semiconductor Co Ltd filed Critical Hunan Sanan Semiconductor Co Ltd
Priority to CN202211327296.9A priority Critical patent/CN115498020A/zh
Publication of CN115498020A publication Critical patent/CN115498020A/zh
Priority to PCT/CN2023/120170 priority patent/WO2024087955A1/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及一种半导体器件及其制造方法，该半导体器件包括：包括：衬底；半导体层，其设置在衬底上并包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层，第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；设置在第二半导体层上且间隔布置的源极、漏极和栅极；金属层，其设置半导体层内并位于衬底与二维电子气之间；电连接结构，其从栅极向半导体层内延伸并与金属层连接；第一阻隔结构，其至少部分地设在金属层与二维电子气之间及电连接结构与二维电子气之间；第二阻隔结构，与第一阻隔结构相连且覆盖在金属层的侧面。该半导体器件能够有效降低HMTE器件高电压下栅极的电场强度，从而提高器件的击穿电压。

Description

半导体器件及其制造方法
技术领域
本公开一般地涉及半导体器件领域。更具体地，本公开涉及一种半导体器件及该半导体器件的制造方法。
背景技术
半导体器件又称高电子迁移率晶体管(High electron mobility transistor,HEMT)，凭借其高电子迁移率、高二维电子气浓度和高击穿电压等特性，在高频、高压、高温和高功率密度领域有着广泛的应用。
半导体器件的一种令人期望的属性是具有更高的击穿电压，栅场板由于能够提高器件的击穿电压，所以被广泛应用在半导体器件中。栅场板通常设在半导体器件顶部的钝化层上并与栅极或源极连接，其虽然可以提高器件的击穿电压，但是人们还是希望研究出一种能够提高器件击穿电压的新技术，最好可以是在此新技术上继续应用栅场板，以便大幅度地提高器件的击穿电压。
发明内容
为了解决上述部分或全部问题，本公开提供了一种半导体器件及其制造方法，该半导体器件在不使用栅场板的情况下就具有较高的击穿电压，在使用栅场板的情况下将具有更高的击穿电压。
根据本公开的第一方面，提供了一种半导体器件，其包括：衬底；半导体层，其设置在衬底上，所述半导体层包括：第一半导体叠层和设置在第一半导体叠层上的第二半导体层；所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；设置在第二半导体层上且间隔布置的源极、漏极和栅极；金属层，其设置半导体层内并位于所述衬底与二维电子气之间；电连接结构，其从所述栅极向所述半导体层内延伸并与所述金属层连接，用于将所述金属层电连接至所述栅极；第一阻隔结构，设置在所述金属层远离所述衬底的一侧，用于将所述金属层和所述电连接结构与所述二维电子气进行绝缘性隔离；第二阻隔结构，与所述第一阻隔结构相连且覆盖在所述金属层的侧面，其中，所述侧面与所述金属层远离所述衬底的一侧相邻。
根据本公开的第二方面，提供了一种半导体器件的制造方法，其包括以下步骤：提供衬底；在所述衬底上形成半导体层，所述半导体层包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层；所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；在所述半导体层内形成金属层，所述金属层位于所述衬底与二维电子气之间；在所述第二半导体层上形成源极、漏极和栅极；从所述栅极向所述半导体层内延伸并与所述金属层电连接形成电连接结构；在所述金属层远离所述衬底的一侧设置第一阻隔结构，其中，所述第一阻隔用于将所述金属层和所述电连接结构与所述二维电子气进行绝缘性隔离；在所述金属层的侧面设置第二阻隔结构，其中，所述侧面与所述金属层远离所述衬底的一侧相邻。
在本公开实施例提供的半导体器件以及半导体器件的制造方法，其中，半导体器件通过在器件内部设置能够与栅极电连接的金属层，并且通过第一阻隔结构将金属层与二维电子气之间、以及电连接结构与二维电子气之间隔离，从而能够通过栅极所连接的金属层有效降低HMTE器件高电压下栅极的电场强度，从而提高器件的击穿电压。此外，由于金属层在器件的后续外延生长工艺中容易与外延生长中的氨气发生反应，本公开实施例还通过第一阻隔结构和第二阻隔结构将金属层隔离在第一阻隔结构和第二阻隔结构内，从而可以减少金属制成的金属层在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应，从而保证其可以顺利实现前述功效。
附图说明
下面将结合附图来对本公开的优选实施例进行详细地描述。在图中：
图1为本公开实施例一的半导体器件的俯视结构示意图；
图2为图1中A-A线的剖视图；
图3为图1中B-B线的剖视图；
图4显示了图1所示半导体器件的金属层及电连接结构；
图5a到图5i显示了本公开实施例一的半导体器件的制造过程图；
图6本公开实施例二的半导体器件的剖面结构示意图；
图7显示了图6所示半导体器件的金属层及电连接结构。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本公开做进一步说明。
在本申请的描述中，“外延生长”指在待处理材料上生长一层有一定要求的层结构。涉及“外延生长”的技术可以包含金属有机化学气相沉积技术(metal-organicchemical vapor deposition，MOCVD)、液相外延技术(Liquid Phase Epitaxy,LPE)、气相外延技术(vapour phase epitaxy,VPE)，分子束外延技术(Molecular Beam Epitaxy,MBE)，原子层沉积技术(atomic layer deposition,ALD)等。对于本领域的普通技术人员而言，可以根据实际情况选择合适的外延生长技术。
在本申请的描述中，“刻蚀”应按广义理解，即在待处理材料表面生长一层光刻胶，透过掩模对光刻胶进行选择性曝光和显影，以在待处理材料表面上留下与掩模图形相同的光刻胶层，然后用化学或物理方法对待处理材料进行选择腐蚀，并且最后剥离光刻胶层以在待处理材料上形成与掩模图形对应的结构。
在本申请的描述中，“上”或“下”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。
在本申请的描述中，除实施例一之外，其他实施例均采用尽量避重方式撰写，即重点记载各自与别的实施例不同。在这些实施例中，任何技术特征如没有明确记载，均可参见实施例一的对应描述。
本公开各个实施例提供了一种半导体器件可以是HEMT器件，或者说是高电子迁移率晶体管(High electron mobility transistor)，具有高击穿电压和高电导率等优点，可以作为半导体功率器件或半导体射频器件，在基站通信、物联网、航空航天和雷达系统等领域得到了广泛应用。
如图1、图2、图3、图6所示，半导体器件包括衬底1及设在衬底1上的半导体层2。
示例性地，如图1和图2所示，衬底1可由硅(Si)、碳化硅(SiC)或蓝宝石(Saphhire)形成。该半导体层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层。在一些实施方式中，第二半导体层包括势垒层204，其主要制造材料可选为合金氮化物，特别是铝镓氮(AlGaN)，厚度为5nm-50nm(“nm”为纳米)。第一半导体叠层包括缓冲层202和设在缓冲层202上的沟道层203，其中沟道层203的主要制造材料可选为III-V族氮化物，特别是氮化氮(GaN)，厚度一般为100nm-1000nm。当沟道层203包含III-V族氮化物而势垒层204包含合金氮化物时，沟道层203和势垒层204为异质结构，由于两者之间存在较大的极化强度差和禁带宽度差，使得两者的界面处形成有二维电子气(Two-dimensional electron gas,2DEG)。其中，沟道层203和势垒层204皆可以为一层或多层结构。在一些实施方式中，沟道层203包含沿着远离衬底1方向排布的300nm高阻氮化镓层和200nm高温氮化镓层，而势垒层204包括沿着远离沟道层203方向排布的1nm氮化铝层、20nm铝镓氮层和2nm氮化镓层。
示例性地，半导体层2还可包括设在衬底1上的成核层201，缓冲层202设在成核层201上。成核层201由碳化铝(AIN)或氮化镓(GaN)形成，厚度为10nm-500nm，用于提高缓冲层202的生长质量，并具有隔离作用。而缓冲层202由铁掺杂氮化镓、碳掺杂氮化镓、氮化镓(GaN)或铝镓氮(AlGaN)形成，厚度为100nm-10um，用于提高III-V族氮化物的生长质量。缓冲层202可以为一层或多层结构。当衬底1选为硅材料时，缓冲层202优选为三层结构，第一层是含铝量为75％、整层厚度为400nm的铝镓氮，第二层是含铝量为50％、整层厚度为900nm的铝镓氮，第三层是含铝量为25％、整层厚度为1500nm的铝镓氮。
如图1、图2、图3和图6所示，半导体器件还包括设置在第二半导体层上且间隔布置的栅极5、漏极4和源极6。
示例性地，如图1和图2，半导体器件还包括设在势垒层204上且间隔布置的栅极5、漏极4和源极6。源极6和漏极4均可为一层结构或多层结构，示例性地，漏极4和源极6分别可包括顺序相连的钛(Ti)层、铝(Al)层、镍(Ni)层和金(Au)层。源极6与势垒层204进行欧姆接触，并与二维电子气进行电连接。漏极4也与势垒层204进行欧姆接触，并与二维电子气进行电连接。栅极5主要包括镍(Ni)层和金(Au)层中的一个或两个，并与势垒层204进行肖特基接触。在使用半导体器件时，改变栅极5的电场可以调控二维电子气并控制源极6和漏极4的导通与关断。
示例性地，半导体器件还包括钝化层9。钝化层9设在势垒层204上并对栅极5、漏极4和源极6实施避让，即钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔，使得钝化层9用以对栅极5、漏极4和源极6进行绝缘性隔离，以防止半导体器件因电极间出现错误接通而产生故障。钝化层9制造材料包括二氧化硅、氮化硅、氮化铝和氧化铝等绝缘化合物中的一种。
如图1、图2、图3和图6所示，半导体器件还包括：金属层7，其设置半导体层2内并位于衬底1和二维电子气之间；以及电连接结构57，该电连接结构57从栅极5向半导体层2内延伸并与金属层7连接，用于将金属层7电连接至栅极5。
示例性地，如图3所示，电连接解结构57可以为杆状结构。
基于此，在一些实施方式中，如图3所示，钝化层9设置在第二半导体层上，且钝化层9位于电连接结构57与源极6之间，以及栅极5与漏极4之间。换而言之，钝化层可以具有供电连接结构57贯穿的避让孔，使得该电连接结构57的一端处于半导体层2内并连接金属层7的连接区，而电连接结构57的另一端处于半导体层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电连接结构57不但可以实现金属层7与栅极5的电连接，而且所使用的结构也非常简单。示例性地，电连接结构57最好与金属层7垂直，并由金属所形成，以适用于通过外延生长法和刻蚀法形成。其中，金属层7优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
在一些实施方式中，金属层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面，以及与第一表面和第二表面相接的侧面。金属层7可选为一个，且金属层7与栅极5在衬底1上的正投影相交。在向半导体器件的栅极5施加电势时，源极6和漏极4可以借助二维电子气连通，金属层7可以调节沟道层203和势垒层204之间的电场分布，降低栅极5附近电场强度峰值，并提高器件的击穿电压，改善器件在高电压、高功率和/或高频率下的工作特性。
在另一些实施方式中，由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5，金属层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影，由此该金属层7可以进一步地降低栅极5附近电场强度峰值，并进一步提高器件的击穿电压。
在一些实施方式中，金属层7设置在沟道层203中。
在一些实施方式中，金属层7的第一表面和金属层7的第二表面均位于沟道层203内，如此，沟道层203包括至少两层结构，以保证金属层7适用于通过外延生长法和刻蚀法形成在至少两层结构之间。
在另一些实施方式中，金属层7的第一表面位于沟道层203内，金属层7的第二表面与缓冲层202和沟道层203之间的界面相接，如此，在保证金属层7适用于通过外延生长法和刻蚀法形成过程中，可以在生长沟道层203之前制备一层金属层，从而简化器件的制作流程。
在另一些实施方式中，金属层7设置在缓冲层内，从而可以利用缓冲层的绝缘特性加强金属层7与二维电子气之间的绝缘性。如此，缓冲层202包括至少两层结构，以保证金属层7适用于通过外延生长法和刻蚀法形成在至少两层结构之间。在一些实施方式中，为了简化金属层的制作流程，金属层7的第一表面与缓冲层202远离衬底1的一侧相接，金属层7的第二表面位于缓冲层202内，如此，缓冲层202包括第一层结构和第二层结构，在第一层结构上生长出导电材料层，对导电材料层进行刻蚀并得到金属层7，然后第一层结构上生长包裹金属层7的第二层结构，当第二层结构的厚度与金属层7相同时，金属层7的第一表面便与缓冲层202远离衬底1的一侧相接。
在一些实施方式中，金属层7可以为易于成型的矩形体，详见图4。金属层7的厚度为10nm-1000nm，优选为100nm。示例性地，金属层7可由金属所形成的结构，适用于通过外延生长法和刻蚀法形成。其中，该金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。金属层7沿第一方向(即源极6至漏极4的布置方向)的尺寸大于金属层7沿第二方向(即衬底1至半导体层2的布置方向)的尺寸，使得其结构扁平化，由此降低金属层7对半导体层2的占用比例，例如沟道层203的占用比例，有效避免二维电子气浓度因金属层7的体积过大而明显下降，保证半导体器件的开关特性依旧有用且高效。
如图1、图2、图3和图6所示，为了阻止金属制成的金属层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应，半导体器件还包括第一阻隔结构8和第二阻隔结构803。其中，该第一阻隔结构8至少部分地设在金属层7与二维电子气之间，以及电连接结构57与二维电子气之间。第二阻隔结构803与第一阻隔结构8相连且覆盖在金属层7的侧面。
需要说明的是，第一阻隔结构8和第二阻隔结构803均由高阻材料制备而成，有利于金属层7与半导体层2之间绝缘。
在一些实施方式中，如图2所示，第一阻隔结构8包括第一阻隔部801，其设置在金属层7的上方，用于将金属层7与二维电子气进行绝缘性隔离，从而可以拦截二维电子气产生的向金属层7流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。
在一些实施方式中，如图5所示，第一阻隔部801设置在金属层7的上方，用于将金属层7与二维电子气进行绝缘性隔离。示例性地，请再参阅图5，需要补充的是，金属层7的第一表面包括用于与电连接结构57连接的连接区，第一阻隔部801设置在金属层7的除连接区之外的第一表面上。第一阻隔部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，以保证其适用于通过外延生长法和刻蚀法形成。
在一些实施方式中，第一阻隔结构8还包括包裹电连接结构57的第二阻隔部802，用于将电连接结构57与二维电子气进行绝缘性隔离，拦截二维电子气产生的且向电连接结构57流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。第二阻隔部802类似于套状结构，其制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，以保证其适用于通过外延生长法和刻蚀法形成。
在一些实施方式中，第一阻隔结构8覆盖在金属层7的第一表面以及覆盖在缓冲层202远离所述衬底的一侧，且位于沟道层203靠近衬底1的一侧。如此，第一阻隔结构8便可直接构造为介于沟道层203和缓冲层202之间的层结构。
在一些实施方式中，第二阻隔结构803和第一阻隔结构8的第一阻隔部801的制造步骤和选用材料可以相同，也可以不同。
在另一些实施方式中，如图6所示，金属层7为多个，且多个金属层7沿第一方向(即源极6至漏极4的布置方向)间隔设置。
在一些实施方式中，请再参阅图6，每个金属层7的尺寸相等，且多个金属层7沿第一方向的总尺寸小于单个金属层7第二方向的尺寸，其中，第二方向为衬底1至半导体层2的布置方向。基于此，电连接结构57也对应为多个，其中每个电连接结构57分别为与对应的金属层7垂直的杆状体，每个电连接结构57一端连接金属层7的连接区，另一端连接栅极5。
在另一些实施例方式中，为了减少电连接结构的数量，如图7所示，金属层7包括：间隔设置的第一金属层701和将间隔设置的第一金属层701连接起来的第二金属层702。示例性地，第二金属层702与第一金属层701相互垂直。如此，由于间隔设置的第一金属层701之间由第二金属层702连接起来，故只需要一个与栅极5电连接的电连接结构57即可实现金属层702与栅极5之间的电连接。
在另一些实施方式中，第一金属层701沿第一方向间隔设置，其中，第一方向为源极6至漏极4的布置方向。
在一些实施方式中，如图7所示，金属层7的连接区位于多个第一金属层701中的一个上；电连接结构57为一个，且电连接结构57的一端连接于具有连接区的第一金属层701，另一端连接于栅极5。
在一些实施方式中，如图7所示，连接区位于具有连接区的第一金属层701背离第二金属层702延伸的延伸区域上。
上述实施例中，通过在半导体器件的内部设置能够与栅极5电连接的金属层7，并且通过第一阻隔结构8将金属层7与二维电子气之间、以及电连接结构57与二维电子气之间隔离，从而能够通过栅极5所连接的金属层7有效降低半导体器件高电压下栅极5的电场强度，从而提高器件的击穿电压。
需要补充的是，金属层7的材料为金属材料。当金属层7主要由金属制成时，金属在器件的后续外延生长工艺中容易与外延生长中的氨气发生反应，通过第一阻隔结构8和第二阻隔结构803将金属层隔离在第一阻隔结构8和第二阻隔结构803内，从而可以减少金属层7被外延生长中的氨气腐蚀，从而确保金属层7能够与栅极5电连接而帮助降低栅极5附近的电场。如此，本公开实施例的第一阻隔结构8和第二阻隔结构803还可以阻止金属层7与其在后续器件制造工艺中尤其是外延生长内所使用的氨气发生反应，保证其可以顺利实现前述功效。
在一些实施方式中，如图2所示，半导体器件还可包括栅场板11，该栅场板11位于栅极5与漏极4之间的钝化层9上。栅场板11能协助金属层7调节沟道层203和势垒层204之间的电场分布，进一步降低栅极5附近电场强度峰值，从而大幅度地提高器件的击穿电压。
上述实施例中，通过将类似于栅场板的金属层7设置在器件内，并利用该金属层7提高器件的击穿电压，由此半导体器件在不使用栅场板的情况下就具有较高的击穿电压，而在使用栅场板的情况下将具有更高的击穿电压。事实上，该金属层7可以连接栅极5或源极6，但是由于源极6的电势不如栅极5的电势强，且栅极5附近电场强度峰值与栅极5的电势同步而不与源极6的电势同步，所以连接栅极5的金属层7要具有更强、更准的栅极附近电场调节能力，有利于保证栅极5附近电场强度峰值更低，以及器件的击穿电压更高。当需要将金属层7与源极6连接时，由于源极6可以直接延伸至金属层7所在处并与其相连，所以连接源极6的金属层在制造方法过程中容易实现，但当需要将金属层7与栅极5连接时，由于栅极5存在破坏二维电子气的问题而不可以直接延伸至金属层7所在处，所以连接栅极5的金属层7在制造方法过程中难以实现，申请人经过刻苦的研究后发现：可以在器件中增设穿过势垒层204和沟道层203的电连接结构57并通过其连接金属层7和栅极5，同时在金属层7与二维电子气之间及电连接结构57与二维电子气之间增设第一阻隔结构8，以利于第一阻隔结构8将金属层7与二维电子气进行绝缘性隔离，再将电连接结构57与二维电子气进行绝缘性绝缘，由此可以拦截二维电子气产生的且向金属层7和电连接结构57流动的漏电流，有效提高器件的击穿电压，使得半导体器件可以在更高工作电压下正常运行。
请再结合图1、图2、图3和图6，本公开实施例还公开了一种半导体器件的制造方法，该方法步骤包括：提供衬底1；在衬底1上形成半导体层2，该半导体层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层；该第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；在半导体层2内形成金属层7，并使其位于衬底1与二维电子气之间；在第二半导体层上形成源极6、漏极4和栅极5；从栅极5向半导体层2内延伸并与金属层7电连接形成电连接结构57；在金属层7远离衬底1的一侧设置第一阻隔结构8，其中，第一阻隔结构8用于将金属层7和电连接结构50与二维电子气进行绝缘性隔离；在金属层7的侧面设置第二阻隔结构803，其中，该侧面与金属层远离衬底1的一侧相邻。
如此，通过上述方法制备的半导体器件，通过在器件内部设置能够与栅极5电连接的金属层7，并且通过第一阻隔结构8将金属层7与二维电子气之间、以及电连接结构57与二维电子气之间隔离，从而能够通过栅极5所连接的金属层7有效降低HMTE器件高电压下栅极5的电场强度，从而提高器件的击穿电压。
在一些实施方式中，第一半导体叠层包括：靠近衬底1的缓冲层202，以及设置在缓冲层202上的沟道层203，在半导体层2内形成金属层7包括：
在沟道层203中形成金属层7。
如此，金属层7设置在沟道层203内，可以在保证金属层7位于二维电子气的下方的同时，减少金属层7到栅极5之间的距离。
在一些实施方式中，在沟道层中形成金属层，包括：
在缓冲层202上生长出由金属材料所形成的导电材料层，对导电材料层进行刻蚀，得到由剩余的导电材料层形成的金属层7；
当然，对于沟道层203内设置金属层7的方式，可以采用在沟道层203的第一次外延生长到一定高度后同样采样生长法生长导电材料层后刻蚀形成金属层7，之后再进行二次外延生长出剩余的沟道层203。
在另一些实施方式中，在金属层7远离衬底1的一侧设置第一阻隔结构8，以及在金属层7的侧面设置第二阻隔结构803，包括：
在金属层7上生长出由绝缘化合物所形成的高阻材料层，并对高阻材料层进行刻蚀，以得到由剩余高阻材料层形成的且位于金属层7的上方的第一阻隔结构8的第一阻隔部801以及位于金属层7的侧面的第二阻隔结构803。
关于上述实施例中的方法，其中各个方法执行步骤的具体方式已经在有关该器件的实施例中进行了详细描述，此处将不做详细阐述说明。
为了能够进一步理解本公开实施例提供的半导体器件以及半导体器件的制作方法，以下通过下述具体实施例对上述公开进行进一步的说明。
实施例一
本实施例提供了一种半导体器件，其又称高电子迁移率晶体管(High electronmobility transistor)，具有高击穿电压和高电导率等优点，可以作为半导体功率器件或半导体射频器件，在基站通信、物联网、航空航天和雷达系统等领域得到了广泛应用。
如图1和图2所示，半导体器件包括衬底1及设在衬底1上的半导体层2。衬底1可由硅(Si)、碳化硅(SiC)或蓝宝石(Saphhire)形成。该半导体层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层。其中，第二半导体层包括势垒层204，其主要制造材料可选为合金氮化物，特别是铝镓氮(AlGaN)，厚度为5nm-50nm(“nm”为纳米)。第一半导体叠层包括缓冲层202和设在缓冲层202上的沟道层203，其中沟道层203的主要制造材料可选为III-V族氮化物，特别是氮化氮(GaN)，厚度一般为100nm-1000nm。当沟道层203包含III-V族氮化物而势垒层204包含合金氮化物时，沟道层203和势垒层204为异质结构，由于两者之间存在较大的极化强度差和禁带宽度差，使得两者的界面处形成有二维电子气(Two-dimensional electron gas,2DEG)。其中，沟道层203和势垒层204皆可以为一层或多层结构。优选地，沟道层203包含沿着远离衬底1方向排布的300nm高阻氮化镓层和200nm高温氮化镓层，而势垒层204包括沿着远离沟道层203方向排布的1nm氮化铝层、20nm铝镓氮层和2nm氮化镓层。
半导体层2还可包括设在衬底1上的成核层201，缓冲层202设在成核层201上。成核层201由碳化铝(AIN)或氮化镓(GaN)形成，厚度为10nm-500nm，用于提高缓冲层202的生长质量，并具有隔离作用。而缓冲层202由铁掺杂氮化镓、碳掺杂氮化镓、氮化镓(GaN)或铝镓氮(AlGaN)形成，厚度为100nm-10um，用于提高III-V族氮化物的生长质量。缓冲层202可以为一层或多层结构。当衬底1选为硅材料时，缓冲层202优选为三层结构，第一层是含铝量为75％、整层厚度为400nm的铝镓氮，第二层是含铝量为50％、整层厚度为900nm的铝镓氮，第三层是含铝量为25％、整层厚度为1500nm的铝镓氮。
半导体器件还包括主要设在势垒层204上栅极5、漏极4和源极6。源极6和漏极4均可为一层结构或多层结构，优选地包括顺序相连的钛(Ti)层、铝(Al)层、镍(Ni)层和金(Au)层。源极6与势垒层204进行欧姆接触，并与二维电子气进行电连接。漏极4也与势垒层204进行欧姆接触，并与二维电子气进行电连接。栅极5主要包括镍(Ni)层和金(Au)层中的一个或两个，并与势垒层204进行肖特基接触。在使用半导体器件时，改变栅极5的电场可以调控二维电子气并控制源极6和漏极4的导通与关断。
半导体器件还包括钝化层9。钝化层9设在势垒层204上并对栅极5、漏极4和源极6实施避让，即钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔，使得钝化层9用以对栅极5、漏极4和源极6进行绝缘性隔离，以防止半导体器件因电极间出现错误接通而产生故障。钝化层9制造材料包括二氧化硅、氮化硅、氮化铝和氧化铝等绝缘化合物中的一种。
如图2和图3所示，半导体器件还包括设在沟道层203内的金属层7，以及用于将金属层7电连接至栅极5的电连接结构57。金属层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面，以及与第一表面和第二表面相接的侧面。金属层7可选为一个，且金属层7与栅极5在衬底1上的正投影相交。在向半导体器件的栅极5施加电势时，源极6和漏极4可以借助二维电子气连通，金属层7可以调节沟道层203和势垒层204之间的电场分布，降低栅极5附近电场强度峰值，并提高器件的击穿电压，改善器件在高电压、高功率和/或高频率下的工作特性。然而，由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5，所以建议这样设置,即金属层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影，由此该金属层7可以进一步地降低栅极5附近电场强度峰值，并进一步提高器件的击穿电压。
金属层7的第一表面位于沟道层203内，金属层7的第二表面与缓冲层202和沟道层203之间的界面相接，以保证金属层7适用于通过外延生长法和刻蚀法形成。金属层7优选为易于成型的矩形体，详见图4。金属层7的厚度为10nm-1000nm，优选为100nm，可选为由金属所形成的结构，适用于通过外延生长法和刻蚀法形成。其中，该金属层7优选为钨、钼、钛和镍等耐高温材料中的一种或多种。金属层7沿第一方向(即源极5至漏极4的布置方向)的尺寸大于金属层7沿第二方向(即衬底1至半导体层2的布置方向)的尺寸，使得其结构扁平化，由此降低金属层7对沟通层3的占用比例，有效避免二维电子气浓度因金属层7的体积过大而明显下降，保证半导体器件的开关特性依旧有用且高效。
电连接结构57为杆状结构，钝化层9还具有供电连接结构57分别贯穿的避让孔，使得该电连接结构57的一端处于半导体层2内并连接金属层7的连接区，而电连接结构57的另一端处于半导体层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电连接结构57不但可以实现金属层7与栅极5的电连接，而且所使用的结构也非常简单。优选地，电连接结构57最好与金属层7垂直，并由金属所形成，以适用于通过外延生长法和刻蚀法形成。其中，电连接结构57优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
第一阻隔结构8包括第一阻隔部801，其设置在金属层7的上方，用于将金属层7与二维电子气进行绝缘性隔离，拦截二维电子气产生的向金属层7流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。此外，第一阻隔结构8还可以阻止金属层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应，保证其可以顺利实现前述功效。优选地，第一阻隔部801设置在金属层7的除连接区之外的第一表面上。第一阻隔部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，以保证其适用于通过外延生长法和刻蚀法形成。
第一阻隔结构8还包括包裹电连接结构57的第二阻隔部802，用于将电连接结构57与二维电子气进行绝缘性隔离，拦截二维电子气产生的且向电连接结构57流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。第二阻隔部802类似于套状结构，其制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，以保证其适用于通过外延生长法和刻蚀法形成。
为了进一步阻止金属层7在后续器件制造工艺中发生反应，半导体器件还包括第二阻隔结构803，其与第一阻隔结构8相连且覆盖在金属层7的侧面。其中，第二阻隔结构803和第一阻隔结构8的第一阻隔部801的制造步骤和选用材料可以相同，也可以不同。
半导体器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助金属层7调节沟道层203和势垒层204之间的电场分布，进一步降低栅极5附近电场强度峰值，从而大幅度地提高器件的击穿电压。
接下来介绍半导体器件的制造方法，该制造方法的步骤包括：提供衬底1，详见图5a；在衬底1生长出成核层201；在成核层201生长出缓冲层202，详见图5b；在缓冲层202上生长出由金属材料所形成的导电材料层；对导电材料层进行刻蚀，得到由剩余导电材料层形成的金属层7；在缓冲层202及金属层7上出生长出由绝缘化合物所形成的高阻材料层；对高阻材料层进行刻蚀，得到由剩余高阻材料层形成且位于金属层7的上方的第一阻隔结构8的第一阻隔部801，以及覆盖在金属层7的侧面的第二阻隔结构803，详见图5c；在缓冲层202上生长能够覆盖第一阻隔结构8的第一阻隔部801及第二阻隔结构803的沟道层203；在沟道层203上生长势垒层204，详见图5d。
接着，通过刻蚀法对势垒层204、沟道层203和第一阻隔结构8的第一阻隔部801进行开孔，得到漏出金属层7的第一槽孔57a，详见图5e；在势垒层204上及第一槽孔57a中生长绝缘材料9a，详见图5f；通过刻蚀法对处于势垒层204上的绝缘材料9a进行开孔，得到源极孔区、栅极孔区和漏极孔区；通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4，同时在绝缘材料9a上形成连接栅极5的栅场板11，详见图5g；通过刻蚀法对处于第一槽孔57a内外的绝缘材料9a进行开孔，得到能够漏出金属层7的且比第一槽孔57a更细的第二槽孔57b，详见图5h；在第二槽孔57b内生长导电材料，然后对导电材料实施刻蚀，得到由导电材料所形成的且将金属层7连接栅极5的进行电连接结构57，以及由剩余绝缘材料9a所形成且处于势垒层204上的钝化层9和用于包覆电连接结构57的第一阻隔结构8的第二阻隔部802，详见图5i。
实施例二
如图6所示，半导体器件包括衬底1、设在衬底1上的半导体层2及设在半导体层2上的栅极5、漏极4和源极6。半导体层2包括设在衬底1上的成核层201、设在成核层201上的缓冲层202、设在缓冲层202上的沟道层203及设在沟道层203上的势垒层204。其中，栅极5与势垒层204进行肖特基接触、源极6与势垒层204进行欧姆接触，漏极4与势垒层204进行欧姆接触。半导体器件还可包括设在势垒层204上的钝化层9，且钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔。
如图6和图7所示，半导体器件还包括设在沟道层203内的金属层7，以及用于将金属层7电连接至栅极5的电连接结构57。金属层7包含远离衬底1的第一表面，以及与之相对并靠近衬底1的第二表面。金属层7包括沿着第一方向(即源极5至漏极4的布置方向)间隔设置的第一金属层701和将间隔设置的第一金属层701连接起来的第二金属层702，在多个第一金属层701中的一个上设有与电连接结构57相接触的连接区。优选地，连接区位于具有连接区的第一金属层701背离第二金属层702延伸的延伸区域上。更优选地，第二金属层702与第一金属层701相互垂直，以其降低制造难度。至少一个第一金属层701在衬底1上的正投影与栅极5在衬底1上的正投影相交。在向半导体器件的栅极5施加电势时，源极6和漏极4可以借助二维电子气连通，金属层7主要借助多个第一金属层701均匀地调节沟道层203和势垒层204之间的电场分布,相比于实施例一的半导体器件，具有第一金属层701和第二金属层702的半导体器件能更有效地降低栅极5附近电场强度峰值，并进一步提高器件的击穿电压，改善器件在高电压、高功率和/或高频率下的工作特性。然而，由于电场强度峰值出现栅极5与漏极4之间并紧邻栅极5，所以建议这样设置,即多个第一金属层701在衬底1上的正投影中最靠近漏极4的第一金属层701的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影，由此该最靠近漏极4的第一金属层701可以更好地降低栅极5的附近电场强度峰值，更有效地提高器件的击穿电压。
金属层7的第一表面位于沟道层203内，金属层7的第二表面与缓冲层202远离衬底1的表面相接，以保证金属层7适用于通过外延生长法和刻蚀法形成。各个第一金属层701优选为易于成型的矩形体。金属层7的厚度为10nm-1000nm，优选为100nm，可选为由金属所形成的结构，适用于通过外延生长法和刻蚀法形成。其中，该金属层7优选为钨、钼、钽和镍等耐高温材料中的一种或多种。各个第一金属层701沿第一方向的尺寸大于第一金属层7沿第二方向(即衬底1至半导体层2的布置方向)的尺寸，由此降低金属层7对沟通层3的占用比例，有效避免二维电子气浓度因此而明显下降，保证半导体器件的开关特性依旧有用且高效。
电连接结构57为杆状结构，钝化层9还具有供电连接结构57贯穿的避让孔，使得该电连接结构57的一端处于半导体层2并内连接第一金属层701的连接区，而电连接结构57的另一端处于半导体层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电连接结构57不但可以实现金属层7与栅极5的电连接，而且所使用的结构也非常简单。优选地，电连接结构57最好与金属层7垂直，并由金属所形成，以适用于通过外延生长法和刻蚀法形成。其中，金属优选为钨、钼、钛和镍等耐高温材料中的一种或多种。
第一阻隔结构8包括第一阻隔部801，其设置在金属层7的上方，用于将金属层7与二维电子气进行绝缘性隔离，拦截二维电子气产生的且向金属层7流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。此外，第一阻隔结构8还可以阻止金属层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应，保证其可以顺利实现前述功效。优选地，第一阻隔部801设置在金属层7的除连接区之外的第一表面上。第一阻隔部801的数量可选为一个或多个，当第一阻隔部801的数量选为一个时，第一阻隔部801覆盖所有的第一金属层701的第一表面(即上表面)并仅留出连接电连接结构57用的连接区。当第一阻隔部801的数量选为多个时，一个第一阻隔部801覆盖具有连接区的第一金属层701的第一表面并仅留出连接电连接结构57用的连接区，剩下的每个第一阻隔部801均可独立覆盖一个第一金属层701的第一表面。第一阻隔部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，适用于通过外延生长法和刻蚀法形成。第一阻隔结构8还包括包裹电连接结构57的第二阻隔部802(可参考图3)，用于将电连接结构57与二维电子气进行绝缘性隔离，拦截二维电子气产生的且向电连接结构57流动的漏电流，由此可以有效降低该半导体器件在高压工作过程中因此而发生失效或损坏的风险。第二阻隔部802的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种，厚度可选为5nm-1000nm，适用于通过外延生长法和刻蚀法形成。
为了进一步阻止金属层7在后续器件制造工艺中发生反应，半导体器件还包括第二阻隔结构803，与第一阻隔结构8相连且覆盖在金属层7的侧面。其中，第二阻隔结构803和第一阻隔结构8的第一阻隔部801的制造步骤和选用材料可以相同，也可以不同。
优选地，半导体器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助金属层7调节沟道层203和势垒层204之间的电场分布，进一步降低栅极5附近电场强度峰值，从而大幅度地提高器件的击穿电压。
接下来介绍半导体器件的制造方法，该制造方法的步骤包括：提供衬底1；在衬底1生长出成核层201；在成核层201生长出缓冲层202；在缓冲层202上生长出由金属材料所形成的导电材料层；对导电材料层进行刻蚀，得到由剩余导电材料层形成的金属层7；在缓冲层202及金属层7上出生长出由绝缘化合物所形成的高阻材料层；对高阻材料层进行刻蚀，得到由剩余高阻材料层形成且位于金属层7的上方的第一阻隔结构8的第一阻隔部801，以及覆盖在金属层7的侧面的第二阻隔结构803；在缓冲层202上生长能够覆盖第一阻隔结构8的第一阻隔部801及第二阻隔结构803的沟道层203；在沟道层203上生长势垒层204。
接着，通过刻蚀法对势垒层204、沟道层203和第一阻隔结构8的第一阻隔部801进行开孔，得到漏出金属层7的第一槽孔57a(可参见图5e)；在势垒层204上及第一槽孔57a中生长绝缘材料；通过刻蚀法对处于势垒层204上的绝缘材料进行开孔，得到源极孔区、栅极孔区和漏极孔区；通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4，同时在绝缘材料上形成连接栅极5的栅场板11；通过刻蚀法对处于第一槽孔57a内外的绝缘材料进行开孔，得到能够漏出金属层7的且比第一槽孔57a更细的第二槽孔57b(可参见图5h)；在第二槽孔57b内生长导电材料，然后对导电材料实施刻蚀，得到由导电材料所形成的且将金属层7连接栅极5的进行电连接结构57，以及由剩余绝缘材料所形成且处于势垒层204上的钝化层9和用于包覆电连接结构57的第一阻隔结构8的第二阻隔部802。
以上所述仅为本公开的优选实施方式，但本公开保护范围并不局限于此。任何本领域的技术人员在本公开公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求书的保护范围为准。只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本公开并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。

Claims (23)

1.一种半导体器件，其特征在于，包括：
衬底；
半导体层，其设置在衬底上，所述半导体层包括：第一半导体叠层和设置在第一半导体叠层上的第二半导体层；所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；
设置在第二半导体层上且间隔布置的源极、漏极和栅极；
金属层，其设置半导体层内并位于所述衬底与二维电子气之间；
电连接结构，其从所述栅极向所述半导体层内延伸并与所述金属层连接，用于将所述金属层电连接至所述栅极；
第一阻隔结构，设置在所述金属层远离所述衬底的一侧，用于将所述金属层和所述电连接结构与所述二维电子气进行绝缘性隔离；
第二阻隔结构，与所述第一阻隔结构相连且覆盖在所述金属层的侧面，其中，所述侧面与所述金属层远离所述衬底的一侧相邻。
2.根据权利要求1所述的半导体器件，其特征在于，所述第一阻隔结构包括：
第一阻隔部，设置在所述金属层的上方，用于将所述金属层与所述二维电子气进行绝缘性隔离；
第二阻隔部，包裹所述电连接结构，用于将所述电连接结构与所述二维电子气进行绝缘性隔离。
3.根据权利要求2所述的半导体器件，其特征在于，所述金属层包括：远离所述衬底的第一表面和靠近所述衬底的第二表面，其中，所述第一表面包括用于与所述电连接结构连接的连接区，所述第一阻隔部设置在所述金属层的除所述连接区之外的第一表面上。
4.根据权利要求3所述的半导体器件，其特征在于，所述第一半导体叠层包括：靠近所述衬底的缓冲层，以及设置在所述缓冲层上的沟道层；
所述金属层设置在所述沟道层中。
5.根据权利要求4所述的半导体器件，其特征在于，
所述金属层的第一表面和所述金属层的第二表面均位于所述沟道层内；
或者，
所述金属层的第一表面位于所述沟道层内，所述金属层的第二表面与所述缓冲层和所述沟道层之间的界面相接。
6.根据权利要求3所述的半导体器件，其特征在于，所述第一半导体叠层包括：靠近所述衬底的缓冲层，以及设置在所述缓冲层上的沟道层；
所述金属层设置在所述缓冲层中。
7.根据权利要求6所述的半导体器件，其特征在于，所述金属层的第一表面与所述缓冲层远离所述衬底的一侧相接，所述金属层的第二表面位于所述缓冲层内。
8.根据权利要求7所述的半导体器件，其特征在于，所述第一阻隔部覆盖在所述金属层的第一表面以及覆盖在所述缓冲层远离所述衬底的一侧，且位于所述沟道层靠近所述衬底的一侧。
9.根据权利要求1到8中任一项所述的半导体器件，其特征在于，所述金属层呈现为矩形体。
10.根据权利要求9所述的半导体器件，其特征在于，所述金属层为一个，所述金属层沿第一方向的尺寸大于所述金属层沿第二方向的尺寸，其中，所述第一方向为所述源极至所述漏极的布置方向，所述第二方向为所述衬底至所述半导体层的布置方向。
11.根据权利要求10所述的半导体器件，其特征在于，所述电连接结构为与所述金属层垂直的杆状结构，所述电连接结构的一端连接所述连接区，所述电连接结构的另一端连接所述栅极。
12.根据权利要求9所述的半导体器件，其特征在于，所述金属层为多个，且多个所述金属层沿第一方向间隔设置，所述第一方向为所述源极至所述漏极的布置方向；
所述电连接结构为多个，其中每个所述电连接结构分别为与对应的所述金属层垂直的杆状体，每个所述电连接结构一端连接对应所述金属层的连接区，另一端连接所述栅极。
13.根据权利要求1至8中任一项所述的半导体器件，其特征在于，所述金属层包括：间隔设置的第一金属层和将间隔设置的所述第一金属层连接起来的第二金属层。
14.根据权利要求13所述的半导体器件，其特征在于，所述第二金属层与所述第一金属层相互垂直，且所述第一金属层沿第一方向间隔设置，其中，所述第一方向为所述源极至所述漏极的布置方向。
15.根据权利要求14所述的半导体器件，其特征在于，所述金属层的连接区位于多个所述第一金属层中的一个上；所述电连接结构为一个，且所述电连接结构的一端连接于具有所述连接区的所述第一金属层，另一端连接于所述栅极。
16.根据权利要求15所述的半导体器件，其特征在于，所述连接区位于具有所述连接区的所述第一金属层背离所述第二金属层延伸的延伸区域上。
17.根据权利要求1所述的半导体器件，其特征在于，所述第一阻隔结构和所述第二阻隔结构由绝缘型化合物所形成。
18.根据权利要求3所述的半导体器件，其特征在于，所述金属层在所述衬底上的正投影与所述栅极在所述衬底上的正投影相交。
19.根据权利要求1所述半导体器件，其特征在于，所述半导体器件还包括：
钝化层，设置在第二半导体层上，且所述钝化层位于所述电连接结构与所述源极之间，以及所述栅极与所述漏极之间。
20.根据权利要求19所述的半导体器件，其特征在于，所述半导体器件还包括：
栅场板，位于所述栅极与所述漏极之间的钝化层之上，与所述栅极连接且设置在所述第二半导体层上；所述电连接结构的一端与所述栅极面向所述漏极的一侧相连。
21.根据权利要求1所述半导体器件，其特征在于，所述金属层由钨、钼、钽和镍中的一种或多种制成。
22.一种半导体器件的制造方法，其特征在于，包括以下步骤：
提供衬底；
在所述衬底上形成半导体层，所述半导体层包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层；所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气；
在所述半导体层内形成金属层，所述金属层位于所述衬底与二维电子气之间；
在所述第二半导体层上形成源极、漏极和栅极；
从所述栅极向所述半导体层内延伸并与所述金属层电连接形成电连接结构；
在所述金属层远离所述衬底的一侧设置第一阻隔结构，其中，所述第一阻隔用于将所述金属层和所述电连接结构与所述二维电子气进行绝缘性隔离；
在所述金属层的侧面设置第二阻隔结构，其中，所述侧面与所述金属层远离所述衬底的一侧相邻。
23.根据权利要求22所述的制造方法，其特征在于，所在所述半导体层内形成金属层，包括：
在半导体层内生长出由金属材料所形成的金属材料层，并对所述金属材料层进行刻蚀，以得到由剩余所述金属材料层形成的所述金属层；
所述在所述金属层远离所述衬底的一侧设置第一阻隔结构，以及所述在所述金属层的侧面设置第二阻隔结构，包括：
在所述金属层上生长出由绝缘化合物所形成的高阻材料层，并对所述高阻材料层进行刻蚀，以得到由剩余所述高阻材料层形成的且位于所述金属层的上方的第一阻隔结构的第一阻隔部以及位于所述金属层的侧面的第二阻隔结构。
CN202211327296.9A 2022-10-25 2022-10-25 半导体器件及其制造方法 Pending CN115498020A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211327296.9A CN115498020A (zh) 2022-10-25 2022-10-25 半导体器件及其制造方法
PCT/CN2023/120170 WO2024087955A1 (zh) 2022-10-25 2023-09-20 Hemt器件及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211327296.9A CN115498020A (zh) 2022-10-25 2022-10-25 半导体器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115498020A true CN115498020A (zh) 2022-12-20

Family

ID=85115129

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211327296.9A Pending CN115498020A (zh) 2022-10-25 2022-10-25 半导体器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115498020A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087955A1 (zh) * 2022-10-25 2024-05-02 湖南三安半导体有限责任公司 Hemt器件及半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087955A1 (zh) * 2022-10-25 2024-05-02 湖南三安半导体有限责任公司 Hemt器件及半导体器件

Similar Documents

Publication Publication Date Title
US8043906B2 (en) Method of forming a III-nitride selective current carrying device including a contact in a recess
US7750369B2 (en) Nitride semiconductor device
EP2538446B1 (en) Wide bandgap transistors with multiple field plates
US7649215B2 (en) III-nitride device passivation and method
CA2536030A1 (en) Wide bandgap transistor devices with field plates
EP1665358A2 (en) Fabrication of single or multiple gate field plates
KR20120120826A (ko) 질화물 반도체 소자 및 그 제조방법
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN112490285B (zh) 半导体装置及其制作方法
JP7065370B2 (ja) 半導体デバイス及びその製造方法
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN115498020A (zh) 半导体器件及其制造方法
CN114078965B (zh) 高电子迁移率晶体管及其制作方法
CN115663019A (zh) Hemt器件及其制造方法
US11695052B2 (en) III-Nitride transistor with a cap layer for RF operation
US20220336649A1 (en) High electron mobility transistor and fabrication method thereof
WO2024087955A1 (zh) Hemt器件及半导体器件
CN113871476A (zh) 高电子迁移率晶体管及高压半导体装置
US11916140B2 (en) Compound semiconductor device
US20240088260A1 (en) Power semiconductor device and manufacturing method thereof
CN112490278B (zh) 具有减少的缺陷的半导体外延结构
KR102658051B1 (ko) 화합물 반도체 소자
US20230015133A1 (en) Semi-conductor structure and manufacturing method thereof
CN115763559A (zh) 氮化镓基高电子迁移率晶体管及其制备方法
CN114975573A (zh) 高电子迁移率晶体管及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination