CN115663019A - Hemt器件及其制造方法 - Google Patents

Hemt器件及其制造方法 Download PDF

Info

Publication number
CN115663019A
CN115663019A CN202211327142.XA CN202211327142A CN115663019A CN 115663019 A CN115663019 A CN 115663019A CN 202211327142 A CN202211327142 A CN 202211327142A CN 115663019 A CN115663019 A CN 115663019A
Authority
CN
China
Prior art keywords
layer
conductive layer
conductive
hemt device
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211327142.XA
Other languages
English (en)
Inventor
房育涛
王倩
叶念慈
张洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hunan Sanan Semiconductor Co Ltd
Original Assignee
Hunan Sanan Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hunan Sanan Semiconductor Co Ltd filed Critical Hunan Sanan Semiconductor Co Ltd
Priority to CN202211327142.XA priority Critical patent/CN115663019A/zh
Publication of CN115663019A publication Critical patent/CN115663019A/zh
Priority to PCT/CN2023/120170 priority patent/WO2024087955A1/zh
Priority to US18/615,990 priority patent/US20240234565A1/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及一种HEMT器件及其制造方法,该HEMT器件包括:包括:衬底;外延层,其设置在衬底上,外延层包括:第一半导体叠层和设置在第一半导体叠层上的第二半导体层;第一半导体叠层和第二半导体层之间的界面处形成有二维电子气;端子层,其包括设置在第二半导体层上且间隔布置的源极、漏极和栅极;导电层,其设置外延层内并位于衬底与二维电子气之间;电耦合结构,其从栅极向外延层内延伸并与导电层连接,用于将导电层电耦合至栅极;高阻结构,其至少部分地设在导电层与二维电子气之间,以及电耦合结构与二维电子气之间。该HEMT器件能够有效降低HMTE器件高电压下栅极的电场强度,从而提高器件的击穿电压。

Description

HEMT器件及其制造方法
技术领域
本公开一般地涉及半导体器件领域。更具体地,本公开涉及一种HEMT器件及该HEMT器件的制造方法。
背景技术
HEMT器件又称高电子迁移率晶体管(High electron mobility transistor,HEMT),凭借其高电子迁移率、高二维电子气浓度和高击穿电压等特性,在高频、高压、高温和高功率密度领域有着广泛的应用。
HEMT器件的一种令人期望的属性是具有更高的击穿电压,栅场板由于能够提高器件的击穿电压,所以被广泛应用在HEMT器件中。栅场板通常设在HEMT器件顶部的钝化层上并与栅极或源极连接,其虽然可以提高器件的击穿电压,但是人们还是希望研究出一种能够提高器件击穿电压的新技术,最好可以是在此新技术上继续应用栅场板,以便大幅度地提高器件的击穿电压。
发明内容
为了解决上述部分或全部问题,本公开提供了一种HEMT器件及其制造方法,该HEMT器件在不使用栅场板的情况下就具有较高的击穿电压,在使用栅场板的情况下将具有更高的击穿电压。
根据本公开的第一方面,提供了一种HEMT器件,其包括:衬底;外延层,其设置在衬底上,所述外延层包括:第一半导体叠层和设置在第一半导体叠层上的第二半导体层;所述第一半导体叠层和第二半导体层为异质结构且两者的界面处形成有二维电子气;端子层,其包括设置在第二半导体层上且间隔布置的源极、漏极和栅极;导电层,其设置外延层内并位于所述衬底与二维电子气之间;电耦合结构,其从所述栅极向所述外延层内延伸并与所述导电层连接,用于将所述导电层电耦合至所述栅极;高阻结构,其至少部分地设在所述导电层与所述二维电子气之间,以及所述电耦合结构与所述二维电子气之间。
根据本公开的第二方面,提供了一种HEMT器件的制造方法,其包括以下步骤:提供衬底;在所述衬底上形成外延层,所述外延层包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层;所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气;在所述外延层内形成导电层,并使其位于所述衬底与二维电子气之间;在所述外延层内形成电耦合结构和高阻结构,所述电耦合结构自所述外延层外向所述外延层内延伸并与所述导电层连接,所述高阻结构至少部分地设在所述导电层与所述二维电子气之间,以及所述电耦合结构与所述二维电子气之间;在所述第二半导体层上形成包括源极、漏极和栅极的端子层,并使所述栅极与电耦合结构相连。
在本公开实施例提供的HEMT器件以及HEMT器件的制造方法,其中,HEMT器件通过在器件内部设置能够与栅极电耦合的导电层,并且通过高阻结构将导电层与二维电子气之间、以及电耦合结构与二维电子气之间隔离,从而能够通过栅极所连接的导电层有效降低HMTE器件高电压下栅极的电场强度,从而提高器件的击穿电压。
附图说明
下面将结合附图来对本公开的优选实施例进行详细地描述。在图中:
图1为本公开实施例所提供的HEMT器件的俯视结构示意图;
图2为图1中HEMT器件的结构的A-A线的剖视图;
图3为图1中HEMT器件的结构的B-B线的剖视图;
图4显示了图1所示HEMT器件的导电层及电耦合结构;
图5a到图5i显示了本公开实施例一的HEMT器件的制造过程图;
图6本公开实施例二的HEMT器件的剖面结构示意图;
图7显示了图6所示HEMT器件的导电层及电耦合结构;
图8为本公开实施例三的HEMT器件的剖面结构示意图;
图9显示了图8所示HEMT器件的导电层及电耦合结构;;
图10为本公开实施例四的HEMT器件的剖面结构示意图;
图11为本公开实施例五的HEMT器件的剖面结构示意图。
在附图中,相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本公开做进一步说明。
在本申请的描述中,“外延生长”指在待处理材料上生长一层有一定要求的层结构。涉及“外延生长”的技术可以包含金属有机化学气相沉积技术(metal-organicchemical vapor deposition,MOCVD)、液相外延技术(Liquid Phase Epitaxy,LPE)、气相外延技术(vapour phase epitaxy,VPE),分子束外延技术(Molecular Beam Epitaxy,MBE),原子层沉积技术(atomic layer deposition,ALD)等。对于本领域的普通技术人员而言,可以根据实际情况选择合适的外延生长技术。
在本申请的描述中,“刻蚀”应按广义理解,即在待处理材料表面生长一层光刻胶,透过掩模对光刻胶进行选择性曝光和显影,以在待处理材料表面上留下与掩模图形相同的光刻胶层,然后用化学或物理方法对待处理材料进行选择腐蚀,并且最后剥离光刻胶层以在待处理材料上形成与掩模图形对应的结构。
在本申请的描述中,“离子注入法”是在待处理材料表面生长一层光刻胶,透过掩模对光刻胶进行选择性曝光和显影,以在待处理材料表面上留下与掩模图形相同的光刻胶层,然后将带电离子加速到一定高能量后注入待处理材料内,并且最后剥离光刻胶层以在待处理材料内形成与掩模图形对应的结构。离子注入法带来的负面影响是由于离子碰撞而导致待处理材料产生晶格断裂或者损伤,所以需要进行退火处理来消除断裂或损伤。
在本申请的描述中,“上”或“下”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本公开和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本公开的限制。
在本申请的描述中,除实施例一之外,其他实施例均采用尽量避重方式撰写,即重点记载各自与别的实施例不同。在这些实施例中,任何技术特征如没有明确记载,均可参见实施例一的对应描述。
本公开各个实施例均提供了一种HEMT器件,其又称高电子迁移率晶体管(Highelectron mobility transistor),具有高击穿电压和高电导率等优点,可以作为半导体功率器件或半导体射频器件,在基站通信、物联网、航空航天和雷达系统等领域得到了广泛应用。
如图1、图2、图3、图8、图10和图11所示,HEMT器件包括衬底1及设在衬底1上的外延层2。
示例性地,如图1和图2所示,衬底1可由硅(Si)、碳化硅(SiC)或蓝宝石(Saphhire)形成。该外延层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层。在一些实施方式中,第二半导体层包括势垒层204,其主要制造材料可选为合金氮化物,特别是铝镓氮(AlGaN),厚度为5nm-50nm(“nm”为纳米)。第一半导体叠层包括缓冲层202和设在缓冲层202上的沟道层203,其中沟道层203的主要制造材料可选为III-V族氮化物,特别是氮化氮(GaN),厚度一般为100nm-1000nm。当沟道层203包含III-V族氮化物而势垒层204包含合金氮化物时,沟道层203和势垒层204为异质结构,由于两者之间存在较大的极化强度差和禁带宽度差,使得两者的界面处形成有二维电子气(Two-dimensional electron gas,2DEG)。其中,沟道层203和势垒层204皆可以为一层或多层结构。在一些实施方式中,沟道层203包含沿着远离衬底1方向排布的300nm高阻氮化镓层和200nm高温氮化镓层,而势垒层204包括沿着远离沟道层203方向排布的1nm氮化铝层、20nm铝镓氮层和2nm氮化镓层。
示例性地,外延层2还可包括设在衬底1上的成核层201,缓冲层202设在成核层201上。成核层201由碳化铝(AIN)或氮化镓(GaN)形成,厚度为10nm-500nm,用于提高缓冲层202的生长质量,并具有隔离作用。而缓冲层202由铁掺杂氮化镓、碳掺杂氮化镓、氮化镓(GaN)或铝镓氮(AlGaN)形成,厚度为100nm-10um,用于提高III-V族氮化物的生长质量。缓冲层202可以为一层或多层结构。当衬底1选为硅材料时,缓冲层202优选为三层结构,第一层是含铝量为75%、整层厚度为400nm的铝镓氮,第二层是含铝量为50%、整层厚度为900nm的铝镓氮,第三层是含铝量为25%、整层厚度为1500nm的铝镓氮。
如图1、图2、图3、图8、图10和图11所示,HEMT器件还包括设置在第二半导体层上的端子层。
示例性地,如图1和图2,HEMT器件还包括设在势垒层204上的端子层。该端子层包括间隔布置的栅极5、漏极4和源极6。源极6和漏极4均可为一层结构或多层结构,示例性地,漏极4和源极6分别可包括顺序相连的钛(Ti)层、铝(Al)层、镍(Ni)层和金(Au)层。源极6与势垒层204进行欧姆接触,并与二维电子气进行电耦合。漏极4也与势垒层204进行欧姆接触,并与二维电子气进行电耦合。栅极5主要包括镍(Ni)层和金(Au)层中的一个或两个,并与势垒层204进行肖特基接触。在使用HEMT器件时,改变栅极5的电场可以调控二维电子气并控制源极6和漏极4的导通与关断。
示例性地,HEMT器件还包括钝化层9。钝化层9设在势垒层204上并对栅极5、漏极4和源极6实施避让,即钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔,使得钝化层9用以对栅极5、漏极4和源极6进行绝缘性隔离,以防止HEMT器件因端子间出现错误接通而产生故障。钝化层9制造材料包括二氧化硅、氮化硅、氮化铝和氧化铝等绝缘化合物中的一种。
如图1、图2、图3、图8、图10和图11所示,HEMT器件还包括导电层7,其设置外延层2内并位于衬底1和二维电子气之间;以及电耦合结构57,该电耦合结构57从栅极5向外延层2内延伸并与导电层7连接,用于将导电层7耦合至栅极5。
示例性地,如图3所示,电耦合解结构57可以为杆状结构。
基于此,在一些实施方式中,如图3所示,钝化层9设置在第二半导体层上,且钝化层9位于所述电耦合结构57与源极6之间,以及栅极5与漏极4之间。换而言之,钝化层可以具有供电耦合结构57贯穿的避让孔,使得该电耦合结构57的一端处于外延层2内并连接导电层7的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单。示例性地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
在一些实施方式中,导电层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面,以及与第一表面和第二表面相接的侧面。导电层7可选为一个,且导电层7与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7可以调节沟道层203和势垒层204之间的电场分布,降低栅极5附近电场强度峰值,并提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。
在另一些实施方式中,由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5,导电层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该导电层7可以进一步地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压。
在一些实施方式中,导电层7设置在沟道层203中。
在一些实施方式中,导电层7的第一表面和导电层7的第二表面均位于沟道层203内,如此,能够使得导电层7适用于通过离子注入法和回火激活形成。
在另一些实施方式中,导电层7的第一表面位于沟道层203内,导电层7的第二表面与缓冲层202和沟道层203之间的界面相接,如此,在保证导电层7适用于通过外延生长法和刻蚀法形成过程中,可以在生长沟道层203之前制备一层导电层,从而简化器件的制作流程。
在另一些实施方式中,导电层7设置在缓冲层内,从而可以利用缓冲层的绝缘特性加强导电层7与二维电子气之间的绝缘性。在一些实施方式中,为了简化导电层的制作流程,导电层7的第一表面与缓冲层202远离衬底1的一侧相接,导电层7的第二表面位于缓冲层202内,如此,能够使得导电层7适用于通过离子注入法和回火激活形成。
在一些实施方式中,导电层7可以为易于成型的矩形体,详见图4。导电层7的厚度为10nm-1000nm,优选为100nm。示例性地,导电层7可由金属所形成的结构,适用于通过外延生长法和刻蚀法形成。其中,该金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。导电层7沿第一方向(即源极6至漏极4的布置方向)的尺寸大于导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,使得其结构扁平化,由此降低导电层7对外延层2的占用比例,例如沟道层203的占用比例,有效避免二维电子气浓度因导电层7的体积过大而明显下降,保证HEMT器件的开关特性依旧有用且高效。
如图1、图2、图3、图8、图10和图11所示,HEMT器件还包括高阻结构8,该高阻结构8至少部分地设在导电层7与二维电子气之间,以及电耦合结构57与二维电子气之间。
在一些实施方式中,如图2所示,高阻结构8包括第一高阻部801,其设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离,从而可以拦截二维电子气产生的向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。
在一些实施方式中,如图2所示,第一高阻部801设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离。示例性地,请再参阅图4,需要补充的是,导电层7的第一表面包括用于与电耦合结构57连接的连接区,第一高阻部801设置在导电层7的除连接区之外的第一表面上。第一高阻部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,以保证其适用于通过外延生长法和刻蚀法形成。
在一些实施方式中,高阻结构8还包括包裹电耦合结构57的第二高阻部802,用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802类似于套状结构,其制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,以保证其适用于通过外延生长法和刻蚀法形成。
在另一些实施方式中,如图8所示,导电层7为多个,且多个所述导电层7沿第一方向(即源极6至漏极4的布置方向)间隔设置。
在一些实施方式中,请再参阅图8,每个导电层7的尺寸相等,且多个导电层7沿第一方向的总尺寸小于单个导电层7第二方向的尺寸,其中,第二方向为衬底1至外延层2的布置方向。基于此,电耦合结构57也对应为多个,其中每个电耦合结构57分别为与对应的导电层7垂直的杆状体,每个电耦合结构57一端连接导电层7的连接区,另一端连接栅极5。
在另一些实施例方式中,为了减少电耦合结构的数量,如图8和图9所示,导电层7包括:间隔设置的第一导电层701和将间隔设置的第一导电层701连接起来的第二导电层702。示例性地,第二导电层702与第一导电层701相互垂直。如此,由于间隔设置的第一导电层701之间由第二导电层702连接起来,故只需要一个与栅极5电耦合的电耦合结构57即可实现导电层702与栅极5之间的电耦合。
在另一些实施方式中,如图7所示,第一导电层701沿第一方向间隔设置,其中,第一方向为源极6至漏极4的布置方向。
在一些实施方式中,如图7所示,导电层7的连接区位于多个第一导电层701中的一个上;电耦合结构57为一个,且电耦合结构57的一端连接于具有连接区的第一导电层701,另一端连接于栅极5。
在一些实施方式中,如图7所示,连接区位于具有连接区的第一导电层701背离第二导电层702延伸的延伸区域上。
上述实施例中,通过在HEMT器件的内部设置能够与栅极5电耦合的导电层7,并且通过高阻结构8将导电层7与二维电子气之间、以及电耦合结构57与二维电子气之间隔离,从而能够通过栅极5所连接的导电层7有效降低HEMT器件高电压下栅极5的电场强度,从而提高器件的击穿电压。
需要补充的是,导电层7的材料为导电型掺杂半导体材料或者金属材料。
需要说明的是,当导电层7主要由金属制成时,高阻结构8还可以阻止导电层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应,保证其可以顺利实现前述功效。
在一些实施方式中,如图2所示,HEMT器件还可包括栅场板11,该栅场板11位于栅极5与漏极4之间的钝化层9上。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
上述实施例中,通过将类似于栅场板的导电层7设置在器件内,并利用该导电层7提高器件的击穿电压,由此HEMT器件在不使用栅场板的情况下就具有较高的击穿电压,而在使用栅场板的情况下将具有更高的击穿电压。事实上,该导电层7可以连接栅极5或源极6,但是由于源极6的电势不如栅极5的电势强,且栅极5附近电场强度峰值与栅极5的电势同步而不与源极6的电势同步,所以连接栅极5的导电层7要具有更强、更准的栅极附近电场调节能力,有利于保证栅极5附近电场强度峰值更低,以及器件的击穿电压更高。当需要将导电层7与源极6连接时,由于源极6可以直接延伸至导电层7所在处并与其相连,所以连接源极6的导电层在制造方法过程中容易实现,但当需要将导电层7与栅极5连接时,由于栅极5存在破坏二维电子气的问题而不可以直接延伸至导电层7所在处,所以连接栅极5的导电层7在制造方法过程中难以实现,申请人经过刻苦的研究后发现:可以在器件中增设穿过势垒层204和沟道层203的电耦合结构57并通过其连接导电层7和栅极5,同时在导电层7与二维电子气之间及电耦合结构57与二维电子气之间增设高阻结构8,以利于高阻结构8将导电层7与二维电子气进行绝缘性隔离,再将电耦合结构57与二维电子气进行绝缘性绝缘,由此可以拦截二维电子气产生的且向导电层7和电耦合结构57流动的漏电流,有效提高器件的击穿电压,使得HEMT器件可以在更高工作电压下正常运行。
请再结合图1、图2、图3、图8、图10和图11所示,本公开实施例还公开了一种HEMT器件的制造方法,该方法步骤包括:
提供衬底1;
在衬底1上形成外延层2,该外延层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层;该第一半导体叠层和第二半导体层之间的界面处形成有二维电子气;
在外延层2内形成导电层7,并使其位于衬底1与二维电子气之间;
在外延层2内形成电耦合结构57和高阻结构8,该电耦合结构57自外延层2向外延层2内延伸并与导电层7连接,该高阻结构8至少部分地设在导电层7与二维电子气之间,以及电耦合结构57与二维电子气之间;
在第二半导体层上形成包括源极6、漏极4和栅极5的端子层,并使栅极5和电耦合结构57相连。
如此,通过上述方法制备的HEMT器件,通过在器件内部设置能够与栅极5电耦合的导电层7,并且通过高阻结构8将导电层7与二维电子气之间、以及电耦合结构57与二维电子气之间隔离,从而能够通过栅极5所连接的导电层7有效降低HMTE器件高电压下栅极5的电场强度,从而提高器件的击穿电压。
在一些实施方式中,第一半导体叠层包括:靠近衬底1的缓冲层202,以及设置在缓冲层202上的沟道层203,在外延层2内形成导电层7包括:
在沟道层203中形成导电层7。
如此,导电层7设置在沟道层203内,可以在保证导电层7位于二维电子气的下方的同时,减少导电层7到栅极5之间的距离。
在一些实施方式中,在沟道层中形成导电层,包括:
在缓冲层202上生长出由导电型掺杂半导体材料或金属材料所形成的导电材料层,对导电材料层进行刻蚀,得到由剩余的导电材料层形成的导电层7;
或者,
通过离子注入法将导电型掺杂剂定区、定深地注入沟道层203内,接着进行回火以将其激活为导电层7。
当然,如图11所示,对于沟道层203内设置导电层7的方式,不仅仅可以是上述的离子注入法,实际上,也可以采用在沟道层203的第一次外延生长到一定高度后同样采样生长法生长导电材料层后刻蚀形成导电层7,之后再进行二次外延生长出剩余的沟道层203。相比这种方式而言,通过离子注入法将导电型掺杂剂定区、定深地注入沟道层203内,接着进行回火以将其激活为导电层7,实现流程更加简单,成本更低。
在另一些实施方式中,第一半导体叠层包括:靠近衬底1的缓冲层202,以及设置在缓冲层202上的沟道层,在外延层2内形成导电层,包括:
在缓冲层202中形成导电层7。
在一些实施方式中,在缓冲层202中形成导电层7,包括:
通过离子注入法将导电型掺杂剂定区、定深地注入缓冲层202内,接着进行回火以将其激活为导电层7。与上述形成在沟道层203的实施方式类似,通过离子注入法将导电型掺杂剂定区、定深地注入缓冲层202内,接着进行回火以将其激活为导电层7,实现流程更加简单,成本更低。
关于上述实施例中的方法,其中各个方法执行步骤的具体方式已经在有关该器件的实施例中进行了详细描述,此处将不做详细阐述说明。
为了能够进一步理解本公开实施例提供的HEMT器件以及HEMT器件的制作方法,以下通过下述具体实施例对上述公开进行进一步的说明。
实施例一
本实施例提供了一种HEMT器件,其又称高电子迁移率晶体管(High electronmobility transistor),具有高击穿电压和高电导率等优点,可以作为半导体功率器件或半导体射频器件,在基站通信、物联网、航空航天和雷达系统等领域得到了广泛应用。
如图2和图3所示,HEMT器件包括衬底1及设在衬底1上的外延层2。衬底1可由硅(Si)、碳化硅(SiC)或蓝宝石(Saphhire)形成。该外延层2包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层。其中,第二半导体层包括势垒层204,其主要制造材料可选为合金氮化物,特别是铝镓氮(AlGaN),厚度为5nm-50nm(“nm”为纳米)。第一半导体叠层包括缓冲层202和设在缓冲层202上的沟道层203,其中沟道层203的主要制造材料可选为III-V族氮化物,特别是氮化氮(GaN),厚度一般为100nm-1000nm。当沟道层203包含III-V族氮化物而势垒层204包含合金氮化物时,沟道层203和势垒层204为异质结构,由于两者之间存在较大的极化强度差和禁带宽度差,使得两者的界面处形成有二维电子气(Two-dimensional electron gas,2DEG)。其中,沟道层203和势垒层204皆可以为一层或多层结构。优选地,沟道层203包含沿着远离衬底1方向排布的300nm高阻氮化镓层和200nm高温氮化镓层,而势垒层204包括沿着远离沟道层203方向排布的1nm氮化铝层、20nm铝镓氮层和2nm氮化镓层。
外延层2还可包括设在衬底1上的成核层201,缓冲层202设在成核层201上。成核层201由碳化铝(AIN)或氮化镓(GaN)形成,厚度为10nm-500nm,用于提高缓冲层202的生长质量,并具有隔离作用。而缓冲层202由铁掺杂氮化镓、碳掺杂氮化镓、氮化镓(GaN)或铝镓氮(AlGaN)形成,厚度为100nm-10um,用于提高III-V族氮化物的生长质量。缓冲层202可以为一层或多层结构。当衬底1选为硅材料时,缓冲层202优选为三层结构,第一层是含铝量为75%、整层厚度为400nm的铝镓氮,第二层是含铝量为50%、整层厚度为900nm的铝镓氮,第三层是含铝量为25%、整层厚度为1500nm的铝镓氮。
HEMT器件还包括主要设在势垒层204上的端子层。端子层包括栅极5、漏极4和源极6。源极6和漏极4均可为一层结构或多层结构,优选地包括顺序相连的钛(Ti)层、铝(Al)层、镍(Ni)层和金(Au)层。源极6与势垒层204进行欧姆接触,并与二维电子气进行电耦合。漏极4也与势垒层204进行欧姆接触,并与二维电子气进行电耦合。栅极5主要包括镍(Ni)层和金(Au)层中的一个或两个,并与势垒层204进行肖特基接触。在使用HEMT器件时,改变栅极5的电场可以调控二维电子气并控制源极6和漏极4的导通与关断。
HEMT器件还包括钝化层9。钝化层9设在势垒层204上并对栅极5、漏极4和源极6实施避让,即钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔,使得钝化层9用以对栅极5、漏极4和源极6进行绝缘性隔离,以防止HEMT器件因端子间出现错误接通而产生故障。钝化层9制造材料包括二氧化硅、氮化硅、氮化铝和氧化铝等绝缘化合物中的一种。
如图3和图4所示,HEMT器件还包括设在沟道层203内的导电层7,以及用于将导电层7电耦合至栅极5的电耦合结构57。导电层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面,以及与第一表面和第二表面相接的侧面。导电层7可选为一个,且导电层7与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7可以调节沟道层203和势垒层204之间的电场分布,降低栅极5附近电场强度峰值,并提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。然而,由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5,所以建议这样设置,即导电层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该导电层7可以进一步地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压。
导电层7的第一表面位于沟道层203内,导电层7的第二表面与缓冲层202和沟道层203之间的界面相接,以保证导电层7适用于通过外延生长法和刻蚀法形成。导电层7优选为易于成型的矩形体,详见图4。导电层7的厚度为10nm-1000nm,优选为100nm,可选为由金属所形成的结构,适用于通过外延生长法和刻蚀法形成。其中,该金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。导电层7沿第一方向(即源极6至漏极4的布置方向)的尺寸大于导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,使得其结构扁平化,由此降低导电层7对沟道层203的占用比例,有效避免二维电子气浓度因导电层7的体积过大而明显下降,保证HEMT器件的开关特性依旧有用且高效。
电耦合结构57为杆状结构,钝化层9还具有供电耦合结构57分别贯穿的避让孔,使得该电耦合结构57的一端处于外延层2内并连接导电层7的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单。优选地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
高阻结构8包括第一高阻部801,其设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离,拦截二维电子气产生的向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。此外,高阻结构8还可以阻止导电层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应,保证其可以顺利实现前述功效。优选地,第一高阻部801设置在导电层7的除连接区之外的第一表面上。第一高阻部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,以保证其适用于通过外延生长法和刻蚀法形成。
高阻结构8还包括包裹电耦合结构57的第二高阻部802,用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802类似于套状结构,其制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,以保证其适用于通过外延生长法和刻蚀法形成。
HEMT器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
接下来介绍HEMT器件的制造方法,该制造方法的步骤包括:提供衬底1,详见图5a;在衬底1生长出成核层201;在成核层201生长出缓冲层202,详见图5b;在缓冲层202上生长出由金属材料所形成的导电材料层;对导电材料层进行刻蚀,得到由剩余导电材料层形成的导电层7;在缓冲层202及导电层7上出生长出由绝缘化合物所形成的高阻材料层;对高阻材料层进行刻蚀,得到由剩余高阻材料层形成且位于导电层7的上方的高阻结构8的第一高阻部801;在缓冲层202上生长能够覆盖高阻结构8的第一高阻部801的沟道层203;在沟道层203上生长势垒层204,详见图5d。
接着,通过刻蚀法对势垒层204、沟道层203和高阻结构8的第一高阻部801进行开孔,得到漏出导电层7的第一槽孔57a,详见图5e;在势垒层204上及第一槽孔57a中生长绝缘材料9a,详见图5f;通过刻蚀法对处于势垒层204上的绝缘材料9a进行开孔,得到源极孔区、栅极孔区和漏极孔区;通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4,同时在绝缘材料9a上形成连接栅极5的栅场板11,详见图5g;通过刻蚀法对处于第一槽孔57a内外的绝缘材料9a进行开孔,得到能够漏出导电层7的且比第一槽孔57a更细的第二槽孔57b,详见图5h;在第二槽孔57b内生长导电材料,然后对导电材料实施刻蚀,得到由导电材料所形成的且将导电层7连接栅极5的进行电耦合结构57,以及由剩余绝缘材料9a所形成且处于势垒层204上的钝化层9和用于包覆电耦合结构57的高阻结构8的第二高阻部802,详见图5i。
实施例二
如图6所示,HEMT器件包括衬底1、设在衬底1上的外延层2及设在外延层2上的端子层。外延层2包括设在衬底1上的成核层201、设在成核层201上的缓冲层202、设在缓冲层202上的沟道层203及设在沟道层203上的势垒层204。端子层设在势垒层204上,并包括与势垒层204进行肖特基接触的栅极5、与势垒层204进行欧姆接触的源极6和与势垒层204进行欧姆接触的漏极4。HEMT器件还可包括设在势垒层204上的钝化层9,且钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔。
如图6和图7所示,HEMT器件还包括设在沟道层203内的导电层7,以及用于将导电层7电耦合至栅极5的电耦合结构57。导电层7包含远离衬底1的第一表面,以及与之相对并靠近衬底1的第二表面。导电层7包括沿着第一方向(即源极6至漏极4的布置方向)间隔设置的第一导电层701和将间隔设置的第一导电层701连接起来的第二导电层702,在多个第一导电层701中的一个上设有与电耦合结构57相接触的连接区。优选地,连接区位于具有连接区的第一导电层701背离第二导电层702延伸的延伸区域上。更优选地,第二导电层702与第一导电层701相互垂直,以其降低制造难度。至少一个第一导电层701在衬底1上的正投影与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7主要借助多个第一导电层701均匀地调节沟道层203和势垒层204之间的电场分布,相比于实施例一的HEMT器件,具有第一导电层701和第二导电层702的HEMT器件能更有效地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。然而,由于电场强度峰值出现栅极5与漏极4之间并紧邻栅极5,所以建议这样设置,即多个第一导电层701在衬底1上的正投影中最靠近漏极4的第一导电层701的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该最靠近漏极4的第一导电层701可以更好地降低栅极5的附近电场强度峰值,更有效地提高器件的击穿电压。
导电层7的第一表面位于沟道层203内,导电层7的第二表面与缓冲层202远离衬底1的表面相接,以保证导电层7适用于通过外延生长法和刻蚀法形成。各个第一导电层701优选为易于成型的矩形体。导电层7的厚度为10nm-1000nm,优选为100nm,可选为由金属所形成的结构,适用于通过外延生长法和刻蚀法形成。其中,该金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。各个第一导电层701沿第一方向的尺寸大于第一导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,由此降低导电层7对沟道层203的占用比例,有效避免二维电子气浓度因此而明显下降,保证HEMT器件的开关特性依旧有用且高效。
电耦合结构57为杆状结构,钝化层9还具有供电耦合结构57贯穿的避让孔,使得该电耦合结构57的一端处于外延层2并内连接第一导电层701的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单。优选地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
高阻结构8包括第一高阻部801,其设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。此外,高阻结构8还可以阻止导电层7在后续器件制造工艺中尤其是外延生长内所使用的氨气发生反应,保证其可以顺利实现前述功效。优选地,第一高阻部801设置在导电层7的除连接区之外的第一表面上。第一高阻部801的数量可选为一个或多个,当第一高阻部801的数量选为一个时,第一高阻部801覆盖所有的第一导电层701的第一表面(即上表面)并仅留出连接电耦合结构57用的连接区。当第一高阻部801的数量选为多个时,一个第一高阻部801覆盖具有连接区的第一导电层701的第一表面并仅留出连接电耦合结构57用的连接区,剩下的每个第一高阻部801均可独立覆盖一个第一导电层701的第一表面。第一高阻部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。高阻结构8还包括包裹电耦合结构57的第二高阻部802,用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。
优选地,HEMT器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
接下来介绍HEMT器件的制造方法,该制造方法的步骤包括:提供衬底1;在衬底1生长出成核层201;在成核层201生长出缓冲层202;在缓冲层202上生长出由金属材料所形成的导电材料层;对导电材料层进行刻蚀,得到由剩余导电材料层形成的导电层7;在缓冲层202及导电层7上出生长出由绝缘化合物所形成的高阻材料层;对高阻材料层进行刻蚀,得到由剩余高阻材料层形成且位于导电层7的上方的高阻结构8的第一高阻部801;在缓冲层202上生长能够覆盖高阻结构8的第一高阻部801的沟道层203;在沟道层203上生长势垒层204。
接着,通过刻蚀法对势垒层204、沟道层203和高阻结构8的第一高阻部801进行开孔,得到漏出导电层7的第一槽孔57a(可参见图5e);在势垒层204上及第一槽孔57a中生长绝缘材料;通过刻蚀法对处于势垒层204上的绝缘材料进行开孔,得到源极孔区、栅极孔区和漏极孔区;通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4,同时在绝缘材料上形成连接栅极5的栅场板11;通过刻蚀法对处于第一槽孔57a内外的绝缘材料进行开孔,得到能够漏出导电层7的且比第一槽孔57a更细的第二槽孔57b(可参见图5h);在第二槽孔57b内生长导电材料,然后对导电材料实施刻蚀,得到由导电材料所形成的且将导电层7连接栅极5的进行电耦合结构57,以及由剩余绝缘材料所形成且处于势垒层204上的钝化层9和用于包覆电耦合结构57的高阻结构8的第二高阻部802。
实施例三
如图8所示,HEMT器件包括衬底1、设在衬底1上的外延层2及设在外延层2上的端子层。外延层2包括设在衬底1上的成核层201、设在成核层201上的缓冲层202、设在缓冲层202上的沟道层203及设在沟道层203上的势垒层204。端子层设在势垒层204上,并包括与势垒层204进行肖特基接触的栅极5、与势垒层204进行欧姆接触的源极6和与势垒层204进行欧姆接触的漏极4。HEMT器件还可包括设在势垒层204上的钝化层9,且钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔。
HEMT器件还包括设在沟道层203内的尺寸相等的多个导电层7,以及用于将每个导电层7均电耦合至栅极5的多个电耦合结构57。多个导电层7沿第一方向间隔设置,且每个导电层7上均设有用于接收电耦合结构57的连接区,详见图9。每个导电层7沿第一方向(即源极6至漏极4的布置方向)的总尺寸小于单个导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,每个导电层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面。在多个导电层7中,至少有一个导电层7与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7可以调节沟道层203和势垒层204之间的电场分布,相比于仅具有一个导电层的HEMT器件,具有多个导电层7的HEMT器件能更有效地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。然而,由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5,所以建议这样设置,即多个导电层7在衬底1上的正投影中最靠近漏极4的导电层7的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该最靠近漏极4的第一导电层7可以更好地降低栅极5的附近电场强度峰值,更有效地提高器件的击穿电压。
导电层7的第一表面位于沟道层203内,导电层7的第二表面与缓冲层202和沟道层203之间的界面相接,以保证导电层7适用于通过外延生长法和刻蚀法形成。导电层7的厚度为10nm-1000nm,优选为100nm,可选为导电型掺杂半导体结,适用于通过外延生长法和刻蚀法形成。各个导电型掺杂半导体结可选为N型掺杂半导体结构和P型掺杂半导体结构中的一种,尤其是由硅掺杂氮化镓所形成且掺杂浓度为1E18/cm3的结构。该导电层7因采用了掺杂半导体材料而具有较高的结构稳定性,不会在器件制造工艺的后续工序中与气体(例如氨气)发生反应,保证其可以顺利实现调节电场的功效。导电层7沿第一方向的尺寸大于导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,由此降低导电层7对沟道层203的占用比例,有效避免二维电子气浓度因此而明显下降,保证HEMT器件的开关特性依旧有用且高效。
电耦合结构57为杆状结构,钝化层9还具有供电耦合结构57分别贯穿的避让孔,使得该电耦合结构57的一端处于外延层2内连接导电层7的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。电耦合结构57的个数与导电层7相同,使得每个导电层7均可通过一个与之垂直的电耦合结构57连接栅极5。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单。优选地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
高阻结构8包括第一高阻部801,其设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。此外,高阻结构8还可以阻止导电层7在后续器件制造工艺中尤其是与外延生长内所使用的氨气发生反应,保证其可以顺利实现前述功效。第一高阻部801的数量可选为一个或多个,当第一高阻部801的数量选为一个时,第一高阻部801覆盖所有的导电层7的第一表面并在各个导电层7上留出连接对应电耦合结构57用的连接区;当第一高阻部801的数量选为多个时,每个第一高阻部801均可独立覆盖一个导电层7并在该导电层7上留出连接电耦合结构57用的连接区。第一高阻部801的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。
高阻结构8还包括包裹电耦合结构57的第二高阻部802(可参见图3),用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802的数量可选为一个或多个,当第二高阻部802的数量选为一个时,第二高阻部802包裹所有的电耦合结构57;当第二高阻部802的数量选为多个时,每个第一高阻部801可独立包裹一个电耦合结构57,并保证每个电耦合结构57均被一个第二高阻部802所包裹。第二高阻部802的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。
HEMT器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
接下来介绍HEMT器件的制造方法,该制造方法的步骤包括:提供衬底1;在衬底1生长出成核层201;在成核层201生长出缓冲层202;在缓冲层202上生长出由导电型掺杂半导体材料所形成的导电材料层;在导电材料层生长出由绝缘化合物所形成的高阻材料层;对导电材料层和高阻材料层进行刻蚀,得到由剩余导电材料层形成的导电层7和由剩余高阻材料层形成且位于导电层7的上方的高阻结构8的第一高阻部801;在缓冲层202上生长能够覆盖导电层7和第一高阻部801的沟道层203;在沟道层203上生长势垒层204;通过刻蚀法对势垒层204、沟道层203和高阻结构8的第一高阻部801进行开孔,得到漏出导电层7的第一槽孔57a(参见图5e)。
接着,在势垒层204上及第一槽孔57a中生长绝缘材料;通过刻蚀法对处于势垒层204上的绝缘材料进行开孔,得到源极孔区、栅极孔区和漏极孔区;通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4,同时在绝缘材料上形成连接栅极5的栅场板11;通过刻蚀法对处于第一槽孔57a内外的绝缘材料进行开孔,得到能够漏出导电层7的且比第一槽孔57a更细的第二槽孔57b(参见图5h);
此后,在第二槽孔57b内生长导电材料,然后对导电材料实施刻蚀,得到由导电材料所形成的且将导电层7连接栅极5的进行电耦合结构57,以及由剩余绝缘材料所形成且处于势垒层204上的钝化层9,由剩余绝缘材料所形成且用于包覆电耦合结构57的高阻结构8的第二高阻部802。
实施例四
如图10所示,HEMT器件包括衬底1、设在衬底1上的外延层2及设在外延层2上的端子层。外延层2包括设在衬底1上的成核层201、设在成核层201上的缓冲层202、设在缓冲层202上的沟道层203及设在沟道层203上的势垒层204。端子层设在势垒层204上,并包括与势垒层204进行肖特基接触的栅极5、与势垒层204进行欧姆接触的源极6和与势垒层204进行欧姆接触的漏极4。HEMT器件还可包括设在势垒层204上的钝化层9,且钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔。
HEMT器件还包括设在沟道层203内的导电层7,以及用于将导电层7电耦合至栅极5的电耦合结构57。导电层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面。导电层7可选为一个,且导电层7与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7可以调节沟道层203和势垒层204之间的电场分布,降低栅极5附近电场强度峰值,并提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。然而,由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5,所以建议这样设置,即导电层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该导电层7可以进一步地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压。
导电层7的第一表面位于沟道层203内,导电层7的第二表面也位于沟道层203内,以保证导电层7适用于通过离子注入法和回火激活形成。导电层7优选为易于成型的矩形体。导电层7的厚度为10nm-1000nm,优选为100nm,可选为导电型掺杂半导体结构,适用于通过离子注入法和回火激活形成。其中,电型掺杂半导体结可选为N型掺杂半导体结构和P型掺杂半导体结构中的一种,尤其是由硅掺杂氮化镓所形成且掺杂浓度为5E17/cm3的结构。导电层7沿第一方向(即源极6至漏极4的布置方向)的尺寸大于导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,由此降低导电层7对沟道层203的占用比例,有效避免二维电子气浓度因此而明显下降,保证HEMT器件的开关特性依旧有用且高效。
电耦合结构57为杆状结构,钝化层9还具有供电耦合结构57贯穿的避让孔,使得该电耦合结构57的一端处于外延层2内并连接导电层7的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单,可参考图4。优选地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
高阻结构8包括第一高阻部801,其设置在导电层7的上方,用于将导电层7与二维电子气进行绝缘性隔离。第一高阻部801的制造材料可选为硼掺杂氮化镓等高阻型掺杂半导体结构,厚度可选为5nm-1000nm,适用于通过离子注入法和回火激活形成。优选地,第一高阻部801设置在导电层7的除连接区之外的第一表面上。优选地,第一高阻部801是由硼掺杂氮化镓所形成且掺杂浓度为5E17/cm3的结构。由于硼离子等高阻型掺杂剂可以打乱半导体结构内晶体晶格进而实现高阻,并利用该高阻特性阻拦二维电子气产生的且向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。
高阻结构8还包括包裹电耦合结构57的第二高阻部802,用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。
HEMT器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
接下来介绍HEMT器件的制造方法,该制造方法的步骤包括:提供衬底1;在衬底1生长出成核层201;在成核层201生长出缓冲层202;在缓冲层202上生长出沟道层203;在沟道层203上生长势垒层204;通过离子注入法将导电型掺杂剂定区、定深地注入沟道层203内,得到导电型掺杂区;对导电型掺杂区进行回火激活以将其形成为导电层7;通过离子注入法将高阻掺杂剂定区、定深地注入沟道层203内,以在导电型掺杂区的上方得到高阻型掺杂区;对高阻型掺杂区进行回火激活以将其形成为高阻结构8的第一高阻部801;通过刻蚀法对势垒层204、沟道层203和高阻结构8的第一高阻部801进行开孔,得到漏出导电层7的第一槽孔57a(参见图5e)。
接着,在势垒层204上及第一槽孔57a中生长绝缘材料;通过刻蚀法对处于势垒层204的绝缘材料进行开孔,得到源极孔区、栅极孔区和漏极孔区;通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4,同时在绝缘材料上形成连接栅极5的栅场板11;通过刻蚀法对处于第一槽孔57a内外的绝缘材料进行开孔,得到能够漏出导电层7的且比第一槽孔57a更细的第二槽孔57b(参见图5h);在第二槽孔57b内上生长出导电材料并对导电材料实施刻蚀,得到由导电材料所形成的且将导电层7连接栅极5的进行电耦合结构57,以及由剩余绝缘材料所形成且处于势垒层204上的钝化层9及用于包覆电耦合结构57的高阻结构8的第二高阻部802。
实施例五
如图11所示,HEMT器件包括衬底1、设在衬底1上的外延层2及设在外延层2上的端子层。外延层2包括设在衬底1上的成核层201、设在成核层201上的缓冲层202、设在缓冲层202上的高阻层、设在高阻层上的沟道层203及设在沟道层203上的势垒层204。端子层设在势垒层204上,并包括与势垒层204进行肖特基接触的栅极5、与势垒层204进行欧姆接触的源极6和与势垒层204进行欧姆接触的漏极4。HEMT器件还可包括设在势垒层204上的钝化层9,且钝化层9具有供栅极5、漏极4和源极6分别贯穿的多个避让孔。
HEMT器件还包括设在缓冲层202内的导电层7,以及用于将导电层7电耦合至栅极5的电耦合结构57。导电层7包含远离衬底1的第一表面及与之相对并靠近衬底1的第二表面。导电层7可选为一个,且导电层7与栅极5在衬底1上的正投影相交。在向HEMT器件的栅极5施加电势时,源极6和漏极4可以借助二维电子气连通,导电层7可以调节沟道层203和势垒层204之间的电场分布,降低栅极5附近电场强度峰值,并提高器件的击穿电压,改善器件在高电压、高功率和/或高频率下的工作特性。然而,由于电场强度峰值出现在栅极5与漏极4之间并紧邻栅极5,所以建议这样设置,即导电层7在衬底1上的正投影比栅极5在衬底1上的正投影更靠近漏极4在衬底1上的正投影,由此该导电层7可以进一步地降低栅极5附近电场强度峰值,并进一步提高器件的击穿电压。
导电层7的第一表面与缓冲层202远离衬底的一侧相接,导电层7的第二表面位于缓冲层202内,以保证导电层7适用于通过离子注入法和回火激活形成。导电层7优选为易于成型的矩形体。导电层7的厚度为10nm-1000nm,优选为100nm,可选为导电型掺杂半导体结构,适用于通过离子注入法和回火激活形成。其中,电型掺杂半导体结可选为N型掺杂半导体结构和P型掺杂半导体结构中的一种,尤其是由硅掺杂氮化镓所形成且掺杂浓度为5E17/cm3的结构。导电层7沿第一方向(即源极6至漏极4的布置方向)的尺寸大于导电层7沿第二方向(即衬底1至外延层2的布置方向)的尺寸,由此降低导电层7对沟道层203的占用比例,有效避免二维电子气浓度因此而明显下降,保证HEMT器件的开关特性依旧有用且高效。
电耦合结构57为杆状结构,钝化层9还具有供电耦合结构57贯穿的避让孔,使得该电耦合结构57的一端处于外延层2内并连接导电层7的连接区,而电耦合结构57的另一端处于外延层2外并连接栅极5面向漏极4的一侧。呈现为杆状结构的电耦合结构57不但可以实现导电层7与栅极5的电耦合,而且所使用的结构也非常简单。优选地,电耦合结构57最好与导电层7垂直,并由金属所形成,以适用于通过外延生长法和刻蚀法形成。其中,金属优选为钨、钼、钽和镍等耐高温材料中的一种或多种。
高阻结构8包括由高阻层所形成的第一高阻部801(高阻层),其能覆盖在导电层7的第一表面并留出导电层7的连接区。第一高阻部801用于将导电层7与二维电子气进行绝缘性隔离拦截二维电子气产生的且向导电层7流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第一高阻部801选为了整层结构,所以第一高阻部801在衬底1的正投影面积要远远大于导电层7在衬底1的正投影面积,能够有效将导电层7与二维电子气进行绝缘性隔离。也是因为第一高阻部801选为了整层结构,所以第一高阻部801包括与缓冲层202远离衬底1的一侧相接的下表面,以及与沟道层203靠近衬底1的一侧相接的上表面。第一高阻部801的制造材料包括二氧化硅、氮化硅、氮化铝和氧化铝等绝缘化合物中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法形成,简化制备流程。优选地,第一高阻部801是由硼掺杂氮化镓所形成且掺杂浓度为5E17/cm3的结构。需要注意的是,在其他实施例中,高阻结构8的第一高阻部801也可以是非整层结构,比如是像实施例三似得仅覆盖导电层7的非整层结构。
高阻结构8还包括包裹电耦合结构57的第二高阻部802(可参考图3),其用于将电耦合结构57与二维电子气进行绝缘性隔离,拦截二维电子气产生的且向电耦合结构57流动的漏电流,由此可以有效降低该HEMT器件在高压工作过程中因此而发生失效或损坏的风险。第二高阻部802的制造材料为二氧化硅、氮化硅、氮化铝和氧化铝中的一种,厚度可选为5nm-1000nm,适用于通过外延生长法和刻蚀法形成。
HEMT器件还可包括设在钝化层9上且连接栅极5的栅场板11。栅场板11能协助导电层7调节沟道层203和势垒层204之间的电场分布,进一步降低栅极5附近电场强度峰值,从而大幅度地提高器件的击穿电压。
接下来介绍HEMT器件的制造方法,该制造方法的步骤包括:提供衬底1;在衬底1生长出成核层201;在成核层201生长出缓冲层202;通过离子注入法将导电型掺杂剂定区、定深地注入缓冲层202内,得到导电型掺杂区;对导电型掺杂区进行回火激活以将其形成为导电层7;在缓冲层202上生长出高阻层;在高阻层上生长出沟道层203;在沟道层203上生长势垒层204,通过刻蚀法对势垒层204、沟道层203和高阻层进行开孔,得到漏出导电层7的第一槽孔57a(参见图5e);在势垒层204上及第一槽孔57a中生长绝缘材料。
接着,通过刻蚀法对处于势垒层204的绝缘材料进行开孔,得到源极孔区、栅极孔区和漏极孔区;通过生长、刻蚀和回火方式在源极孔区、栅极孔区和漏极孔区内分别形成源极6、栅极5和漏极4,同时在绝缘材料上形成连接栅极5的栅场板11;通过刻蚀法对处于第一槽孔57a内外的绝缘材料进行开孔,得到能够漏出导电层7的且比第一槽孔57a更细的第二槽孔57b(参见图5h);在第二槽孔57b内上生长出导电材料并对导电材料实施刻蚀,得到由导电材料所形成的且将导电层7连接栅极5的进行电耦合结构57,以及由绝缘材料所形成且处于势垒层204上的钝化层9及用于包覆电耦合结构57的高阻结构8的第二高阻部802。
以上所述仅为本公开的优选实施方式,但本公开保护范围并不局限于此。任何本领域的技术人员在本公开公开的技术范围内,可容易地进行改变或变化,而这种改变或变化都应涵盖在本公开的保护范围之内。因此,本公开的保护范围应以权利要求书的保护范围为准。只要不存在结构冲突,各个实施例中所提到的各项技术特征均可以任意方式组合起来。本公开并不局限于文中公开的特定实施例,而是包括落入权利要求的范围内的所有技术方案。

Claims (31)

1.一种HEMT器件,其特征在于,包括:
衬底;
外延层,其设置在衬底上,所述外延层包括:第一半导体叠层和设置在第一半导体叠层上的第二半导体层;所述第一半导体叠层和第二半导体层之间的界面处形成有二维电子气;
端子层,其包括设置在第二半导体层上且间隔布置的源极、漏极和栅极;
导电层,其设置外延层内并位于所述衬底与二维电子气之间;
电耦合结构,其从所述栅极向所述外延层内延伸并与所述导电层连接,用于将所述导电层电耦合至所述栅极;
高阻结构,其至少部分地设在所述导电层与所述二维电子气之间,以及所述电耦合结构与所述二维电子气之间。
2.根据权利要求1所述的HEMT器件,其特征在于,所述高阻结构包括:
第一高阻部,设置在所述导电层的上方,用于将所述导电层与所述二维电子气进行绝缘性隔离;
第二高阻部,包裹所述电耦合结构,用于将所述电耦合结构与所述二维电子气进行绝缘性隔离。
3.根据权利要求2所述的HEMT器件,其特征在于,所述导电层包括:远离所述衬底的第一表面和靠近所述衬底的第二表面,其中,所述第一表面包括用于与所述电耦合结构连接的连接区,所述第一高阻部设置在所述导电层的除所述连接区之外的第一表面上。
4.根据权利要求3所述的HEMT器件,其特征在于,所述第一半导体叠层包括:靠近所述衬底的缓冲层,以及设置在所述缓冲层上的沟道层;
所述导电层设置在所述沟道层中。
5.根据权利要求4所述的HEMT器件,其特征在于,
所述导电层的第一表面和所述导电层的第二表面均位于所述沟道层内;
或者,
所述导电层的第一表面位于所述沟道层内,所述导电层的第二表面与所述缓冲层和所述沟道层之间的界面相接。
6.根据权利要求3所述的HEMT器件,其特征在于,所述第一半导体叠层包括:靠近所述衬底的缓冲层,以及设置在所述缓冲层上的沟道层;
所述导电层设置在所述缓冲层中。
7.根据权利要求6所述的HEMT器件,其特征在于,所述导电层的第一表面与所述缓冲层远离所述衬底的一侧相接,所述导电层的第二表面位于所述缓冲层内。
8.根据权利要求7所述的HEMT器件,其特征在于,所述第一高阻部覆盖在所述导电层的第一表面,且所述第一高阻部在衬底的正投影面积大于所述导电层在所述衬底的正投影面积。
9.根据权利要求8所述的HEMT器件,其特征在于,所述第一高阻部包括上表面和下表面,所述第一高阻部的下表面与所述缓冲层中远离所述衬底的一侧相接,所述第一高阻部的上表面与所述沟道层中靠近所述衬底的一侧相接。
10.根据权利要求3至9中任一项所述的HEMT器件,其特征在于,所述导电层呈现为矩形体。
11.根据权利要求10所述的HEMT器件,其特征在于,所述导电层为一个,所述导电层沿第一方向的尺寸大于所述导电层沿第二方向的尺寸,其中,所述第一方向为所述源极至所述漏极的布置方向,所述第二方向为所述衬底至所述外延层的布置方向。
12.根据权利要求11所述的HEMT器件,其特征在于,所述电耦合结构为与所述导电层垂直的杆状结构,所述电耦合结构的一端连接所述连接区,所述电耦合结构的另一端连接所述栅极。
13.根据权利要求10所述的HEMT器件,其特征在于,所述导电层为多个,且多个所述导电层沿第一方向间隔设置,所述第一方向为所述源极至所述漏极的布置方向。
14.根据权利要求13所述的HEMT器件,其特征在于,每个所述导电层的尺寸相等,且多个所述导电层沿所述第一方向的总尺寸小于单个所述导电层沿第二方向的尺寸,其中,所述第二方向为所述衬底至所述外延层的布置方向。
15.根据权利要求13所述的HEMT器件,其特征在于,所述电耦合结构为多个,其中每个所述电耦合结构分别为与对应的所述导电层垂直的杆状体,每个所述电耦合结构一端连接对应所述导电层的连接区,另一端连接所述栅极。
16.根据权利要求3至9中任一项所述的HEMT器件,其特征在于,所述导电层包括:间隔设置的第一导电层和将间隔设置的所述第一导电层连接起来的第二导电层。
17.根据权利要求16所述的HEMT器件,其特征在于,所述第二导电层与所述第一导电层相互垂直。
18.根据权利要求17所述的HEMT器件,其特征在于,所述第一导电层沿第一方向间隔设置,其中,所述第一方向为所述源极至所述漏极的布置方向。
19.根据权利要求16所述的HEMT器件,其特征在于,所述导电层的连接区位于多个所述第一导电层中的一个上;所述电耦合结构为一个,且所述电耦合结构的一端连接于具有所述连接区的所述第一导电层,另一端连接于所述栅极。
20.根据权利要求19所述的HEMT器件,其特征在于,所述连接区位于具有所述连接区的所述第一导电层背离所述第二导电层延伸的延伸区域上。
21.根据权利要求3所述的HEMT器件,其特征在于,所述导电层的材料为导电型掺杂半导体材料或者为金属材料。
22.根据权利要求3至9中任一项所述的HEMT器件,其特征在于,所述第一高阻部由绝缘型化合物所形成。
23.根据权利要求22所述HEMT器件,其特征在于,所述第一高阻部的厚度为5nm-1000nm。
24.根据权利要求3所述的HEMT器件,其特征在于,所述导电层在所述衬底上的正投影与所述栅极在所述衬底上的正投影相交。
25.根据权利要求1所述HEMT器件,其特征在于,所述HEMT器件,还包括:
钝化层,设置在所述第二半导体层上,且所述钝化层位于所述电耦合结构与所述源极之间,以及所述栅极与所述漏极之间。
26.根据权利要求25所述的HEMT器件,其特征在于,所述HEMT器件,还包括:
栅场板,位于所述栅极与所述漏极之间的钝化层之上,与所述栅极连接且设置在所述第二半导体层上;所述电耦合结构的一端与所述栅极面向所述漏极的一侧相连。
27.一种HEMT器件的制造方法,其特征在于,包括以下步骤:
提供衬底;
在所述衬底上形成外延层,所述外延层包括第一半导体叠层和设置在第一半导体叠层上的第二半导体层;所述第一半导体叠层和所述第二半导体层之间的界面处形成有二维电子气;
在所述外延层内形成导电层,并使其位于所述衬底与二维电子气之间;
在所述外延层内形成电耦合结构和高阻结构,所述电耦合结构自所述外延层外向所述外延层内延伸并与所述导电层连接,所述高阻结构至少部分地设在所述导电层与所述二维电子气之间,以及所述电耦合结构与所述二维电子气之间;
在所述第二半导体层上形成包括源极、漏极和栅极的端子层,并使所述栅极与电耦合结构相连。
28.根据权利要求27所述的方法,其特征在于,所述第一半导体叠层包括:靠近所述衬底的缓冲层,以及设置在所述缓冲层上的沟道层,所述在所述外延层内形成导电层,包括:
在所述沟道层中形成所述导电层。
29.根据权利要求28所述的方法,其特征在于,所述在所述沟道层中形成所述导电层,包括:
在所述缓冲层上生长出由导电型掺杂半导体材料或金属材料所形成的导电材料层,对所述导电材料层进行刻蚀,得到由剩余所述导电材料层形成的导电层;
或者,
通过离子注入法将导电型掺杂剂定区、定深地注入所述沟道层内,接着进行回火以将其激活为所述导电层。
30.根据权利要求28所述的方法,其特征在于,所述第一半导体叠层包括:靠近所述衬底的缓冲层,以及设置在所述缓冲层上的沟道层,所述在所述外延层内形成导电层,包括:
在所述缓冲层中设置形成导电层。
31.根据权利要求29所述的方法,其特征在于,所述在所述缓冲层中形成所述导电层,包括:
通过离子注入法将导电型掺杂剂定区、定深地注入所述缓冲层内,接着进行回火以将其激活为所述导电层。
CN202211327142.XA 2022-10-25 2022-10-25 Hemt器件及其制造方法 Pending CN115663019A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202211327142.XA CN115663019A (zh) 2022-10-25 2022-10-25 Hemt器件及其制造方法
PCT/CN2023/120170 WO2024087955A1 (zh) 2022-10-25 2023-09-20 Hemt器件及半导体器件
US18/615,990 US20240234565A1 (en) 2022-10-25 2024-03-25 Hemt device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211327142.XA CN115663019A (zh) 2022-10-25 2022-10-25 Hemt器件及其制造方法

Publications (1)

Publication Number Publication Date
CN115663019A true CN115663019A (zh) 2023-01-31

Family

ID=84993000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211327142.XA Pending CN115663019A (zh) 2022-10-25 2022-10-25 Hemt器件及其制造方法

Country Status (1)

Country Link
CN (1) CN115663019A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087955A1 (zh) * 2022-10-25 2024-05-02 湖南三安半导体有限责任公司 Hemt器件及半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024087955A1 (zh) * 2022-10-25 2024-05-02 湖南三安半导体有限责任公司 Hemt器件及半导体器件

Similar Documents

Publication Publication Date Title
US11862719B2 (en) Group III-nitride high-electron mobility transistors with buried p-type layers and process for making the same
US10868134B2 (en) Method of making transistor having metal diffusion barrier
US20200203522A1 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
US7649215B2 (en) III-nitride device passivation and method
EP2428996A2 (en) Gallium Nitride Based Semiconductor Devices and Methods of Manufacturing the Same
US20210167199A1 (en) Group iii-nitride high-electron mobility transistors with gate connected buried p-type layers and process for making the same
JP2014165501A (ja) Mishfetおよびショットキーデバイスの統合
TWI295085B (en) Field effect transistor with enhanced insulator structure
KR20140013247A (ko) 질화물계 반도체 소자 및 그의 제조 방법
US20070114567A1 (en) Vertical heterostructure field effect transistor and associated method
US12074199B2 (en) Semiconductor device with a field plate extending from drain
JP2007142243A (ja) 窒化物半導体電界効果トランジスタ及びその製造方法
CN114270532B (zh) 半导体装置及其制造方法
KR102626266B1 (ko) 매립된 p형 층을 갖는 3족 질화물 고전자 이동도 트랜지스터 및 이를 제조하기 위한 공정
CN115663019A (zh) Hemt器件及其制造方法
US20190229187A1 (en) Gallium Nitride High-Electron Mobility Transistors with Deep Implanted P-Type Layers in Silicon Carbide Substrates for Power Switching and Radio Frequency Applications and Process for Making the Same
CN115498020A (zh) 半导体器件及其制造方法
US20220367697A1 (en) Group iii-nitride transistors with back barrier structures and buried p-type layers and methods thereof
WO2024087955A1 (zh) Hemt器件及半导体器件
CN109888012B (zh) GaN基超结型垂直功率晶体管及其制作方法
CN112420827A (zh) N面GaN HEMT器件及其制作方法
US20070152238A1 (en) Heterostructure field effect transistor and associated method
US20120171824A1 (en) Heterostructure device and associated method
CN118099205B (zh) 半导体器件及其制备方法
US11916140B2 (en) Compound semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination