CN109888012B - GaN基超结型垂直功率晶体管及其制作方法 - Google Patents

GaN基超结型垂直功率晶体管及其制作方法 Download PDF

Info

Publication number
CN109888012B
CN109888012B CN201910195984.6A CN201910195984A CN109888012B CN 109888012 B CN109888012 B CN 109888012B CN 201910195984 A CN201910195984 A CN 201910195984A CN 109888012 B CN109888012 B CN 109888012B
Authority
CN
China
Prior art keywords
layer
gan
gate
gan layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910195984.6A
Other languages
English (en)
Other versions
CN109888012A (zh
Inventor
王元琨
黄森
王鑫华
殷海波
魏珂
刘新宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201910195984.6A priority Critical patent/CN109888012B/zh
Publication of CN109888012A publication Critical patent/CN109888012A/zh
Application granted granted Critical
Publication of CN109888012B publication Critical patent/CN109888012B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种GaN基超结型垂直功率晶体管及其制作方法，该晶体管包括：N‑‑GaN层；P‑GaN层，作为电流阻挡层，形成于N‑GaN层之上，该P‑GaN层中具有栅极区域开窗；薄势垒Al(In，Ga)N/GaN异质结构，共形制作于电流阻挡层之上并填充栅极区域开窗的底部和侧壁；其中，该N‑GaN层中具有刻蚀槽，该刻蚀槽中完全填充或部分填充有第二P型GaN层，在第二P型GaN层的下方形成有N+‑GaN层，该N+‑GaN层与第二P型GaN层及N‑GaN层均直接接触，形成一超结复合结构。通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒异质结构实现无刻蚀的增强型栅结构，具有高耐压和大功率的特点，推进了器件的应用。

Description

GaN基超结型垂直功率晶体管及其制作方法
技术领域
本公开属于半导体大功率器件技术领域，涉及一种GaN基超结型垂直功率晶体管及其制作方法。
背景技术
GaN基横向结构功率晶体管的工艺已日趋成熟，能够具备大尺寸、低成本以及良好的CMOS兼容性，但是较难获得很高的输出电流，而且不可避免的受到由表面态导致的高压电流崩塌等难题的困扰。
常规GaN基垂直结构功率晶体管的耐压层由P-GaN-电流阻挡层(CBL，CurrentBlocking Layer)和单一N型轻掺杂层组成，耐压能力有限，同时由于击穿电压和导通电阻之间的折衷关系，为达到最优值势必会牺牲器件的性能。
发明内容
(一)要解决的技术问题
本公开提供了一种GaN基超结型垂直功率晶体管及其制作方法，以至少部分解决以上所提出的技术问题。
(二)技术方案
根据本公开的一个方面，提供了一种GaN基超结型垂直功率晶体管，包括：N--GaN层2；P-GaN层2，作为电流阻挡层，形成于N-GaN层2 之上，该P-GaN层2中具有栅极区域开窗；薄势垒Al(In，Ga)N/GaN异质结构，共形制作于电流阻挡层之上并填充栅极区域开窗的底部和侧壁；其中，该N-GaN层2中具有刻蚀槽102，该刻蚀槽102中完全填充或部分填充有第二P型GaN层9，在第二P型GaN层9的下方形成有N+-GaN 层10，该N+-GaN层10与第二P型GaN层9及N-GaN层2均直接接触，形成一超结复合结构。
在本公开的一些实施例中，GaN基超结型垂直功率晶体管，还包括：源极、漏极和栅极。
在本公开的一些实施例中，栅极形成于薄势垒Al(In，Ga)N/GaN异质结构中填充栅极区域开窗的部分之上，该栅极包括栅介质层14和栅极金属层15；薄势垒Al(In，Ga)N/GaN异质结构内还制作有源极区域开窗，用于制作源极，该源极区域开窗的底部和侧壁填充有源极金属层11；N+-GaN 层10下方还形成有漏极金属层12。
在本公开的一些实施例中，源极金属层11的上方覆有绝缘材料；其中，该绝缘材料为复合层结构，该复合层结构包括：隔离层13和栅介质层14；栅极和源极之间区域的栅介质层14与薄势垒Al(In，Ga)N/GaN异质结构之间设置有钝化层7和隔离层13。
在本公开的一些实施例中，薄势垒Al(In，Ga)N/GaN异质结构中栅极和源极之间的二维电子气通过位于栅极和源极之间的钝化层的钝化、或者钝化层与隔离层整体的钝化来恢复，所述钝化层的材料包括如下材料的一种或几种：SiNx、SiO2或者极性AlN。
在本公开的一些实施例中，薄势垒Al(In，Ga)N/GaN异质结构中的 Al(In，Ga)N势垒层为如下材料的一种或几种：三元合金，包括：AlGaN、 AlInN或InGaN；四元合金：AlInGaN；该Al(In，Ga)N势垒层的厚度介于 0.5nm～5nm。
在本公开的一些实施例中，该第二P型GaN层9的浓度范围为： 1016cm-3～1020cm-3。
根据本公开的另一个方面，提供了一种GaN基超结型垂直功率晶体管的制作方法，包括：
步骤S21：在一衬底1上外延生长N--GaN层2；
步骤S22：在N--GaN层2上外延生长P-GaN层2，作为电流阻挡层；
步骤S23：通过栅槽刻蚀技术在电流阻挡层2中制作栅极区域开窗101；
步骤S24：在电流阻挡层2之上共形生长薄势垒Al(In，Ga)N/GaN异质结构，该异质结构填充栅极区域开窗101的底部和侧壁；
步骤S25：在N--GaN层2中制作刻蚀槽；
步骤S26：在刻蚀槽中完全填充或部分填充第二P型GaN层9；
步骤S27：在第二P型GaN层9的下方制作N+-GaN层10，该N+-GaN 层10与第二P型GaN层9及N-GaN层2均直接接触，形成一超结复合结构。
在本公开的一些实施例中，步骤S25包括：
在薄势垒Al(In，Ga)N/GaN异质结构上表面沉积第二介质层7，作为钝化层，在N--GaN层2或GaN衬底下表面沉积第三介质层8；
利用第三介质层8作为掩膜层，在N--GaN层2中进行选区刻蚀制作刻蚀槽；
步骤S27的步骤之后还包括步骤S28：制作源极、漏极和栅极，该步骤S28包括：
采用栅槽刻蚀技术刻蚀掉源极区域的第二介质层、薄势垒Al(In，Ga)N/GaN异质结构至P-GaN层，得到源极区域开窗103；
在源极区域开窗103的侧壁和底部沉积源极金属层11；
在N+-GaN层10下方沉积漏极金属层12；
在源极金属层12和第二介质层7的上方生长一层钝化保护层13，作为进行器件隔离的隔离层13；
在器件的有源区利用高能离子注入进行隔离；
采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层13和第二介质层7至薄势垒层Al(In，Ga)N上表面；
在薄势垒层Al(In，Ga)N上表面和隔离层13上表面共形生长栅介质层14；以及
在栅介质层14上生长栅极金属15层。
在本公开的一些实施例中，衬底为如下平面型衬底的一种或几种：Si 衬底、SiC衬底、蓝宝石衬底或GaN体材料衬底；和/或，第二介质层和第三介质层采用LPCVD或PECVD制备，第二介质层和第三介质层的材料包括如下材料的一种或几种：SiO2、极性AlN、SiNx或SiON；和/或，第二介质层和第三介质层的厚度介于10nm～120nm之间；和/或，刻蚀槽的深度为介于N--GaN层表面与N--GaN层和P-GaN层的界面之间，或者刻蚀至N--GaN层和P-GaN层的界面；和/或，栅介质层的材料包括如下材料的一种或几种：Al2O3、SiO2、SiNx或SiON。
(三)有益效果
从上述技术方案可以看出，本公开提供的GaN基超结型垂直功率晶体管及其制作方法，具有以下有益效果：
1、通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒Al(In，Ga)N/GaN异质结构实现了无刻蚀的增强型栅结构，推动了GaN基垂直结构功率晶体管在高压大功率方面的应用。
2、采用外延生长的p-GaN替代常规注入方法形成p-GaN的工艺，避开了注入激活难题。
3、采用薄势垒Al(In，Ga)N/GaN异质结构形成增强型器件，而栅极和源极之间的二维电子气(2DEG)通过SiNx，SiO2或者极性AlN的钝化层来恢复，避免了栅槽刻蚀，以及与栅槽刻蚀技术伴随的刻蚀厚度控制等难题。
附图说明
图1-图19为根据本公开一些实施例所示的GaN基超结型垂直功率晶体管的制作过程示意图。
图1为在衬底上形成N-GaN和P型GaN外延层的结构示意图。
图2为在P型GaN上形成掩膜层的结构示意图。
图3为利用上表面掩膜层图案化形成栅极区域开口的结构示意图。
图4为基于图3中的栅极区域开口刻蚀电流阻挡层得到栅极区域开窗的结构示意图。
图5为去除上表面掩膜层的结构示意图。
图6为在电流阻挡层之上共形生长薄势垒Al(In，Ga)N/GaN异质结构的结构示意图。
图7为在衬底为非氮化镓衬底时，去除衬底使得N--GaN层暴露于表面的结构示意图。
图8为在薄势垒Al(In，Ga)N/GaN异质结构上表面沉积第二介质层，作为钝化层，在N--GaN层下表面沉积第三介质层作为掩膜层的结构示意图。
图9为利用第三介质层作为掩膜层，在N--GaN层中进行选区刻蚀制作刻蚀槽后的结构示意图。
图10为在刻蚀槽中完全填充或部分填充第二P型GaN层之后的结构示意图。
图11为去除N--GaN层下方的掩膜层之后的结构示意图。
图12为在第二P型GaN层的下方制作N+-GaN层之后的结构示意图。
图13为采用栅槽刻蚀技术制作源极区域开窗之后的结构示意图。
图14为在源极区域开窗的侧壁和底部沉积源极金属层以及在 N+-GaN层下方沉积漏极金属层之后的结构示意图。
图15为在源极金属层和第二介质层的上方生长一层钝化保护层，作为进行器件隔离的隔离层的结构示意图。
图16为在器件的有源区利用高能离子注入进行隔离的示意图。
图17为采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层和第二介质层至薄势垒层Al(In，Ga)N上表面之后的结构示意图。
图18为在薄势垒层Al(In，Ga)N上表面和隔离层上表面共形生长栅介质层之后的结构示意图。
图19为栅介质层上生长栅极金属层之后得到的GaN基超结型垂直功率晶体管的结构示意图。
【符号说明】
1-衬底； 2-N-GaN层；
3-P型GaN层/电流阻挡层； 4-第一介质层/上表面掩膜层 SiO2；
5-薄势垒异质结结构中的GaN层；
6-薄势垒异质结结构中的Al(In，Ga)N层；
7-第二介质层/钝化层SiNx； 8-第三介质层/下表面掩膜层 SiNx；
9-第二P型GaN层； 10-N+-GaN层；
11-源极金属层； 12-漏极金属层；
13-隔离层/钝化保护层SiO2； 14-栅介质层Al2O3；
15-栅极金属层；
101-栅极区域开窗/电流孔径； 102-刻蚀槽；
103-源极区域开窗。
具体实施方式
本公开提供了一种GaN基超结型垂直功率晶体管及其制作方法，通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒Al(In，Ga)N/GaN异质结构实现了无刻蚀的增强型栅结构，推动了GaN基垂直结构功率晶体管在高压大功率方面的应用。
为使本公开的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本公开进一步详细说明。其中，N型轻掺杂氮化镓表示为：“N--GaN”，N型重掺杂氮化镓表示为：“N+-GaN”。
在本公开的第一个示例性实施例中，提供了一种GaN基超结型垂直功率晶体管。
图19为栅介质层上生长栅极金属层之后得到的GaN基超结型垂直功率晶体管的结构示意图。
下面结合附图详细介绍本实施例的GaN基超结型垂直功率晶体管。
参照图19所示，本公开的GaN基超结型垂直功率晶体管，包括： N--GaN层2；P-GaN层2，作为电流阻挡层(P-GaN-CBL)，形成于N-GaN 层2之上，该P-GaN层2中具有栅极区域开窗；薄势垒Al(In，Ga)N/GaN 异质结构，共形制作于电流阻挡层之上并填充栅极区域开窗的底部和侧壁；其中，该N-GaN层2中具有刻蚀槽102，该刻蚀槽102中完全填充或部分填充有第二P型GaN层9，在第二P型GaN层9的下方形成有N+-GaN 层10，该N+-GaN层10与第二P型GaN层9及N-GaN层2均直接接触，形成一超结复合结构。
其中，薄势垒Al(In，Ga)N/GaN异质结构中的GaN层5主要作为沟道层，薄势垒Al(In，Ga)N/GaN异质结结构中的Al(In，Ga)N层6主要作为势垒层，二者的异质结结构实现了无刻蚀的增强型栅结构。
在本公开的一些实施例中，参照图19所示，GaN基超结型垂直功率晶体管，还包括：源极、漏极和栅极。其中，栅极形成于薄势垒Al(In， Ga)N/GaN异质结构中填充栅极区域开窗的部分之上，该栅极包括栅介质层14和栅极金属层15；薄势垒Al(In，Ga)N/GaN异质结构内还制作有源极区域开窗，用于制作源极，该源极区域开窗的底部和侧壁填充有源极金属层11；N+-GaN层10下方还形成有漏极金属层12。
本实施例中，刻蚀槽102的深度为介于N--GaN层表面与N--GaN层和P-GaN层的界面之间，或者刻蚀至N--GaN层2和P-GaN层3的界面。
在本公开的一些实施例中，参照图19所示，源极金属层11的上方覆有绝缘材料；其中，该绝缘材料为复合层结构，该复合层结构包括：隔离层13和栅介质层14。栅极和源极之间区域的栅介质层14与薄势垒Al(In， Ga)N/GaN异质结构之间设置有钝化层7和隔离层13，其中，位于薄势垒 Al(In，Ga)N/GaN异质结构上方的钝化层主要作为栅极和源极之间的二维电子气的恢复层，二维电子气通过钝化层的钝化、或者钝化层与隔离层整体的钝化来恢复。位于钝化层7上方的隔离层13的主要作用是作为钝化保护层，用于器件后续隔离工艺中的高能离子注入，因此也称之为隔离层。
在本公开的一些实施例中，薄势垒Al(In，Ga)N/GaN异质结构中栅极和源极之间的二维电子气通过位于栅极和源极之间的钝化层钝化来恢复，钝化层的材料包括如下材料的一种或几种：SiNx、SiO2或者极性AlN。
在本公开的一些实施例中，薄势垒Al(In，Ga)N/GaN异质结构中的 Al(In，Ga)N势垒层包括但不限于如下材料的一种或几种：三元合金，包括： AlGaN、AlInN或InGaN等；四元合金：AlInGaN；该Al(In，Ga)N势垒层的厚度介于0.5nm～5nm。
N-GaN层2中具有刻蚀槽102，该刻蚀槽102中完全填充或部分填充有第二P型GaN层9。本公开的一些实施例中，该第二P型GaN层9的浓度范围为：1016cm-3～1020cm-3。
在第二P型GaN层9的下方形成有N+-GaN层10，该N+-GaN层10 与第二P型GaN层9及N-GaN层2均直接接触，形成一超结复合结构。
通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒Al(In，Ga)N/GaN异质结构实现了无刻蚀的增强型栅结构，推动了GaN基垂直结构功率晶体管在高压大功率方面的应用。
在本公开的第二个示例性实施例中，提供了一种GaN基超结型垂直功率晶体管的制作方法，任何形成相应的器件结构和对应位置关系的制作工艺均在本公开的保护范围之内，制备工艺的顺序也可以做适应性调整，下面以第一个实施例所示器件的一种制作方法进行示例。
图1-图19为根据本公开一些实施例所示的GaN基超结型垂直功率晶体管的制作过程示意图。
参照图1-图19所示，本实施例的GaN基超结型垂直功率晶体管的制作方法，包括：
步骤S21：在一衬底1上外延生长N--GaN层2；
衬底包括但不限于如下平面型衬底的一种或几种：Si衬底、SiC衬底、蓝宝石衬底或GaN体材料衬底(下面称为氮化镓衬底)。
步骤S22：在N--GaN层2上外延生长P-GaN层2，作为电流阻挡层；
图1为在衬底上形成N-GaN层和P型GaN外延层的结构示意图。
在一衬底1上外延生长的N--GaN层2和P型GaN外延层参照图1 所示。
外延生长的方法包括但不限于：金属有机化合物化学气相沉积 (MOCVD)或分子束外延(MBE)等外延生长方式。
采用外延生长的p-GaN替代常规注入方法形成p-GaN的工艺，避开了注入激活的难题。
步骤S23：通过栅槽刻蚀技术在电流阻挡层2中制作栅极区域开窗101；
图2-图5示意了在电流阻挡层中制作栅极区域开窗101的过程。图2 为在P型GaN上形成掩膜层的结构示意图。图3为利用上表面掩膜层图案化形成栅极区域开口的结构示意图。图4为基于图3中的栅极区域开口刻蚀电流阻挡层得到栅极区域开窗的结构示意图。图5为去除上表面掩膜层的结构示意图。
该步骤S23包括：在P型GaN层3上沉积第一介质层4形成掩膜层，如图2所示；在掩膜层4上图案化制作栅极区域开口，如图3所示；基于栅极区域开口刻蚀电流阻挡层3得到栅极区域开窗101，如图4所示；去除上表面掩膜层，得到的结构如图5所示。
本实施例中，采用第一介质层4作为上表面掩膜层4，第一介质层4 这里以SiO2材料示意，第一介质层4的材料还可以是SiNx或SiON等，可以采用MOCVD，低压力化学气相沉积法(LPCVD)，等离子体增强化学气相沉积(PECVD)，电感耦合等离子体化学气相沉积(ICPCVD)或原子层沉积(ALD)中的一种或几种方法进行制备，例如，掩膜层采用 PECVD制备的SiO2。
步骤S24：在电流阻挡层2之上共形生长薄势垒Al(In，Ga)N/GaN异质结构，该异质结构填充栅极区域开窗的底部和侧壁；
图6为在电流阻挡层之上共形生长薄势垒Al(In，Ga)N/GaN异质结构的结构示意图。
在电流阻挡层3之上共形生长薄势垒Al(In，Ga)N/GaN异质结构，如图6所示，该异质结构填充栅极区域开窗的底部和侧壁。
步骤S25：在N--GaN层2中制作刻蚀槽；
在本公开的一些实施例中，步骤S25包括：
在薄势垒Al(In，Ga)N/GaN异质结构上表面沉积第二介质层7，作为钝化层，在N--GaN层2或GaN衬底下表面沉积第三介质层8；以及利用第三介质层8作为掩膜层，在N--GaN层2中进行选区刻蚀制作刻蚀槽。
其中，在一些实施例中，第二介质层和第三介质层采用LPCVD或 PECVD制备，第二介质层和第三介质层的材料包括如下材料的一种或几种：SiO2、极性AlN、SiNx或SiON。在一些实施例中，第二介质层和第三介质层的厚度介于10nm～120nm之间。该步骤S25中，第二介质层7主要作为钝化层保护上表面，着重进行下表面的加工，利用第三介质层8作为硬掩膜进行选区刻蚀制作刻蚀槽。在后续的工艺中，第三介质层8最终被去除，而第二介质层7保留于栅极和源极之间。薄势垒Al(In，Ga)N/GaN 异质结构中栅极和源极之间的二维电子气通过位于栅极和源极之间的钝化层钝化来恢复，钝化层的材料包括如下材料的一种或几种：SiNx、SiO2或者极性AlN。
当衬底为氮化镓衬底时，在制作刻蚀槽的过程中，实施在衬底下表面沉积第三介质层的步骤之前不需要完全去除衬底(可以根据工艺需求进行衬底减薄)，当衬底为Si衬底、SiC衬底、或蓝宝石衬底等时，需要将衬底完全去除使得N--GaN层暴露于表面。
下面以衬底不是氮化镓衬底的情况进行示例。图7为在衬底为非氮化镓衬底时，去除衬底使得N--GaN层暴露于表面的结构示意图。图8为在薄势垒Al(In，Ga)N/GaN异质结构上表面沉积第二介质层，作为钝化层，在N--GaN层下表面沉积第三介质层作为掩膜层的结构示意图。图9为利用第三介质层作为掩膜层，在N--GaN层中进行选区刻蚀制作刻蚀槽后的结构示意图。如图7所示，将步骤S24得到的结构去除衬底。去除衬底的方法包括：刻蚀或者衬底剥离技术等。然后在薄势垒Al(In，Ga)N/GaN异质结构上表面沉积第二介质层7，作为钝化层，在N--GaN层2或GaN衬底下表面沉积第三介质层8，结构参见图8所示；利用第三介质层8作为掩膜层，在N--GaN层2中进行选区刻蚀制作刻蚀槽，选区刻蚀后的结构如图9所示，当然，刻蚀槽在N--GaN层内部的分布，包括分布间距、刻蚀宽度和深度等可以根据实际需要进行适应性设置，本实施例中，以刻蚀槽均匀分布、且每个刻蚀槽的刻蚀尺寸相同进行示例，在其它实施例中，分布形式和刻蚀尺寸可以是非均匀的。
本实施例中，刻蚀槽102的深度为介于N--GaN层表面与N--GaN层和P-GaN层的界面之间，有的实施例中，刻蚀深度可以是刻蚀至N--GaN 层2和P-GaN层3的界面。
步骤S26：在刻蚀槽中完全填充或部分填充第二P型GaN层9；
图10为在刻蚀槽中完全填充或部分填充第二P型GaN层之后的结构示意图。
本实施例中，该刻蚀槽102中完全填充或部分填充有第二P型GaN 层9，图10中以部分填充进行示意。本公开的一些实施例中，该第二P 型GaN层9的浓度范围为：1016cm-3～1020cm-3。
图11为去除N--GaN层下方的掩膜层之后的结构示意图。在步骤S26 之后，还包括如下步骤：去除N--GaN层下方的掩膜层，参见图11所示。
步骤S27：在第二P型GaN层9的下方制作N+-GaN层10；
图12为在第二P型GaN层的下方制作N+-GaN层之后的结构示意图。参照图12所示，在第二P型GaN层9的下方制作N+-GaN层10，该N+-GaN层10与第二P型GaN层9及N-GaN层2均直接接触，形成一超结复合结构。
步骤S28：制作源极、漏极和栅极，形成GaN基超结型垂直功率晶体管；
该步骤S28包括如下子步骤：
S28a：采用栅槽刻蚀技术刻蚀掉源极区域的第二介质层和薄势垒Al(In， Ga)N/GaN异质结构至P-GaN层，得到源极区域开窗103；
图13为采用栅槽刻蚀技术制作源极区域开窗之后的结构示意图，参照图13所示，采用栅槽刻蚀技术刻蚀掉源极区域的第二介质层和薄势垒 Al(In，Ga)N/GaN异质结构至P-GaN层，得到栅极两侧的源极区域开窗103。
S28b：在源极区域开窗103的侧壁和底部沉积源极金属层11；在 N+-GaN层10下方沉积漏极金属层12；
图14为在源极区域开窗的侧壁和底部沉积源极金属层以及在 N+-GaN层下方沉积漏极金属层之后的结构示意图。
在源极区域开窗103的侧壁和底部沉积源极金属层11，该源极金属层 11覆盖至第二介质层7的上表面，参照图14所示。
S28c：在源极金属层11和第二介质层7的上方生长一层钝化保护层 13，作为进行器件隔离的隔离层13；
图15为在源极金属层和第二介质层的上方生长一层钝化保护层，作为进行器件隔离的隔离层的结构示意图。参照图15所示，在源极金属层 11和第二介质层7的上方生长一层钝化保护层13，该钝化保护层覆盖于器件的上表面之上，作为进行器件隔离的隔离层13。
S28d：在器件的有源区利用高能离子注入进行隔离；
图16为在器件的有源区利用高能离子注入进行隔离的示意图。参照图16所示，在器件源极的边缘将N、B、F等高能离子注入，进行有源区的隔离。
S28e：采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层13和第二介质层7 至薄势垒层Al(In，Ga)N上表面；
图17为采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层和第二介质层至薄势垒层Al(In，Ga)N上表面之后的结构示意图。参照图17所示，采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层13和第二介质层7至薄势垒层Al(In， Ga)N上表面，使得薄势垒层Al(In，Ga)N暴露出来。
S28f：在薄势垒层Al(In，Ga)N上表面和隔离层13上表面共形生长栅介质层14；
图18为在薄势垒层Al(In，Ga)N上表面和隔离层上表面共形生长栅介质层之后的结构示意图。参照图18所示，在薄势垒层Al(In，Ga)N上表面和隔离层上表面共形生长栅介质层，该栅介质层覆盖于器件的上表面。
S28g：在栅介质层14上生长栅极金属15层；
图19为栅介质层上生长栅极金属层之后得到的GaN基超结型垂直功率晶体管的结构示意图。在栅介质层14上生长栅极金属15层，得到GaN 基超结型垂直功率晶体管，完成器件的制作，结构参照图19所示。
综上所述，本公开提供了一种GaN基超结型垂直功率晶体管及其制作方法，通过设置超结复合结构，实现了超结空间电荷区的扩展，增加了器件承受高电场的区域，有效缓和了器件的峰值击穿电场，从而提高了器件的击穿电压，同时利用薄势垒Al(In，Ga)N/GaN异质结构实现了无刻蚀的增强型栅结构，推动了GaN基垂直结构功率晶体管在高压大功率方面的应用；采用外延生长的p-GaN替代常规注入方法形成p-GaN的工艺，避开了注入激活难题；采用薄势垒Al(In，Ga)N/GaN异质结构形成增强型器件，而栅极和源极之间的二维电子气(2DEG)通过SiNx，SiO2或者极性AlN的钝化层来恢复，避免了栅槽刻蚀，以及与栅槽刻蚀技术伴随的刻蚀厚度控制等难题。
需要说明的是，在附图或说明书描述中，相似或相同的部分都使用相同的图号。附图中未绘示或描述的实现方式，为所属技术领域中普通技术人员所知的形式。另外，虽然本文可提供包含特定值的参数的示范，但应了解，参数无需确切等于相应的值，而是可在可接受的误差容限或设计约束内近似于相应的值。实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向。因此，使用的方向用语是用来说明并非用来限制本公开的保护范围。
并且，为实现图面整洁的目的，一些习知惯用的结构与组件在附图可能会以简单示意的方式绘示之。另外，本案的附图中部分的特征可能会略为放大或改变其比例或尺寸，以达到便于理解与观看本公开的技术特征的目的，但这并非用于限定本公开。依照本公开的内容所制造的产品的实际尺寸与规格应是可依据生产时的需求、产品本身的特性、及搭配本公开如下所公开的内容据以调整，于此进行声明。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序、或是制造方法上的顺序，该些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
再者，单词“包含”或“包括”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
此外，除非特别描述或必须依序发生的步骤，上述步骤的顺序并无限制于以上所列，且可根据所需设计而变化或重新安排。并且上述实施例可基于设计及可靠度的考虑，彼此混合搭配使用或与其他实施例混合搭配使用，即不同实施例中的技术特征可以自由组合形成更多的实施例。
以上所述的具体实施例，对本公开的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本公开的具体实施例而已，并不用于限制本公开，凡在本公开的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本公开的保护范围之内。

Claims (10)

1.一种GaN基超结型垂直功率晶体管的制作方法，其特征在于，包括：
步骤S21：在一衬底（1）上外延生长N—-GaN层（2）；
步骤S22：在N—-GaN层（2）上外延生长P-GaN层（3），作为电流阻挡层；
步骤S23：通过栅槽刻蚀技术在电流阻挡层中制作栅极区域开窗（101）；
步骤S24：在电流阻挡层之上共形生长薄势垒Al(In, Ga)N/GaN异质结构，该异质结构填充栅极区域开窗的底部和侧壁；
步骤S25：在薄势垒Al(In, Ga)N/GaN异质结构上表面沉积第二介质层（7），作为钝化层，在N—-GaN层（2）或GaN衬底下表面沉积第三介质层（8）；利用第三介质层（8）作为掩膜层，在N—-GaN层（2）中进行选区刻蚀制作刻蚀槽；
步骤S26：在刻蚀槽中完全填充或部分填充第二P型GaN层（9），去除N—-GaN层（2）下方的掩膜层；
步骤S27：在第二P型GaN层（9）的下方制作N+-GaN层（10），该N+-GaN层（10）与第二P型GaN层（9）及N—-GaN层（2）均直接接触，形成一超结复合结构。
2.根据权利要求1所述的制作方法，其特征在于，
所述步骤S27的步骤之后还包括步骤S28：制作源极、漏极和栅极，该步骤S28包括：
采用栅槽刻蚀技术刻蚀掉源极区域的第二介质层和薄势垒Al(In, Ga)N/GaN异质结构至P-GaN层，得到源极区域开窗（103）；
在源极区域开窗（103）的侧壁和底部沉积源极金属层（11）；
在N+-GaN层（10）下方沉积漏极金属层（12）；
在源极金属层（11）和第二介质层（7）的上方生长一层钝化保护层（13），作为进行器件隔离的隔离层；
在器件的有源区利用高能离子注入进行隔离；
采用栅槽刻蚀技术刻蚀掉栅极区域的隔离层和第二介质层（7）至薄势垒层Al(In, Ga)N上表面；
在薄势垒层Al(In, Ga)N上表面和隔离层上表面共形生长栅介质层（14）；以及
在栅介质层（14）上生长栅极金属层（15）。
3.根据权利要求2所述的制作方法，其特征在于，
所述衬底为如下平面型衬底的一种或几种：Si衬底、SiC衬底、蓝宝石衬底或GaN体材料衬底；和/或，
所述第二介质层和第三介质层采用LPCVD或PECVD制备，第二介质层和第三介质层的材料包括如下材料的一种或几种：SiO2、极性AlN、SiNx或SiON；和/或，
所述第二介质层和第三介质层的厚度介于10nm~120nm之间；和/或，
所述刻蚀槽的深度为介于N—-GaN层表面与N—-GaN层和P-GaN层的界面之间，或者刻蚀至N—-GaN层和P-GaN层的界面；和/或，
所述栅介质层的材料包括如下材料的一种或几种：Al2O3、SiO2、SiNx或SiON。
4.一种如权利要求1-3任一项所述方法制备的GaN基超结型垂直功率晶体管，其特征在于，包括：
N—-GaN层（2）；
P-GaN层（3），作为电流阻挡层，形成于N—-GaN层（2）之上，该P-GaN层（3）中具有栅极区域开窗；
薄势垒Al(In, Ga)N/GaN异质结构，共形制作于电流阻挡层之上并填充栅极区域开窗的底部和侧壁；
其中，该N—-GaN层（2）中具有刻蚀槽（102），该刻蚀槽（102）中完全填充或部分填充有第二P型GaN层（9），在第二P型GaN层（9）的下方形成有N+-GaN层（10），该N+-GaN层（10）与第二P型GaN层（9）及N—-GaN层（2）均直接接触，形成一超结复合结构。
5.根据权利要求4所述的GaN基超结型垂直功率晶体管，其特征在于，还包括：源极、漏极和栅极。
6.根据权利要求5所述的GaN基超结型垂直功率晶体管，其特征在于，
所述栅极形成于薄势垒Al(In, Ga)N/GaN异质结构中填充栅极区域开窗的部分之上，该栅极包括栅介质层（14）和栅极金属层（15）；
所述薄势垒Al(In, Ga)N/GaN异质结构内还制作有源极区域开窗，用于制作源极，该源极区域开窗的底部和侧壁填充有源极金属层（11）；
所述N+-GaN层（10）下方还形成有漏极金属层（12）。
7.根据权利要求6所述的GaN基超结型垂直功率晶体管，其特征在于，所述源极金属层（11）的上方覆有绝缘材料；其中，该绝缘材料为复合层结构，该复合层结构包括：隔离层和栅介质层（14）；所述栅极和源极之间区域的栅介质层（14）与薄势垒Al(In, Ga)N/GaN异质结构之间设置有钝化层和隔离层。
8.根据权利要求6所述的GaN基超结型垂直功率晶体管，其特征在于，所述薄势垒Al(In, Ga)N/GaN异质结构中栅极和源极之间的二维电子气通过位于栅极和源极之间的钝化层的钝化、或者钝化层与隔离层整体的钝化来恢复，所述钝化层的材料包括如下材料的一种或几种：SiNx，SiO2或者极性AlN。
9.根据权利要求4所述的GaN基超结型垂直功率晶体管，其特征在于，所述薄势垒Al(In, Ga)N/GaN异质结构中的Al(In, Ga)N势垒层为如下材料的一种或几种：三元合金，包括：AlGaN、AlInN或InGaN；四元合金：AlInGaN；该Al(In, Ga)N势垒层的厚度介于0.5nm~5nm。
10.根据权利要求4所述的GaN基超结型垂直功率晶体管，其特征在于，该第二P型GaN层（9）的浓度范围为：1016cm-3~1020cm-3。
CN201910195984.6A 2019-03-14 2019-03-14 GaN基超结型垂直功率晶体管及其制作方法 Active CN109888012B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910195984.6A CN109888012B (zh) 2019-03-14 2019-03-14 GaN基超结型垂直功率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910195984.6A CN109888012B (zh) 2019-03-14 2019-03-14 GaN基超结型垂直功率晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN109888012A CN109888012A (zh) 2019-06-14
CN109888012B true CN109888012B (zh) 2022-08-30

Family

ID=66932438

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910195984.6A Active CN109888012B (zh) 2019-03-14 2019-03-14 GaN基超结型垂直功率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN109888012B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112614887B (zh) * 2020-12-18 2023-01-31 华南师范大学 增强型AlGaN-GaN垂直超结HEMT及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079009A1 (en) * 2006-10-02 2008-04-03 Eudyna Devices Inc. Semiconductor device
CN102915928A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 制造功率器件的方法
CN106783945A (zh) * 2016-11-30 2017-05-31 中国科学院微电子研究所 一种GaN基增强型电子器件的材料结构
CN106941117A (zh) * 2017-03-09 2017-07-11 西安电子科技大学 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080079009A1 (en) * 2006-10-02 2008-04-03 Eudyna Devices Inc. Semiconductor device
CN102915928A (zh) * 2011-08-01 2013-02-06 三星电子株式会社 制造功率器件的方法
CN106783945A (zh) * 2016-11-30 2017-05-31 中国科学院微电子研究所 一种GaN基增强型电子器件的材料结构
CN106941117A (zh) * 2017-03-09 2017-07-11 西安电子科技大学 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法

Also Published As

Publication number Publication date
CN109888012A (zh) 2019-06-14

Similar Documents

Publication Publication Date Title
EP3520144B1 (en) Doped gate dielectric materials
CN104377241B (zh) 功率半导体器件及其制造方法
US20220130990A1 (en) Normally-off transistor with reduced on-state resistance and manufacturing method
JP2021510461A (ja) 複合バリア層構造に基づくｉｉｉ族窒化物エンハンスメント型ｈｅｍｔ及びその製造方法
WO2022174562A1 (en) Semiconductor device and method for manufacturing thereof
CN205004336U (zh) 基于iii族氮化物的半导体构件
CN107887383B (zh) GaN基单片功率逆变器及其制作方法
CN110476254B (zh) 具有垂直结构的异质结晶体管
CN102148157A (zh) 制作带有自对准场板的增强型hemt的方法
JP2011233612A (ja) 半導体装置及びその製造方法
US9263567B2 (en) Nitride high electron mobility transistor having a channel forming stack
CN114270532B (zh) 半导体装置及其制造方法
US11289594B2 (en) GaN-based superjunction vertical power transistor and manufacturing method thereof
US20230095367A1 (en) Semiconductor device and method for manufacturing the same
CN111900203A (zh) 一种GaN基高空穴迁移率晶体管及其制备方法
CN110429127B (zh) 一种氮化镓晶体管结构及其制备方法
CN112018176A (zh) 一种半导体器件及其制造方法
US20110057233A1 (en) Semiconductor component and method for manufacturing of the same
CN109888012B (zh) GaN基超结型垂直功率晶体管及其制作方法
CN113192836A (zh) 射频半导体器件的制备方法及其结构
JP2007165590A (ja) 窒化物半導体装置
US20200111878A1 (en) GaN Lateral Vertical JFET with Regrown Channel and Dielectric Gate
JP2011124246A (ja) ヘテロ接合電界効果型トランジスタ及びその製造方法
CN112289683B (zh) 高电子迁移率晶体管及其制造方法
KR102402771B1 (ko) 반도체 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant