CN116705829A - Hemt器件及其制造方法 - Google Patents

Hemt器件及其制造方法 Download PDF

Info

Publication number
CN116705829A
CN116705829A CN202310189381.1A CN202310189381A CN116705829A CN 116705829 A CN116705829 A CN 116705829A CN 202310189381 A CN202310189381 A CN 202310189381A CN 116705829 A CN116705829 A CN 116705829A
Authority
CN
China
Prior art keywords
heterostructure
layer
width
gate region
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310189381.1A
Other languages
English (en)
Inventor
F·尤克拉诺
A·基尼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US18/174,462 external-priority patent/US20230282727A1/en
Application filed by STMicroelectronics SRL filed Critical STMicroelectronics SRL
Publication of CN116705829A publication Critical patent/CN116705829A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及HEMT器件及其制造方法。一种HEMT器件包括异质结构、在异质结构上延伸并且具有沿第一方向的厚度的绝缘层以及栅极区。该栅极区具有贯穿该绝缘层的厚度穿过该绝缘层延伸的第一部分和在该异质结构中延伸的第二部分。该栅极区的第一部分具有沿第二方向的第一宽度，该第二方向横向于第一方向。该栅极区的第二部分具有沿第二方向的第二宽度，该第二宽度不同于该第一宽度。

Description

HEMT器件及其制造方法
技术领域
本公开涉及场效应高电子迁移率晶体管(HEMT)器件及其制造方法。
背景技术
HEMT器件是已知的，在HEMT器件中导电沟道基于在异质结处(即，在具有不同带隙的半导体材料之间的界面处)形成具有高迁移率的二维电子气(2DEG)层。例如，基于在氮化镓铝(AlGaN)层与氮化镓(GaN)层之间的异质结的HEMT器件是已知的。
基于AlGaN/GaN异质结或异质结构的HEMT器件提供了大范围的各种优点，这些优点使得它们特别适于并且广泛地用于不同的应用。例如，对于高性能功率开关而言利用了HEMT器件的高击穿阈值；导电沟道中的高电子迁移率允许获得高频放大器；此外，2DEG中的高电子浓度允许获得低导通状态电阻(RON)。
此外，用于射频(RF)应用的HEMT器件通常提供比类似的硅LDMOS器件更优的RF性能。
图1示出了形成在具有第一和第二表面5A、5B的主体5中的HEMT器件1。
主体5包括：形成主体5的第二表面5B并且具有表面6A的衬底6；在衬底6的表面6A上延伸并且具有表面8A的、本征氮化镓(GaN)的沟道层8；以及在沟道层8的表面8A上延伸并且形成主体5的第一表面5A的、氮化镓铝(AlGaN)的阻挡层10。
HEMT器件1还包括：在主体5的第一表面5A上延伸的、(例如)氮化硅形的钝化或绝缘层12；在主体5的第一表面5A上、穿过绝缘层12延伸的栅极区(或栅极电极)14；以及在栅极区14的两侧、在阻挡层10中延伸的源极区16和漏极区18。
主体5容纳在图1中由虚线指示的有源区20，有源区20在使用中容纳HEMT器件1的导电沟道。
申请人已经发现，对于特定应用而言，HEMT器件1具有不足的射频性能，例如，HEMT器件1的功率密度、增益和漏极效率的参数不够高。
此外，申请人已经发现HEMT器件1还具有低线性特性，例如，增益平坦度(gainflatness)、振幅-振幅调制、振幅-相位调制(AM-PM)和增益扩展(gain expansion)的参数对于特定应用而言是不够的。
发明内容
在一个实施例中，一种HEMT器件包括异质结构、延伸到该异质结构中的源极区、延伸到该异质结构中的漏极区以及在该异质结构上的绝缘层，该绝缘层具有沿第一方向的厚度并且覆盖源极区和漏极区。该HEMT器件包括具有第一部分和第二部分的栅极区，该第一部分穿过该绝缘层延伸并且具有沿横向于第一方向的第二方向的第一宽度，该第二部分在该异质结构中延伸并且具有沿第二方向的第二宽度，第二宽度不同于第一宽度。
附图说明
为了更好地理解本公开，现在将仅仅通过非限制性示例的方式，参考附图描述来本公开的实施例，在附图中：
图1示出了已知HEMT器件的截面图；
图2示出了根据一个实施例的当前(present)HEMT器件的截面图；
图3-图8示出了根据一个实施例的在相继制造步骤中的图2的HEMT器件的截面图；
图9示出了根据不同实施例的当前HEMT器件的截面图；并且
图10示出了根据另一实施例的当前HEMT器件的截面图。
具体实施方式
图2在包括第一轴X、第二轴Y和第三轴Z的笛卡尔坐标系XYZ中示出了HEMT器件50，特别是常导通(normally-on)HEMT器件。
HEMT器件50特别适于用在RF应用中，诸如例如，包括技术演进和技术变体的4G和5G基站、便携式电话、RF烹饪设备、干燥和加热设备、用于航空电子的设备和系统，以及L和S波段的雷达等等。
HEMT器件50形成在主体55中，主体55具有第一表面55A和第二表面55B，并且包括衬底60以及在衬底60上延伸的异质结构62。
由半导体材料(例如，硅或碳化硅)、蓝宝石(Al2O3)或其他材料形成的衬底60在主体55的第二表面55B与相应表面60A之间延伸。
异质结构62包括具有III-V族元素的化合物半导体材料，异质结构62在衬底60的表面60A上延伸，并且形成主体55的第一表面55A。
异质结构62由沟道层64和阻挡层66形成，沟道层64在衬底60上延伸并且具有表面64A，阻挡层66在沟道层64的表面64A和主体55的第一表面55A之间延伸，沟道层64由第一半导体材料形成，例如氮化镓(GaN)或者包括氮化镓的合金(例如，InGaN)，这里沟道层64由本征氮化镓(GaN)形成，阻挡层66由第二半导体材料形成，例如基于氮化镓的三元或四元合金的化合物，诸如AlxGa1-xN、AlInGaN、InxGa1-xN、AlxIn1-xAl、AlScN，这里由本征氮化镓铝(AlGaN)形成。
具体而言，阻挡层66在平行于第三轴Z的方向上具有厚度Tb，例如，厚度Tb介于15nm和40nm之间。
HEMT器件50还包括：在主体55的第一表面55A上延伸的、电介质材料(诸如氮化硅或氧化硅)的绝缘或钝化层68；以与异质结构62直接电接触的方式延伸的源极区70和漏极区72；以及在源极区70和漏极区72之间延伸的、与异质结构62直接电接触的栅极区74。
主体55容纳在图2中由虚线指示的有源区76，有源区76在使用中容纳HEMT器件50的导电沟道。
源极区70和漏极区72由导电材料(例如，金属的)形成，并且完全穿过阻挡层66，深入主体55中一直延伸至沟道层64的表面64A。
在实践中，源极区70和漏极区72分别形成HEMT器件50的源极电极S和漏极电极D。
具体而言，源极区70和漏极区72形成与异质结构62、特别是与沟道层64的欧姆接触。
然而，源极区70和漏极区72可以仅部分地穿过阻挡层66延伸，并且在阻挡层66内终止。
根据这里未示出的不同实施例，源极区70和漏极区72可以仅穿过绝缘层68一直延伸至主体55的第一表面55A，即不在阻挡层66的深度中延伸。
根据这里未示出的另一实施例，源极区70和漏极区72也可以部分地穿过沟道层64延伸并且在沟道层64中终止。
此外，源极区70和漏极区72可以在主体55中延伸至彼此不同的深度。
在实践中，根据HEMT器件50的具体应用并且根据用于获得源极区70和漏极区72的具体制造过程，源极区70和漏极区72可以与沟道层64直接欧姆接触，或者可以由于不同物理现象(例如，通过隧穿效应)而与沟道层64电接触。
栅极区74由导电材料(例如，金属的)形成，并且可以根据具体应用由单个导电层或者导电层的堆叠体(例如，包括金、镍、钛等)形成。
栅极区74形成了HEMT器件50的栅极电极G。
栅极区74形成与异质结构62、特别是与阻挡层66的肖特基接触。
栅极区74部分地穿过异质结构62延伸。
具体而言，栅极区74包括相互连续的表面部分74A和深入部分74B。
表面部分74A具有沿第一轴X的宽度Lw(例如，介于0.4μm和1.5μm之间)，并且沿第三轴Z穿过绝缘层68一直延伸至主体55的第一表面55A。
深入部分74B从表面部分74A延伸到异质结构62中。
具体而言，深入部分74B部分地穿过阻挡层66延伸并且在阻挡层66内终止，并且具有沿第三轴Z的厚度Tg，例如，大于10nm。
深入部分74B具有沿第一轴X的宽度Lb，宽度Lb不同于表面部分74A的宽度Lw。
具体而言，在本实施例中，深入部分74B的宽度Lb比表面部分74A的宽度Lw小，例如，宽度Lb可以介于50nm和1μm之间。
在该实施例中，栅极区74的表面部分74A在主体55的第一表面55A上在深入部分74B的朝向漏极区72的第一侧上具有沿第一轴X的宽度Ld(例如，介于0.1μm和0.4μm之间)并且在深入部分74B的朝向源极区70的第二侧上具有沿第一轴X的宽度Ls(例如，介于0.1μm和0.4μm之间)。
根据具体应用，宽度Ld和宽度Ls可以彼此相等或者彼此不同。
在实践中，这里深入部分74B从表面部分74A的中心部分延伸到阻挡层66中。
然而，深入部分74B也可以从表面部分74A的外围部分(例如，朝向源极区70或朝向漏极区72的)延伸，即，使得宽度Ld或宽度Ls中的一个宽度等于零。
此外，在该实施例中，栅极区74还包括部分地在绝缘层68上延伸的顶部部分74C。
具体而言，绝缘层68在栅极区74的深入部分74B的第一侧(即，朝向漏极区72)和第二侧(即，朝向源极区70)两者上延伸。
栅极区74的深入部分74B允许准确地控制电场在异质结构62内的分布，特别是在源极-漏极电压具有高值(例如，高达50V)时。
因此，电场在异质结构62内的这种分布意味着HEMT器件50相对于图1的已知HEMT器件具有提高的电气性能。
具体而言，相对于图1的已知HEMT器件，HEMT器件50针对射频应用具有提高的线性特性，例如，增益平坦度、增益扩展、振幅-振幅调制和振幅-相位调制的改善的值。
在下文中，将参考图3-图8描述HEMT器件50的制造步骤，特别是获得形成栅极区74的制造步骤。
图3-图8主要示出了栅极区74的制造，而未示出用于形成源极区70和漏极区72、电接触金属化件、一般电连接件以及对于HEMT器件50的操作有用或必需的、本身已知但在本文中未示出任何其他元件的步骤(同时的、在先的和/或随后的)。
图3示出了在HEMT器件50的制造步骤期间具有第一表面100A和第二表面100B的工作主体100的截面。通过相同的附图标记表示工作主体100的与参考图2描述并且在图2中例示的元件所共有的元件，并且不再进一步详细描述这些元件。
在工作主体100中，已经形成了衬底60以及包括沟道层64和阻挡层66的异质结构62。
在图4中，在工作主体100的第一表面100A上形成由诸如氮化硅、氧化硅或某种其他材料的电介质或绝缘材料形成的绝缘层102。
绝缘层102具有介于5nm和300nm之间(例如，70nm)的厚度，并且是通过CVD(化学气相沉积)或ALD(原子层沉积)形成的，在该制造步骤结束时，将形成图2的HEMT器件50的绝缘层68。
在图5中，通过(例如)光刻和蚀刻步骤选择性地去除绝缘层102，从而形成使阻挡层66的表面部分暴露的窗口110，期望在该表面部分处形成栅极区74。
在图6中，通过(例如)已知光刻步骤在工作主体100上形成掩模109。掩模109具有开口111，开口111布置在由绝缘层102形成的窗口110内，开口111使工作主体100的第一表面100A的部分暴露。在实践中，开口111使异质结构62的部分暴露，期望在该部分处形成图2的栅极区74的深入部分74B。
对工作主体100的第一表面100A的由掩模109暴露的部分进行化学蚀刻，从而在阻挡层66中形成凹陷部112(在图6中由虚线指示)，期望在凹陷部112中形成图2的栅极区74的深入部分74B。
在图7中，去除掩模109。
如参考图2的栅极区74的第二部分74B所描述的，凹陷部112具有沿第一轴X的宽度，该宽度比窗口110的沿第一轴X的宽度小。
此外，凹陷部112具有比阻挡层66的厚度Tb小的、沿第三轴Z的厚度，例如，大于10nm。
在图8中，在工作主体100上形成栅极区74。
具体而言，根据栅极区74的具体物质组成通过沉积一个导电层或者在彼此之上沉积数个导电层而形成栅极区74。
此外，栅极区74的形成还可以包括一个或多个光刻和沉积步骤，从而获得栅极区74的预期形状。
随后在这里未示出并且本身已知的最终制造步骤(例如，工作主体100的切割和电连接件的形成)之后，获得了图2的HEMT器件50。
图9示出了当前HEMT器件的不同实施例，其在这里通过附图标记150表示。HEMT器件150具有与图2的HEMT器件50的类似的一般结构；因此，通过相同附图标记表示共有的元件，并且不再进一步描述这些元件。
在包括衬底60和异质结构62的主体55中形成HEMT器件150。HEMT器件50还包括源极区70、漏极区72和栅极区74。
异质结构62由沟道层64并且由通过附图标记166表示的阻挡层形成。阻挡层166由第一阻挡部分167和第二阻挡部分168形成，第一阻挡部分167具有表面167A并且在沟道层64的表面64A上延伸，以及第二阻挡部分168在第一阻挡部分167的表面167A上延伸。
第一阻挡部分167由不同于第二阻挡部分168的材料形成。
例如，第一阻挡部分167和第二阻挡部分168可以两者都由AlGaN形成，并且各自具有相应浓度的铝原子。例如，第一阻挡部分167和第二阻挡部分168可以具有彼此不同的铝原子浓度。
具体而言，第一阻挡部分167所具有的铝原子浓度可以低于第二阻挡部分168的铝原子浓度。
例如，第二阻挡部分168可以在第一阻挡部分167的表面167A与主体55的第一表面55A之间、沿轴Z具有不均匀的铝原子浓度。
例如，第一阻挡部分167可以由AlN形成，并且第二阻挡部分168可以由AlGaN形成，特别具有25％的铝原子浓度。
第一阻挡部分167可以具有(例如)介于1nm和20nm之间的、沿第三轴Z的厚度。第二阻挡部分168可以具有(例如)介于10nm和30nm之间的、沿第三轴Z的厚度。
栅极区74的深入部分74B穿过第二阻挡部分168延伸。
具体而言，在该实施例中，深入部分74B贯穿(throughout)第二阻挡部分168的厚度，一直延伸到第一阻挡部分167的表面167A。
本领域技术人员将清楚，HEMT器件150可以是由已经在其中形成了异质结构62的工作主体制造的，其所遵循的制造步骤与在图4-图8中针对HEMT器件50描述的制造步骤类似，因此这里不再进行任何进一步的描述。
具体而言，第一阻挡部分167和第二阻挡部分168由不同材料形成的事实允许在沟道区74的深入部分74B的形成中获得高精确度。
在图6和图7例示的凹陷部112的形成期间，第一阻挡部分167可以被用作蚀刻停止部，因而确保高的制造可靠性。
图10示出了当前HEMT器件的不同实施例，其在这里通过附图标记250表示。HEMT器件250具有与图2的HEMT器件50的类似的一般结构；因此，通过相同附图标记表示共有的元件，并且不再进一步描述这些元件。
在包括衬底60和异质结构62的主体55中形成HEMT器件250。HEMT器件50还包括源极区70和漏极区72。
HEMT器件250包括在这里由附图标记274表示的栅极区，其在这里也是由延伸到异质结构62中的一定深度的深入部分274B和在主体55的第一表面55A上延伸的表面部分274A形成。
而且，在该实施例中，栅极区274还包括顶部部分274C，顶部部分274C部分地在绝缘层68上延伸。
在该实施例中，栅极区274由具有(例如)介于1nm和10nm之间的厚度的绝缘部分276和在绝缘部分276上延伸的导电部分278形成，绝缘部分276由(例如)氧化铝、氧化铪、氮化硅、氧化硅、氮化铝等形成，导电部分278由(例如)一层或多层导电材料形成。
这里，在实践中，绝缘部分276在异质结构62和导电部分278之间延伸；即，绝缘部分276与异质结构62直接电接触，并且导电部分278不与异质结构62直接电接触。
得益于绝缘部分276，HEMT器件250可以在使用中具有从栅极区274通过主体55流动的低泄漏电流，特别是在射频应用中。
本领域技术人员将清楚，HEMT器件250可以是遵循与在图3-图8中针对HEMT器件50描述的类似的制造步骤制造的，因此这里不再进行进一步描述。
最后，应当清楚，可以对本文描述和例示的HEMT器件50、150、250及其制造过程做出修改和变化，而不会由此脱离在所附权利要求中限定的本公开的范围。
根据具体应用，源极区70、漏极区72和栅极区74可以以不同形状和配置沿第二轴Y延伸，其所采取的方式本身是已知的，并且因此不再详细论述。例如，在这里未示出的顶视图中，源极区70、漏极区72和栅极区74可以具有沿第二轴Y的细长条带形状，或者可以具有圆形形状或任何其他规则或不规则形状。
在一个实施例中，源极区70、漏极区72和栅极区74可以各自形成具有更为复杂的形状的相应区域的部分并且通过特定的金属连接件电连接至其他部分。
在一个实施例中，根据具体应用，沟道层64和阻挡层66可以各自由相互重叠的多个层形成，例如，由特殊掺杂的或者具有本征类型的GaN或者基于GaN的合金所形成的一个或多个层。
在一个实施例中，HEMT器件50可以包括以本身已知的方式在衬底60和异质结构62之间延伸的由相互重叠的层形成的堆叠体，例如，该堆叠体包括缓冲层和空穴供应层。
在一个实施例中，当前HEMT器件可以具有常截止(normally-off)类型。
可以使上文描述的不同实施例相结合，以提供其他解决方案。
在一个实施例中，一种HEMT器件包括：异质结构；在该异质结构上延伸并且具有沿第一方向的厚度的绝缘层；以及包括第一部分和第二部分的栅极区，该第一部分贯穿该绝缘层的整个厚度穿过该绝缘层延伸并且具有沿横向于第一方向的第二方向的第一宽度，该第二部分在该异质结构中延伸并且具有沿第二方向的第二宽度，第二宽度不同于第一宽度。
该异质结构可以包括沟道层和在该沟道层上延伸的阻挡层，该绝缘层在该阻挡层上延伸。栅极区的第二部分在该阻挡层中延伸。
栅极区的第二部分可以部分地穿过该阻挡层延伸并且可以在该阻挡层中终止。
栅极区的第一部分的宽度可以比栅极区的第二部分的宽度大。
该阻挡层可以包括第一材料的第一阻挡部分和第二材料的第二阻挡部分，第二材料不同于第一材料，第一阻挡部分在沟道层和第二阻挡部分之间延伸。
该HEMT器件可以包在于第一阻挡部分和第二阻挡部分之间的界面，其中该栅极区的第二部分可以在第二阻挡部分中一直延伸至在第一阻挡部分与第二阻挡部分之间的界面。
该栅极区可以包括与异质结构直接电接触的导电材料。
该栅极区包括绝缘层和导电层，该绝缘层在该异质结构和该导电层之间延伸。
该器件可以还包括导电材料的源极区和导电材料的漏极区，该源极区与该异质结构直接电接触地延伸，该漏极区在沿第二方向与源极区相距一定距离处、与该异质结构直接电接触地延伸，其中栅极区在第二方向上在源极区和漏极区之间延伸。
一种用于制造HEMT器件的方法可以被总结为包括：在异质结构上形成绝缘层，该绝缘层具有沿第一方向的厚度；以及形成栅极区，其中该栅极区包括第一部分和第二部分，该第一部分贯穿该绝缘层的厚度穿过该绝缘层延伸并且具有沿横向于第一方向的第二方向的第一宽度，该第二部分在该异质结构中延伸并且具有沿第二方向的第二宽度，第二宽度不同于第一宽度。
形成栅极区可以包括：在该绝缘层中形成窗口；在该窗口处在该异质结构中形成凹陷部；以及在该窗口中沉积至少一个导电层。
根据上文的详细描述可以对实施例进行这些以及其他改变。一般而言，在下述权利要求中，所使用的术语不应被解释为使权利要求局限于说明书和权利要求中公开的具体实施例，而是应当被解释为包括这样的权利要求有权享有的所有可能实施例连同全范围的等价方案。相应地，权利要求不受本公开的限制。

Claims (20)

1.一种HEMT器件，包括：
异质结构；
源极区，延伸到所述异质结构中；
漏极区，延伸到所述异质结构中；
绝缘层，在所述异质结构上，并且所述绝缘层具有沿第一方向的厚度且覆盖所述源极区和所述漏极区；以及
栅极区，包括第一部分和第二部分，所述第一部分穿过所述绝缘层延伸并且具有沿第二方向的第一宽度，所述第二方向横向于所述第一方向，所述第二部分在所述异质结构中延伸并且具有沿所述第二方向的第二宽度，所述第二宽度不同于所述第一宽度。
2.根据权利要求1所述的HEMT器件，其中所述异质结构包括沟道层和在所述沟道层上的阻挡层，所述绝缘层被定位在所述阻挡层上，所述栅极区的所述第二部分在所述阻挡层中延伸。
3.根据权利要求2所述的HEMT器件，其中所述栅极区的所述第二部分部分地穿过所述阻挡层延伸并且在所述阻挡层中终止。
4.根据权利要求2所述的HEMT器件，其中所述栅极区的所述第一部分的宽度比所述栅极区的所述第二部分的宽度大。
5.根据权利要求2所述的HEMT器件，其中所述阻挡层包括第一材料的第一阻挡部分和第二材料的第二阻挡部分，所述第一材料不同于所述第二材料，所述第一阻挡部分在所述沟道层和所述第二阻挡部分之间延伸。
6.根据权利要求5所述的HEMT器件，包括在所述第一阻挡部分和所述第二阻挡部分之间的界面，其中所述栅极区的所述第二部分在所述第二阻挡部分中一直延伸至在所述第一阻挡部分和所述第二阻挡部分之间的所述界面。
7.根据权利要求1所述的HEMT器件，其中所述栅极区包括与所述异质结构直接电接触的导电材料。
8.根据权利要求1所述的HEMT器件，其中所述栅极区包括绝缘层和导电层，所述绝缘层在所述异质结构和所述导电层之间延伸。
9.根据权利要求1所述的HEMT器件，其中所述栅极区在所述源极区和所述漏极区之间、在所述第二方向上延伸。
10.一种制造HEMT器件的方法，包括：
形成源极区和漏极区，所述源极区和所述漏极区各自延伸到异质结构中；
在所述异质结构上形成绝缘层，所述绝缘层具有沿第一方向的厚度并且覆盖所述源极区和所述漏极区；以及
形成栅极区，其中所述栅极区包括第一部分和第二部分，所述第一部分贯穿所述绝缘层的厚度穿过所述绝缘层延伸并且具有沿第二方向的第一宽度，所述第二方向沿横向于所述第一方向，所述第二部分在所述异质结构中延伸并且具有沿所述第二方向的第二宽度，所述第二宽度不同于所述第一宽度。
11.根据权利要求10所述的制造方法，其中形成所述栅极区包括：
在所述绝缘层中形成窗口；
在所述窗口处在所述异质结构中形成凹陷部；以及
在所述窗口中沉积至少一个导电层。
12.根据权利要求10所述的制造方法，其中所述异质结构包括沟道层和在所述沟道层上的阻挡层，所述绝缘层被定位在所述阻挡层上，所述栅极区的所述第二部分在所述阻挡层中延伸。
13.根据权利要求12所述的制造方法，其中所述栅极区的所述第二部分部分地穿过所述阻挡层延伸并且在所述阻挡层中终止。
14.根据权利要求12所述的制造方法，其中所述栅极区的所述第一部分的宽度比所述栅极区的所述第二部分的宽度大。
15.根据权利要求12所述的制造方法，其中所述阻挡层包括第一材料的第一阻挡部分和第二材料的第二阻挡部分，所述第一材料不同于所述第二材料，所述第一阻挡部分在所述沟道层和所述第二阻挡部分之间延伸。
16.根据权利要求15所述的制造方法，其中所述栅极区的所述第二部分在所述第二阻挡部分中一直延伸至在所述第一阻挡部分与所述第二阻挡部分之间的界面。
17.一种方法，包括：
形成HEMT器件的异质结构；
形成延伸到所述异质结构中源极区和漏极区；
在所述异质结构上并且在所述源极区和所述漏极区之上沉积绝缘层；
图案化开口，所述开口在所述源极区和所述漏极区之间在所述绝缘层中并且使所述异质结构暴露；
穿过所述绝缘层中的所述开口在所述异质结构中形成沟槽，所述沟槽所具有的宽度比所述开口的宽度小；以及
形成栅极电极，所述栅极电极具有在所述异质结构中的所述沟槽中的第一部分、在所述绝缘层中的所述开口中的第二部分以及在所述绝缘层的顶表面上的第三部分。
18.根据权利要求17所述的方法，其中形成所述沟槽包括：
在所述绝缘层上和所述开口中形成掩模层；
对所述掩模层进行图案化，以使所述异质结构的、在所述开口中的部分暴露；以及
通过蚀刻所述异质结构的暴露的所述部分而形成所述沟槽。
19.根据权利要求18所述的方法，包括在去除所述掩模层之后形成所述栅极电极。
20.根据权利要求17所述的方法，其中所述异质结构包括沟道层和在所述沟道层上的阻挡层，所述阻挡层具有第一子层和第二子层，其中形成所述沟槽包括蚀刻穿过所述第二子层并且利用所述第一子层作为蚀刻停止部。
CN202310189381.1A 2022-03-03 2023-03-02 Hemt器件及其制造方法 Pending CN116705829A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
IT102022000004037 2022-03-03
US18/174,462 2023-02-24
US18/174,462 US20230282727A1 (en) 2022-03-03 2023-02-24 Hemt device and manufacturing process thereof

Publications (1)

Publication Number Publication Date
CN116705829A true CN116705829A (zh) 2023-09-05

Family

ID=87842165

Family Applications (2)

Application Number Title Priority Date Filing Date
CN202320362198.2U Active CN220604694U (zh) 2022-03-03 2023-03-02 Hemt器件
CN202310189381.1A Pending CN116705829A (zh) 2022-03-03 2023-03-02 Hemt器件及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN202320362198.2U Active CN220604694U (zh) 2022-03-03 2023-03-02 Hemt器件

Country Status (1)

Country Link
CN (2) CN220604694U (zh)

Also Published As

Publication number Publication date
CN220604694U (zh) 2024-03-15

Similar Documents

Publication Publication Date Title
US9728613B2 (en) High electron mobility transistor structure
US7229903B2 (en) Recessed semiconductor device
EP1665358B1 (en) Fabrication of single or multiple gate field plates
EP1665385B1 (en) Wide bandgap transistor devices with field plates
CN108028273B (zh) 半导体装置和制造半导体装置的方法
JP5383652B2 (ja) 電界効果トランジスタ及びその製造方法
US20080315256A1 (en) Nitride semiconductor device
KR20070032701A (ko) 재성장된 오믹 콘택 영역을 갖는 질화물계 트랜지스터의제조방법 및 재성장된 오믹 콘택 영역을 갖는 질화물계트랜지스터
EP3657549B1 (en) Hemt transistor with adjusted gate-source distance, and manufacturing method thereof
JP2006253559A (ja) 電界効果トランジスタ及びその製造方法
CN110233104A (zh) 具有双厚度势垒层的高电子迁移率晶体管
CN117546299A (zh) 包括半导体表面修改的晶体管及相关制造方法
US20240162313A1 (en) High electron mobility transistor and method for forming the same
US8723228B1 (en) Power semiconductor device
CN113178480A (zh) 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法
CN220604694U (zh) Hemt器件
CN215680609U (zh) 高电子迁移率晶体管器件和半导体器件
US20230282727A1 (en) Hemt device and manufacturing process thereof
CN114823850B (zh) P型混合欧姆接触的氮化镓晶体管
CN113410285B (zh) 半导体器件及其制备方法
EP4439677A1 (en) Hemt device having an improved gate structure and manufacturing process thereof
US20230134698A1 (en) Apparatus and method to control threshold voltage and gate leakage current for gan-based semiconductor devices
CN118712213A (zh) 具有改进的栅极结构的hemt器件及其制造过程
CN116259658A (zh) 氮化物晶体管及其制造方法
CN117457495A (zh) 一种采用t型双沟道结构的高线性器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination