CN116344589B - GaN器件及其制备方法 - Google Patents
GaN器件及其制备方法 Download PDFInfo
- Publication number
- CN116344589B CN116344589B CN202310577197.4A CN202310577197A CN116344589B CN 116344589 B CN116344589 B CN 116344589B CN 202310577197 A CN202310577197 A CN 202310577197A CN 116344589 B CN116344589 B CN 116344589B
- Authority
- CN
- China
- Prior art keywords
- layer
- field plate
- dielectric layer
- gate field
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本申请公开了一种GaN器件及其制备方法。GaN器件包括由下到上依次层叠设置的衬底、AlGaN/GaN异质结外延层、栅电极、介质层和钝化层,GaN器件还包括栅场板和连接栅场板的金属层,栅电极和栅场板穿设在介质层中,金属层贯穿钝化层,栅场板包括第一栅场板、第二栅场板、第三栅场板和第四栅场板。这样降低了漏极附近的电场峰值,提高GaN器件的击穿电压,避免GaN器件在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。
Description
技术领域
本申请涉及半导体技术领域,更具体而言,涉及一种GaN器件及其制备方法。
背景技术
目前,传统的硅基器件已经满足不了当下行业对高频、高功率、高能效功率半导体器件发展需求。氮化镓(GaN)具有禁带宽、击穿电场强度高、饱和电子迁移率高、热导率大、介电常数小、抗辐射能力强等优点,结合卓越的开关性能、温度稳定性和低电磁干扰(EMI),更适用于电力电子、电动汽车和工业动力等行业。然而,氮化镓器件的耐压能力较差,增加场板级数越多,耐压越高,但场板数量的增加会导致器件高频特性下降。
发明内容
本申请实施方式提供了一种GaN器件及其制备方法。
本申请实施方式的GaN器件包括由下到上依次层叠设置的衬底、AlGaN/ GaN异质结外延层、栅电极、介质层和钝化层,所述GaN器件还包括栅场板和电连接所述栅场板的金属层,所述栅电极和所述栅场板穿设在所述介质层中,所述金属层贯穿所述钝化层,所述栅场板包括第一栅场板、第二栅场板、第三栅场板和第四栅场板,所述栅电极电连接所述第一栅场板,所述第三栅场板电连接所述第一栅场板并设置在所述第一栅场板远离所述栅电极的一侧,所述第二栅场板电连接所述第三栅场板并设置在所述第三栅场板靠近所述第一栅场板的一侧,所述第四栅场板电连接所述第三栅场板并设置在所述第三栅场板远离所述第一栅场板的一侧,所述钝化层覆盖所述第四栅场板。
在本申请实施方式的GaN器件中,GaN器件包括四层T型栅场板结构,这样降低了漏极附近的电场峰值,提高GaN器件的击穿电压,避免GaN器件在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。
在某些实施方式中,所述GaN器件还包括源电极和漏电极,所述源电极和所述漏电极设置在所述栅电极的两侧,所述源电极与所述栅电极的距离为3μm,所述漏电极与所述栅电极的距离为20-30μm。如此,GaN器件包括栅电极、源电极和漏电极,源电极与栅电极的距离为3μm,漏电极与栅电极的距离设置在20-30μm之间,形成GaN器件的基本结构,以实现GaN器件的基本功能。
在某些实施方式中,所述GaN器件还包括第一连接层、第二连接层和第三连接层,所述第一连接层连接所述第一栅场板和所述第三栅场板,所述第二连接层连接所述第三栅场板和所述第四栅场板,所述第三连接层连接所述第四栅场板和所述金属层,所述第一连接层与所述第二栅场板间隔设置。如此,GaN器件可以通过多个连接层将第一栅场板、第三栅场板和第四栅场板连接在一起,避免多个栅场板直接连接,提高GaN器件结构稳定性。
在某些实施方式中,所述金属层包括第一金属层和第二金属层,所述GaN器件还包括第四连接层,所述第一金属层通过所述第三连接层连接所述第四栅场板,所述第四连接层连接所述第一金属层和所述第二金属层。如此,第一金属层和第二金属层可以通过第四连接层连接,避免两个金属层直接连接,可以提高GaN器件结构稳定性。同时第一金属层可以电连接内部的栅场板,第二金属层可以连接外部的其他元件。
在某些实施方式中,所述栅电极的宽度为1.5μm。如此,栅电极的宽度可以设置在1.5μm,在保证实现功能的前提下,可以尽可能的减小栅电极占用的空间。
本申请实施方式中的GaN器件的制备方法,用于制作上述任一项实施方式所述的GaN器件,所述GaN器件的制备方法包括:
提供一衬底;
在所述衬底上形成AlGaN/ GaN异质结外延层;
在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层、第二介质层、源电极和漏电极;
在所述第二介质层上形成栅电极和栅场板;
在所述栅场板远离所述栅电极的一侧制作金属层和钝化层。
在本申请实施方式的GaN器件及其制备方法中,GaN器件包括四层T型栅场板结构,这样降低了漏极附近的电场峰值,提高GaN器件的击穿电压,避免GaN器件在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。
在某些实施方式中,所述在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层、第二介质层、源电极和漏电极,包括:
在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层;
在所述第一介质层上制备电极孔;
在所述电极孔内制备所述源电极和所述漏电极;
在所述第一介质层上通过化学气相沉积第二介质层,其中,所述第二介质层覆盖所述源电极和所述漏电极。
如此,GaN器件上可以制备源电极和漏电极,源电极和漏电极可以配合栅电极实现GaN器件的基本功能。
在某些实施方式中,所述在所述第二介质层上形成栅电极和栅场板,包括:
在所述第二介质层上制作栅极孔;
在所述栅极孔通过电子束蒸发依次沉积Ni和Au形成所述栅电极;
在所述栅电极上制作第一栅场板;
在所述第二介质层上通过化学气相沉积第三介质层和第四介质层,其中,所述第三介质层覆盖所述第一栅场板;
在所述第四介质层上制作第一连接层和第二栅场板;
在所述第一连接层和所述第二栅场板上制作第三栅场板;
在所述第四介质层上通过化学气相沉积第五介质层,其中,所述第五介质层覆盖所述第三栅场板;
在所述第五介质层上制作第二连接层和第四栅场板;
在所述第五介质层上通过化学气相沉积第六介质层,其中,所述第六介质层覆盖所述第四栅场板。
如此,为了配合四层栅场板结构,GaN器件设置了七个介质层,七个介质层绝缘并保护栅电极和栅场板,保证GaN器件的正常工作。
在某些实施方式中,所述在所述栅场板远离所述栅电极的一侧制作金属层和钝化层,包括:
在所述第六介质层上制作第三连接层和第一金属层;
在所述第六介质层上通过化学气相沉积第七介质层,其中,所述第七介质层覆盖所述第一金属层;
在所述第七介质层上制作第四连接层和第二金属层;
在所述第七介质层上沉积钝化层,其中,所述钝化层覆盖所述第二金属层。
如此,钝化层位于器件的最顶层覆盖第二金属层,可以保护GaN器件结构稳定并密封保护电路,同时可以实现器件的钝化。同时,GaN器件可以通过金属层与外界其他元件实现电连接,进而实现GaN器件的功能。
在某些实施方式中,所述GaN器件的制备方法还包括:
在所述钝化层上制作插接孔,以露出所述第二金属层。
如此,钝化层上的插接孔可以露出第二金属层,使得第二金属层可以通过插接孔与外界元件电连接。同时,插接孔可以避免第二金属层完全暴露在钝化层外侧,起到保护第二金属层的作用,也避免第二金属层从插接孔中掉出失效。
本申请的附加方面和优点将在下面的描述中部分给出,部分将从下面的描述中变得明显,或通过本申请的实践了解到。
附图说明
本申请的上述和/或附加的方面和优点从结合下面附图对实施方式的描述中将变得明显和容易理解,其中:
图1是本申请实施方式的GaN器件的剖面结构示意图;
图2是本申请实施方式的GaN器件的制备方法的流程示意图;
图3是本申请实施方式的GaN器件的制备方法的另一流程示意图;
图4是本申请实施方式的GaN器件的工艺流程示意图;
图5是本申请实施方式的GaN器件的制备方法的又一流程示意图;
图6是本申请实施方式的GaN器件的另一工艺流程示意图;
图7是本申请实施方式的GaN器件的又一工艺流程示意图;
图8是本申请实施方式的GaN器件的制备方法的再一流程示意图;
图9是本申请实施方式的GaN器件的再一工艺流程示意图;
图10是本申请实施方式的GaN器件的源漏电压与源漏电流测试结果示意图。
主要元件符号说明:
GaN器件100;
衬底10、AlGaN/ GaN异质结外延层20、栅电极30、栅极孔31、介质层40、第一介质层41、第二介质层42、第三介质层43、第四介质层44、第五介质层45、第六介质层46、第七介质层47、钝化层50、插接孔51、栅场板60、第一栅场板61、第二栅场板62、第三栅场板63、第四栅场板64、金属层70、第一金属层71、第二金属层72、源电极80、漏电极90、第一连接层101、第二连接层102、第三连接层103、第四连接层104。
具体实施方式
下面详细描述本申请的实施方式,所述实施方式的示例在附图中示出,其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施方式是示例性的,仅用于解释本申请,而不能理解为对本申请的限制。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设定进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设定之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
请参阅图1,本申请实施方式的GaN器件100,其特征在于,包括由下到上依次层叠设置的衬底10、AlGaN/ GaN异质结外延层20、栅电极30、介质层40和钝化层50,GaN器件100还包括栅场板60和电连接栅场板60的金属层70,栅电极30和栅场板60穿设在介质层40中,金属层70贯穿钝化层50,栅场板60包括第一栅场板61、第二栅场板62、第三栅场板63和第四栅场板64,栅电极30电连接第一栅场板61,第三栅场板63电连接第一栅场板61并设置在第一栅场板61远离栅电极30的一侧,第二栅场板62电连接第三栅场板63并设置在第三栅场板63靠近第一栅场板61的一侧,第四栅场板64电连接第三栅场板63并设置在第三栅场板63远离第一栅场板61的一侧,钝化层50覆盖第四栅场板64。
在本申请实施方式的GaN器件100中,GaN器件100包括四层T型栅场板60结构,这样降低了漏极附近的电场峰值,提高GaN器件100的击穿电压,避免GaN器件100在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。
在相关技术中,氮化镓材料以其大的禁带宽度、高的临界击穿电场和高的电子迁移率,以及GaN和AIGaN之间的自压电极化效应等特点。然而,氮化镓器件存在耐压能力较差,增加场板级数越多,耐压越高,但场板数量的增加会导致器件高频特性下降的问题。
本申请实施方式的GaN器件100包括AlGaN/ GaN异质结外延层20,AlGaN/ GaN异质结外延层20上的源电极80和漏电极90,介质层40中的栅电极30以及四层T型栅场板60。栅场板60的设计降低了漏电极90附近的电场峰值,提高GaN器件100的击穿电压,避免GaN器件100在高功率和高频条件下的失效。本申请通过设计了四层栅场板60的结构既提高了GaN器件100的耐压同时对GaN器件100的高频特性影响不大。GaN器件100为具有四层栅场板60结构的氮化镓器件,提高了GaN器件100的击穿电压且四层栅场板60工艺简单,重复性好。具有四层T型GaN器件100的耐压可以达到1500V。
请参阅图1,在某些实施方式中,GaN器件100还包括源电极80和漏电极90,源电极80和漏电极90设置在栅电极30的两侧,源电极80与栅电极30的距离为3μm,漏电极90与栅电极30的距离为20-30μm。例如,漏电极90与栅电极30的距离为20μm、21μm、22μm、23μm、24μm、25μm、26μm、27μm、28μm、29μm、30μm。
如此,GaN器件100包括栅电极30、源电极80和漏电极90,源电极80与栅电极30的距离为3μm,漏电极90与栅电极30的距离设置在20-30μm之间,形成GaN器件100的基本结构,以实现GaN器件100的基本功能。
请参阅图1,在某些实施方式中,GaN器件100还包括第一连接层101、第二连接层102和第三连接层103,第一连接层101连接第一栅场板61和第三栅场板63,第二连接层102连接第三栅场板63和第四栅场板64,第三连接层103连接第四栅场板64和金属层70,第一连接层101与第二栅场板62间隔设置。
如此,GaN器件100可以通过多个连接层将第一栅场板61、第三栅场板63和第四栅场板64连接在一起,避免多个栅场板60直接连接,提高GaN器件100结构稳定性。
请参阅图1,在某些实施方式中,金属层70包括第一金属层71和第二金属层72,GaN器件100还包括第四连接层104,第一金属层71通过第三连接层103连接第四栅场板64,第四连接层104连接第一金属层71和第二金属层72。
如此,第一金属层71和第二金属层72可以通过第四连接层104连接,避免两个金属层直接连接,可以提高GaN器件100结构稳定性。同时第一金属层71可以电连接内部的栅场板60,第二金属层72可以连接外部的其他元件。
请参阅图1,在某些实施方式中,栅电极30的宽度为1.5μm。如此,栅电极30的宽度可以设置在1.5μm,在保证实现功能的前提下,可以尽可能的减小栅电极30占用的空间。
请参阅图1和图2,本申请实施方式中的GaN器件100的制备方法,用于制作上述任一项实施方式的GaN器件100,GaN器件100的制备方法包括:
S10,提供一衬底10;
S20,在衬底10上形成AlGaN/ GaN异质结外延层20;
S30,在AlGaN/ GaN异质结外延层20远离衬底10的一侧制备第一介质层41、第二介质层42、源电极80和漏电极90;
S40,在第二介质层42上形成栅电极30和栅场板60;
S50,在栅场板60远离栅电极30的一侧制作金属层70和钝化层50。
在本申请实施方式的GaN器件100及其制备方法中,GaN器件100包括四层T型栅场板60结构,这样降低了漏极附近的电场峰值,提高GaN器件100的击穿电压,避免GaN器件100在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。
具体地,AlGaN/ GaN异质结外延层20可以包括Buffer层、GaN channel层、AlN层、AlGaN层、GaN层,其中,Buffer层的厚度可以为4μm,GaN channel层的厚度可以为200nm,AlN层的厚度可以为1nm,AlGaN层的厚度可以为25nm,GaN层的厚度可以为2nm。这样,可以形成GaN器件100的基层结构,可以在AlGaN/ GaN异质结外延层20上制备电极和介质层40,以制作GaN器件100的基本结构,实现GaN器件100的基本功能。在步骤S30之前,可以通过化合试剂(丙酮等)去除外延片表面的杂质,以对衬底10和AlGaN/ GaN异质结外延层20进行清洗。
另外,在本申请实施方式中,不限定衬底10的具体材质,例如,衬底10可以为硅单质或者碳化硅或者蓝宝石或者氮化镓,满足多种需求。
请参阅图3和图4,在某些实施方式中,S30包括:
S31,在AlGaN/ GaN异质结外延层20远离衬底10的一侧制备第一介质层41;
S32,在第一介质层41上制备电极孔;
S33,在电极孔内制备源电极80和漏电极90;
S34,在第一介质层41上通过化学气相沉积第二介质层42,其中,第二介质层42覆盖源电极80和漏电极90。
如此,GaN器件100上可以制备源电极80和漏电极90,源电极80和漏电极90可以配合栅电极30实现GaN器件100的基本功能。
可以理解的是,GaN器件100除了制备栅电极30,还需要制备源电极80和漏电极90。具体地,可以通过化学气相沉积制备第一介质层41,在制备完第一介质层41后可以利用光刻和刻蚀工艺定义源电极80孔和漏电极90孔,利用电子束蒸发的方式依次沉积Ti(20~50nm)/Al(100~200nm)/Ni(40~55nm)/Au(40~55nm)金属,并在850℃的N2环境下退火1分钟,形成源电极80和漏电极90的欧姆接触,源电极80和漏电极90宽度可以为5μm。然后,再制备第二介质层42,第二介质层42可以覆盖源电极80和漏电极90。然后,通过微型静电加速计(Miniature Electrostatic Accelerometer,MESA)隔离刻蚀形成有源区,然后在第二介质层42上面涂光刻胶,利用光刻机对光刻机曝光,在使用刻蚀机对曝光的区域进行刻蚀,刻蚀掉源电极80和漏电极90上方的第二介质层42,以形成用于露出源电极80和漏电极90的漏出孔,以及用于制备栅电极30的栅极孔31。
请参阅图5至图7,在某些实施方式中,S40包括:
S41,在第二介质层42上制作栅极孔31;
S42,在栅极孔31通过电子束蒸发依次沉积Ni和Au形成栅电极30;
S43,在栅电极30上制作第一栅场板61;
S44,在第二介质层42上通过化学气相沉积第三介质层43和第四介质层44,其中,第三介质层43覆盖第一栅场板61;
S45,在第四介质层44上制作第一连接层101和第二栅场板62;
S46,在第一连接层101和第二栅场板62上制作第三栅场板63;
S47,在第四介质层44上通过化学气相沉积第五介质层45,其中,第五介质层45覆盖第三栅场板63;
S48,在第五介质层45上制作第二连接层102和第四栅场板64;
S49,在第五介质层45上通过化学气相沉积第六介质层46,其中,第六介质层46覆盖第四栅场板64。
如此,为了配合四层栅场板60结构,GaN器件100设置了七个介质层40,七个介质层40绝缘并保护栅电极30和栅场板60,保证GaN器件100的正常工作。
具体地,可以通过电子束蒸发依次沉积Ni(70~80nm)和Au(20~30nm)在栅极孔31中形成栅电极30,然后制作第一栅场板61,第一栅场板61的材料可以为Al。再通过化学气相沉积第三介质层43和第四介质层44。然后在第四介质层44上面涂光刻胶,利用光刻机对光刻机曝光,在使用刻蚀机对曝光的区域进行刻蚀,以形成用于放置第一连接层101和第二栅场板62的空间。通过步骤S45制备第一连接层101和第二栅场板62,其中,第二栅场板62的长度为2μm,厚度为0.64μm。第一连接层101可以使得第一栅场板61和第三栅场板63电连接,第二栅场板62在支撑第三栅场板63的同时可以进一步增加GaN器件100的击穿电压,避免GaN器件100在高功率和高频条件下的失效。
进一步地,在第一连接层101和第二栅场板62上制作第三栅场板63,第三栅场板63的长度可以为2-20μm,厚度可以为1.54-2.54μm。例如,第三栅场板63的长度可以为2μm、4μm、6μm、8μm、10μm、12μm、14μm、16μm、18μm、20μm;第三栅场板63的厚度可以为1.54μm、1.64μm、1.74μm、1.84μm、1.94μm、2.04μm、2.14μm、2.24μm、2.34μm、2.44μm、2.54μm。
再进一步地,在第四介质层44上通过化学气相沉积第五介质层45,然后在第五介质层45上面涂光刻胶,利用光刻机对光刻机曝光,在使用刻蚀机对曝光的区域进行刻蚀,以形成用于放置第二连接层102的空间。五个介质层40上制作第二连接层102和第四栅场板64,第四栅场板64通过第二连接层102连接第三栅场板63。其中,第四栅场板64长度可以为2μm、3μm、4μm、5μm、6μm、7μm、8μm,第四栅场板64厚度可以为2.54μm。
请参阅图8和图9,在某些实施方式中,S50包括:
S51,在第六介质层46上制作第三连接层103和第一金属层71;
S52,在第六介质层46上通过化学气相沉积第七介质层47,其中,第七介质层47覆盖第一金属层71;
S53,在第七介质层47上制作第四连接层104和第二金属层72;
S54,在第七介质层47上沉积钝化层50,其中,钝化层50覆盖第二金属层72。
如此,钝化层50位于器件的最顶层覆盖第二金属层72,可以保护GaN器件100结构稳定并密封保护电路,同时可以实现器件的钝化。同时,GaN器件100可以通过金属层70与外界其他元件实现电连接,进而实现GaN器件100的功能。
请参阅图2,在某些实施方式中,GaN器件100的制备方法还包括:
S60,在钝化层50上制作插接孔51,以露出第二金属层72。
如此,钝化层50上的插接孔51可以露出第二金属层72,使得第二金属层72可以通过插接孔51与外界元件电连接。同时,插接孔51可以避免第二金属层72完全暴露在钝化层50外侧,起到保护第二金属层72的作用,也避免第二金属层72从插接孔51中掉出失效。
具体地,第一金属层71和第二金属层72的材料可以为Al,钝化层50材料可以为氮化物。可以理解的是,在制备栅场板60和连接层的同时,需要为源电极80和漏电极90制备金属层和连接层,以保证源电极80和漏电极90可以对外连接电路。
请参阅图1,在某些实施方式中,第二栅场板62设置在第三栅场板63的中间位置,以支撑第三栅场板63。如此,第二栅场板62设置在第三栅场板63的中间位置,使得第二栅场板62支撑第三栅场板63以及第三栅场板63上方的元件,避免GaN器件100结构坍缩损坏。
在本申请实施方式的GaN器件100及其制备方法中,GaN器件100包括四层T型栅场板60结构,这样降低了漏极附近的电场峰值,提高GaN器件100的击穿电压,避免GaN器件100在高功率和高频条件下的失效,既提高了器件的耐压同时对器件的高频特性影响不大,工艺简单,重复性好。图10为具有四层栅场板60结构的GaN器件100的源漏电压与源漏电流测试结果图。
在本说明书的描述中,参考术语“一个实施方式”、“一些实施方式”、“示意性实施方式”、“示例”、“具体示例”或“一些示例”等的描述意指结合实施方式或示例描述的具体特征、结构、材料或者特点包含于本申请的至少一个实施方式或示例中。在本说明书中,对上述术语的示意性表述不一定指的是相同的实施方式或示例。而且,描述的具体特征、结构、材料或者特点可以在任何的一个或多个实施方式或示例中以合适的方式结合。
流程图中或在此以其他方式描述的任何过程或方法描述可以被理解为,表示包括一个或更多个用于实现特定逻辑功能或过程的步骤的可执行动作的代码的模块、片段或部分,并且本申请的优选实施方式的范围包括另外的实现,其中可以不按所示出或讨论的顺序,包括根据所涉及的功能按基本同时的方式或按相反的顺序,来执行功能,这应被本申请的实施例所属技术领域的技术人员所理解。
尽管上面已经示出和描述了本申请,可以理解的是,上述实施方式是示例性的,不能理解为对本申请的限制,本领域的普通技术人员在本申请的范围内可以对上述实施方式进行变化、修改、替换和变型。
Claims (9)
1. 一种GaN器件,其特征在于,包括由下到上依次层叠设置的衬底、AlGaN/ GaN异质结外延层、栅电极、介质层和钝化层,所述GaN器件还包括栅场板和电连接所述栅场板的金属层,所述栅电极和所述栅场板穿设在所述介质层中,所述金属层贯穿所述钝化层,所述栅场板包括第一栅场板、第二栅场板、第三栅场板和第四栅场板,所述栅电极电连接所述第一栅场板,所述第三栅场板电连接所述第一栅场板并设置在所述第一栅场板远离所述栅电极的一侧,所述第二栅场板电连接所述第三栅场板并设置在所述第三栅场板靠近所述第一栅场板的一侧,所述第四栅场板电连接所述第三栅场板并设置在所述第三栅场板远离所述第一栅场板的一侧,所述钝化层覆盖所述第四栅场板;
所述GaN器件还包括源电极和漏电极,所述源电极和所述漏电极设置在所述栅电极的两侧,所述源电极与所述栅电极的距离为3μm,所述漏电极与所述栅电极的距离为20-30μm;
所述介质层还包括第一介质层、第二介质层、第三介质层、第四介质层、第五介质层和第六介质层,所述第一介质层通过化学气相沉积制备,所述第一介质层通过光刻和刻蚀工艺定义源电极孔和漏电极孔,并在所述源电极孔和所述漏电极孔通过电子束蒸发的方式沉积以形成所述源电极和所述漏电极;
所述第一栅场板设置在第二介质层远离所述第一介质层的一侧,所述第三介质层覆盖所述第一栅场板和所述第二介质层,所述第四介质层设置在第三介质层远离所述第二介质层的一侧,所述第二栅场板嵌入在所述第四介质层中,所述第三栅场板设置在第四介质层远离所述第三介质层的一侧,所述第五介质层覆盖所述第三栅场板和所述第四介质层,所述第四栅场板设置在第五介质层远离所述第四介质层的一侧,所述第六介质层覆盖所述第四栅场板和所述第五介质层。
2.根据权利要求1所述的GaN器件,其特征在于,所述GaN器件还包括第一连接层、第二连接层和第三连接层,所述第一连接层连接所述第一栅场板和所述第三栅场板,所述第二连接层连接所述第三栅场板和所述第四栅场板,所述第三连接层连接所述第四栅场板和所述金属层,所述第一连接层与所述第二栅场板间隔设置。
3.根据权利要求2所述的GaN器件,其特征在于,所述金属层包括第一金属层和第二金属层,所述GaN器件还包括第四连接层,所述第一金属层通过所述第三连接层连接所述第四栅场板,所述第四连接层连接所述第一金属层和所述第二金属层。
4.根据权利要求1所述的GaN器件,其特征在于,所述栅电极的宽度为1.5μm。
5.一种GaN器件的制备方法,用于制作权利要求1-4任一项所述的GaN器件,其特征在于,所述GaN器件的制备方法包括:
提供一衬底;
在所述衬底上形成AlGaN/ GaN异质结外延层;
在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层、第二介质层、源电极和漏电极;
在所述第二介质层上形成栅电极和栅场板;
在所述栅场板远离所述栅电极的一侧制作金属层和钝化层。
6. 根据权利要求5所述的GaN器件的制备方法,其特征在于,所述在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层、第二介质层、源电极和漏电极,包括:
在所述AlGaN/ GaN异质结外延层远离所述衬底的一侧制备第一介质层;
在所述第一介质层上制备电极孔;
在所述电极孔内制备所述源电极和所述漏电极;
在所述第一介质层上通过化学气相沉积第二介质层,其中,所述第二介质层覆盖所述源电极和所述漏电极。
7.根据权利要求5所述的GaN器件的制备方法,其特征在于,所述在所述第二介质层上形成栅电极和栅场板,包括:
在所述第二介质层上制作栅极孔;
在所述栅极孔通过电子束蒸发依次沉积Ni和Au形成所述栅电极;
在所述栅电极上制作第一栅场板;
在所述第二介质层上通过化学气相沉积第三介质层和第四介质层,其中,所述第三介质层覆盖所述第一栅场板;
在所述第四介质层上制作第一连接层和第二栅场板;
在所述第一连接层和所述第二栅场板上制作第三栅场板;
在所述第四介质层上通过化学气相沉积第五介质层,其中,所述第五介质层覆盖所述第三栅场板;
在所述第五介质层上制作第二连接层和第四栅场板;
在所述第五介质层上通过化学气相沉积第六介质层,其中,所述第六介质层覆盖所述第四栅场板。
8.根据权利要求7所述的GaN器件的制备方法,其特征在于,所述在所述栅场板远离所述栅电极的一侧制作金属层和钝化层,包括:
在所述第六介质层上制作第三连接层和第一金属层;
在所述第六介质层上通过化学气相沉积第七介质层,其中,所述第七介质层覆盖所述第一金属层;
在所述第七介质层上制作第四连接层和第二金属层;
在所述第七介质层上沉积钝化层,其中,所述钝化层覆盖所述第二金属层。
9.根据权利要求8所述的GaN器件的制备方法,其特征在于,所述GaN器件的制备方法还包括:
在所述钝化层上制作插接孔,以露出所述第二金属层。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310577197.4A CN116344589B (zh) | 2023-05-22 | 2023-05-22 | GaN器件及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202310577197.4A CN116344589B (zh) | 2023-05-22 | 2023-05-22 | GaN器件及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN116344589A CN116344589A (zh) | 2023-06-27 |
CN116344589B true CN116344589B (zh) | 2023-09-15 |
Family
ID=86889745
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202310577197.4A Active CN116344589B (zh) | 2023-05-22 | 2023-05-22 | GaN器件及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN116344589B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116913963A (zh) * | 2023-09-06 | 2023-10-20 | 深圳智芯微电子科技有限公司 | 氮化镓器件 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253654A (ja) * | 2005-02-10 | 2006-09-21 | Nec Electronics Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
CN101276837A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法 |
CN101414633A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽绝缘栅型复合栅场板高电子迁移率器件 |
CN105720096A (zh) * | 2013-12-27 | 2016-06-29 | 电力集成公司 | 高电子迁移率晶体管 |
US9761675B1 (en) * | 2015-01-08 | 2017-09-12 | National Technology & Engineering Solutions Of Sandia, Llc | Resistive field structures for semiconductor devices and uses therof |
EP4141954A1 (en) * | 2021-08-30 | 2023-03-01 | Huawei Technologies Co., Ltd. | Field effect transistor, production method thereof, and electronic circuit |
CN115985949A (zh) * | 2023-01-30 | 2023-04-18 | 北京国联万众半导体科技有限公司 | 高压GaN MIS-HEMT器件及其制备方法 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017123432A (ja) * | 2016-01-08 | 2017-07-13 | 株式会社東芝 | 半導体装置 |
US10930737B2 (en) * | 2016-11-24 | 2021-02-23 | Visic Technologies Ltd. | Transistor cell |
US20230080636A1 (en) * | 2021-09-15 | 2023-03-16 | Gan Systems Inc. | Device structure for power semiconductor transistor |
-
2023
- 2023-05-22 CN CN202310577197.4A patent/CN116344589B/zh active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006253654A (ja) * | 2005-02-10 | 2006-09-21 | Nec Electronics Corp | 電界効果トランジスタおよび電界効果トランジスタの製造方法 |
CN101276837A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法 |
CN101414633A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 凹槽绝缘栅型复合栅场板高电子迁移率器件 |
CN105720096A (zh) * | 2013-12-27 | 2016-06-29 | 电力集成公司 | 高电子迁移率晶体管 |
US9761675B1 (en) * | 2015-01-08 | 2017-09-12 | National Technology & Engineering Solutions Of Sandia, Llc | Resistive field structures for semiconductor devices and uses therof |
EP4141954A1 (en) * | 2021-08-30 | 2023-03-01 | Huawei Technologies Co., Ltd. | Field effect transistor, production method thereof, and electronic circuit |
CN115985949A (zh) * | 2023-01-30 | 2023-04-18 | 北京国联万众半导体科技有限公司 | 高压GaN MIS-HEMT器件及其制备方法 |
Also Published As
Publication number | Publication date |
---|---|
CN116344589A (zh) | 2023-06-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101831219B1 (ko) | 수직 핀 다이오드의 제조방법 | |
KR100733751B1 (ko) | 반도체 디바이스 및 그 제조 방법 | |
US7183575B2 (en) | High reverse voltage silicon carbide diode and method of manufacturing the same high reverse voltage silicon carbide diode | |
JP2009117820A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
CN116344589B (zh) | GaN器件及其制备方法 | |
JP2011192834A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2013534732A (ja) | バイポーラ接合トランジスタのガードリング構造とその製造方法 | |
KR100343151B1 (ko) | Sipos를 이용한 고전압 반도체소자 및 그 제조방법 | |
EP4033541A1 (en) | High electron mobility transistor and method for forming the same | |
CN108206220B (zh) | 金刚石肖特基二极管的制备方法 | |
KR20130082307A (ko) | 기판 구조체, 이로부터 제조된 반도체소자 및 그 제조방법 | |
CN112466936A (zh) | 一种高压igbt器件及其制备方法 | |
CN112820648A (zh) | 一种氮化镓金属氧化物半导体晶体管及其制备方法 | |
JP2018206994A (ja) | 半導体装置及びその製造方法 | |
JP4744682B2 (ja) | ショットキーバリアダイオード | |
JP2012146832A (ja) | 半導体装置 | |
CN115274851A (zh) | 基于P-GaN帽层和Fin结构的增强型射频器件及其制备方法 | |
JP2007088186A (ja) | 半導体装置及びその製造方法 | |
JP6256008B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
CN116314184B (zh) | 氮化镓器件结构及其制备方法 | |
CN114078968B (zh) | 半导体装置的制造方法 | |
CN116666212A (zh) | 半导体装置及其制作方法 | |
CN118016665A (zh) | 集成SBD的SiC衬底上增强型GaN HEMT器件 | |
CN116259658A (zh) | 氮化物晶体管及其制造方法 | |
CN114420677A (zh) | GaN器件的防护结构及其制作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |