CN114420677A - GaN器件的防护结构及其制作方法 - Google Patents
GaN器件的防护结构及其制作方法 Download PDFInfo
- Publication number
- CN114420677A CN114420677A CN202111485518.5A CN202111485518A CN114420677A CN 114420677 A CN114420677 A CN 114420677A CN 202111485518 A CN202111485518 A CN 202111485518A CN 114420677 A CN114420677 A CN 114420677A
- Authority
- CN
- China
- Prior art keywords
- metal layer
- layer
- ohmic contact
- ion implantation
- interconnection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 230000001681 protective effect Effects 0.000 title claims abstract description 13
- 239000002184 metal Substances 0.000 claims abstract description 157
- 238000005468 ion implantation Methods 0.000 claims abstract description 59
- 238000000034 method Methods 0.000 claims description 25
- 238000001704 evaporation Methods 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 5
- 229910052681 coesite Inorganic materials 0.000 claims description 4
- 229910052906 cristobalite Inorganic materials 0.000 claims description 4
- 238000005516 engineering process Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000001259 photo etching Methods 0.000 claims description 4
- 239000000377 silicon dioxide Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 229910052682 stishovite Inorganic materials 0.000 claims description 4
- 229910052905 tridymite Inorganic materials 0.000 claims description 4
- 238000009792 diffusion process Methods 0.000 abstract description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 230000015556 catabolic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- SECXISVLQFMRJM-UHFFFAOYSA-N N-Methylpyrrolidone Chemical compound CN1CCCC1=O SECXISVLQFMRJM-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000003344 environmental pollutant Substances 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 231100000719 pollutant Toxicity 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910002704 AlGaN Inorganic materials 0.000 description 1
- 241001391944 Commicarpus scandens Species 0.000 description 1
- 208000033999 Device damage Diseases 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000012858 packaging process Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种GaN器件的防护结构及其制作方法，该防护结构包括设置在GaN器件外的离子注入区以及在离子注入区上依次层叠的欧姆接触金属层和互连结构，离子注入区为有源区，离子注入区、欧姆接触金属层与最上层的互连结构的金属层下方的互连结构构成环形结构，互连结构包括介质层和金属层，介质层上设有通孔，该通孔设于欧姆接触金属层或下一层的互连结构的金属层的上表面上方，相邻两个互连结构之间通过填充在通孔内的金属层连接，并且最下层的互连结构的金属层与欧姆接触金属层连接，最上层的互连结构的金属层与GaN器件的源极焊盘连接，形成静电扩散通道，GaN器件的源极接地，因此可以释放ESD产生的电荷，提高制程中器件的良率。
Description
技术领域
本发明涉及半导体领域，尤其涉及一种GaN器件的防护结构及其制作方法。
背景技术
由于GaN材料在高温、光电子、大功率、微波射频等领域表现出诸多的优势，GaN半导体技术在近20多年得到了快速发展。特别是GaN材料外延技术的发展，让GaN基器件得到了飞速发展。AlGaN/GaN高电子迁移率晶体管(HEMT)因具有高的击穿电场与优秀的电子传输特性，而在微波射频与大功率领域具有广阔的应用前景。虽然GaN基HEMT器件具有很高的击穿电场，但对GaN基器件的现有静电放电(ESD)测试表明，GaN基HEMT器件也易受到ESD的危害。
目前，现有的GaN基HEMT器件的制作过程中防静电的方式多以机台参数调控，增加离子风扇等，可防止制作过程中ESD对器件的伤害，提高器件良率，但现有的防静电的方式对GaN基HEMT器件的静电防护效果有限。特别是在电性测试、封装过程中很容易因为静电积累击穿HEMT器件，从而导致HEMT器件受损。
现有的ESD保护环一般单独设置并且采用晶体管、二极管或电容等器件构成ESD保护电路，因此会占据一定的器件面积，从而导致器件面积增大，结构复杂，成本比较高。
发明内容
本发明的目的在于克服现有技术存在的不足，提供一种GaN器件的防护结构及其制作方法。
为了实现以上目的，本发明的技术方案为：
一种GaN器件的防护结构，包括离子注入区以及在所述离子注入区上方依次层叠的欧姆接触金属层和多个互连结构，所述互连结构包括介质层和金属层，所述离子注入区、欧姆接触金属层以及最上层的互连结构的金属层下方的互连结构构成环绕在GaN器件外的环形结构，所述离子注入区与所述GaN器件之间为无源区，所述离子注入区为有源区，所述互连结构的介质层覆盖在其下方所有互连结构或所述欧姆接触金属层的上表面和侧壁，并在下一层的互连结构的金属层或所述欧姆接触金属层的上表面上方设有通孔，所述互连结构的金属层覆盖在所述通孔上方并与下一层的互连结构的金属层或所述欧姆接触金属层连接，最上层的互连结构的金属层与所述GaN器件的源极连接。
在一些实施例中，所述互连结构中所述金属层填充在所述介质层的通孔内并延伸至所述通孔两端的介质层上。
在一些实施例中，所述通孔为与所述环形结构的环绕方向一致的闭合环形通孔。
在一些实施例中，不同层的互连结构的金属层的不同位置设置有闭环开口，所述闭环开口连通所述环形结构的内侧和外侧。
在一些实施例中，所述互连结构的金属层在所述离子注入区上的投影区域位于下一层的互连结构的金属层或欧姆接触金属层在所述离子注入区上的投影区域内，所述互连结构的金属层的侧边与下一层的互连结构的金属层或欧姆接触金属层的侧边相距1-3微米。
在一些实施例中，所述互连结构的介质层的通孔的侧边与下一层的互连结构的金属层或欧姆接触金属层的侧边相距2-4微米。
在一些实施例中，所述离子注入区包括内边缘和外边缘，所述欧姆接触金属层的两个侧边分别与所述内边缘和外边缘相距1-3微米。
在一些实施例中，所述最上层的互连结构的金属层包括环绕部和外接部，所述环绕部设于所述最上层的互连结构的介质层上方并在所述环形结构上方环绕构成半环形结构，所述外接部的一端与所述GaN器件的源极焊盘连接，另一端分别与所述半环形结构的端部连接。
在一些实施例中，所述欧姆接触金属层和所述金属层为Ti/Pt/Au/Ti，所述介质层为SiN、SiO2或SiON。
一种基于上述的GaN器件的防护结构的制作方法，包括以下步骤：
1)提供具有GaN器件的晶圆结构，采用离子注入工艺在所述晶圆结构的GaN外延层上形成离子注入区，所述离子注入区与所述GaN器件之间为无源区，所述离子注入区为有源区；
2)采用光刻和蒸镀工艺在所述离子注入区上制作欧姆接触金属层；
3)沉积介质层，并刻蚀形成通孔，所述通孔设于所述欧姆接触金属层或下一层的金属层的上表面上方；
4)采用光刻和蒸镀工艺制作金属层，所述金属层填充在所述通孔内并与所述欧姆接触金属层或下一层的金属层连接；
5)重复步骤3-4，制作出多个依次层叠的介质层和金属层形成多个互连结构，所述离子注入区、欧姆接触金属层以及最上层的互连结构的金属层下方的互连结构构成环绕在GaN器件外的环形结构，最上层的互连结构的金属层与所述GaN器件的源极连接。
本发明的有益效果为：
(1)本发明的GaN器件在制程过程中存在ESD，会导致器件外围存在高电场，通过在GaN器件的外围设置防护结构，并且将防护结构与GaN器件的源极相连，GaN器件的源极接地，可以将静电产生的高电场隔离，减少ESD对有源器件的影响。
(2)本发明通过依次叠层的互连结构以及其互相连接的金属层构成GaN器件的防护结构，从而保护GaN器件，减少ESD影响，有效提高良率至90％以上，并且互连结构的层数越多，抗ESD的能力越强。
(3)本发明采用离子注入工艺的方式形成离子注入区，再通过蒸镀、钝化和刻蚀等工艺在离子注入区上依次形成欧姆接触金属层和互连结构构成环形结构，可以对GaN器件起到保护作用，阻挡由于晶圆切割工艺造成的器件损坏，并且阻挡水汽或其他污染物导致的化学损害，并且在环形结构中实现静电保护，有效减少器件的面积。
附图说明
图1为本发明的实施例的GaN器件的防护结构的截面图；
图2为本发明的实施例的GaN器件的防护结构的俯视图。
具体实施方式
以下结合附图和具体实施例对本发明做进一步解释。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系以及正面/背面的定义，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例
下面以GaN基HEMT器件为例，对本发明的GaN器件的防护结构及其制作方法进行详细说明。
参考图1和图2，本申请的实施例的防护结构包括离子注入区1以及在离子注入区1上方依次叠层的欧姆接触金属层2和互连结构3，所述离子注入区1、欧姆接触金属层2以及最上层的互连结构3’的金属层32’下方的互连结构为环绕在HEMT器件4外的环形结构。欧姆接触金属层2和互连结构3之间构成金属连接，形成静电扩散通道，并最终连接至HEMT器件4的源极，因此可以实现静电屏蔽，提升良率。所述离子注入区1定义在HEMT器件4的外围，并且由于离子注入区1作为有源区可以导通到源极接地，能够有效的提高器件的击穿电压，减小器件的泄漏电流。所述离子注入区1上设有欧姆接触金属层2，所述欧姆接触金属层2上设有多个依次层叠的互连结构3，在离子注入区1上方制作欧姆接触金属层2和互连结构3，欧姆接触金属层2和互连结构3的金属可与HEMT器件4的2DEG互连。所述离子注入区1为环绕在所述HEMT器件4四周的环形区域，所述环形区域包括内边缘和外边缘，内边缘与外边缘之间的宽度为20-50微米。所述离子注入区1与所述GaN器件之间具有无源区(即绝缘区域)，而所述离子注入区1为有源区，因此可以将制程过程中产生的ESD导通到防护结构中导通接地。在离子注入区1上方形成的环形结构不仅可以实现抗ESD的效果，同时还可以对GaN器件起到保护作用，阻挡由于晶圆切割工艺造成的器件损坏，并且阻挡水汽或其他污染物导致的化学损害。
在具体的实施例中，所述欧姆接触金属层2设于所述环形区域的内边缘与外边缘之间，所述欧姆接触金属层2的两个侧边分别与所述内边缘和外边缘相距1-3微米，优选为1微米。在欧姆接触金属层2上方依次层叠形成多个互连结构3，其中每一个所述互连结构3均是由介质层31及其上方的金属层32构成，并且介质层31具有通孔5，所述通孔5设置在下一层的互连结构的金属层或所述欧姆接触金属层2的上表面上方，宽度范围为10-30微米，所述通孔5在所述离子注入区1上的投影区域的形状为环形，具体为与所述环形结构的环绕范围相对应的闭合环形通孔。所述金属层32填充在所述介质层31的通孔5内并延伸至所述通孔5两端的介质层31上，相邻两个互连结构3之间的金属层32依次叠加，并通过填充在通孔5内的金属层32使得上下层的互连结构3之间形成电气连接，构成静电扩散通道，实现静电屏蔽。在优选的实施例中，所述欧姆接触金属层2和金属层32为Ti/Pt/Au/Ti，所述介质层31为SiN、SiO2或SiON。所述互连结构3包括最下层的互连结构和最上层的互连结构3’，所述欧姆接触金属层2与最下层的互连结构之间以及相邻两个互连结构3之间通过所述金属层32连接，最上层的互连结构3’的金属层32’与所述HEMT器件4的源极连接。
在具体的实施例中，所述最下层的互连结构的介质层覆盖在所述欧姆接触金属层2的上方，不仅覆盖在在所述欧姆接触金属层2的上表面和侧壁，还延伸至离子注入区1，并且在所述欧姆接触金属层2的上表面设有所述通孔5，所述通孔5的侧边与所述欧姆接触金属层2的侧边相距2-4微米，优选为2微米。所述最下层的互连结构的金属层覆盖在介质层上方，填充在通孔5内并延伸至通孔5两侧的介质层上，所述最下层的互连结构的金属层在所述离子注入区1上的投影边缘位于所述最下层的互连结构的介质层和所述欧姆接触金属层2上，所述最下层的互连结构的金属层的侧边与所述欧姆接触金属层2的侧边相距1-3微米，优选为1微米。
具体地，在最下层的互连结构上方至少还有最上层的互连结构3’，在其他实施例中，在最下层的互连结构和最上层的互连结构3’之间还设有多个相邻的互连结构3。互连结构3的层数越多，抗ESD效果越好。相邻两个互连结构3包括第一互连结构及其下方的第二互连结构，第一互连结构的金属层在所述离子注入区1上的投影边缘位于第二互连结构的金属层上，所述第一互连结构的金属层的侧边与第二互连结构的金属层的侧边相距1-3微米。所述第一互连结构的介质层的通孔的侧边与所述第二互连结构的金属层的侧边相距2-4微米，优选为2微米。所述欧姆接触金属层2以及所述最上层的互连结构3’的金属层32’下方的互连结构膜层为设置在所述环形区域内的环形结构。互连结构3的金属层32中具有闭环开口，并且相邻两个互连结构3的金属层32的环形结构闭环开口位置不一致。由于蒸镀工艺之后需要湿法刻蚀剥离光刻胶，为了在湿法蚀刻时腐蚀液能通过闭环开口流入环形结构内对光刻胶进行蚀刻，因此不能将互连结构3的金属层32设置为完整的闭环，否则将无法剥离光刻胶。
在具体的实施例中，所述最上层的互连结构3’的金属层32’包括环绕部321和外接部322，所述环绕部321设于所述最上层的互连结构3’的介质层31’上方，并在所述离子注入区1上方环绕构成互相间隔的两个半环形结构，从每个半环形结构的两端向HEMT器件4的源极延伸形成外接部322，所述外接部322的一端与所述HEMT器件4的源极焊盘41连接，所述外接部322的另一端分别与所述半环形结构的端部连接，最终将所述最上层的互连结构3’的金属层32’连接到HEMT器件4的源极焊盘41。在HEMT器件的制程的电性测试过程中所述HEMT器件4的源极焊盘41接地，则保持防护结构内部各层具有相等的电势，因此可以将制程过程中ESD产生的电荷接地，释放ESD产生的电荷，保护HEMT器件4不受静电损伤，提高制程中器件的良率，提升HEMT器件良率至90％。除了HEMT器件以外，本申请的实施例中的防护结构还可以设置在其他GaN器件的外围。
与上述提到的GaN器件的防护结构相对应，本发明的实施例还提出了一种GaN器件的防护结构的制作方法，下面以HEMT器件为例具体说明，该制作方法包括以下步骤：
1)提供具有HEMT器件的晶圆结构，采用离子注入工艺在所述晶圆结构的GaN外延层上形成离子注入区，注入的离子为N或He，所述离子注入区为环绕在HEMT器件外的环形区域，该环形区域与HEMT器件之间具有无源区(即绝缘区域)，该环形区域具有内边缘和外边缘，内边缘与外边缘之间的宽度范围为20-50微米；
2)在离子注入区上涂布光刻胶，经过显影、曝光定义出欧姆接触金属层图形，采用蒸镀工艺在所述离子注入区上沉积金属，沉积的金属为Ti/Pt/Au/Ti，再用N-甲基吡咯烷酮等化学药液将光刻胶剥离，留下所需金属图形形成欧姆接触金属层，欧姆接触金属层的宽度比离子注入区小1-3微米；
3)用PECVD的方式沉积介质层，介质层为SiN或SiO2或SiON，用光刻胶定义出通孔图形，用干法蚀刻的方法对介质层进行刻蚀形成通孔，然后剥离光刻胶，所述通孔设于所述欧姆接触金属层或下一层的金属层的上表面上方并且所述通孔的侧边与所述欧姆接触金属层或下一层的金属层的侧边相距2-4微米，优选为2微米；
4)在离子注入区上涂布光刻胶，经过显影、曝光定义出金属层图形，采用蒸镀工艺沉积金属，沉积的金属为Ti/Pt/Au/Ti，再用N-甲基吡咯烷酮等化学药液将光刻胶剥离，留下所需金属图形形成金属层，所述金属层填充在所述通孔内并延伸至所述通孔两侧的所述介质层上，所述金属层在所述离子注入区上的投影区域位于欧姆接触金属层或下一层的金属层在所述离子注入区上的投影区域内，所述金属层的侧边与下一层的欧姆接触金属层或互连结构的金属层的侧边相距1-3微米；
5)重复步骤3-4，制作多个所述介质层和金属层，层叠构成多个互连结构，相邻两个所述互连结构之间通过所述金属层连接，所述离子注入区、欧姆接触金属层以及最上层的互连结构的金属层下方的互连结构构成环绕在HEMT器件外的环形结构，最上层的互连结构的金属层与所述HEMT器件的源极连接。
由于HEMT器件的源极接地，因此将保持防护结构内部各层具有相等的电势，将ESD产生的电荷接地，从而释放ESD产生的电荷，使HEMT器件的防护结构具有静电防护功能，提升制程中器件的良率。上述的防护结构的制作方法不仅适用于HEMT器件，还适用于其他GaN器件。
本申请的实施例的防护结构具有ESD保护结构，以HEMT器件的外围设置密封环且未设置任何ESD保护结构作为对比例，将本发明的实施例的防护结构与对比例的HEMT器件制程的良率进行对比，结果如下表所示：
| 良率 | |
| 实施例 | 90％ |
| 对比例 | 60％ |
通过与对比例进行对比可知，本申请的实施例的防护结构可以有效提高HEMT器件制程的良率，并且在结构上并不会占用过多的面积，能够达到非常好的防护效果。
上述实施例仅用来进一步说明本发明的一种GaN器件的防护结构及其制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (10)
1.一种GaN器件的防护结构，其特征在于：包括离子注入区以及在所述离子注入区上方依次层叠的欧姆接触金属层和多个互连结构，所述互连结构包括介质层和金属层，所述离子注入区、欧姆接触金属层以及最上层的互连结构的金属层下方的互连结构构成环绕在GaN器件外的环形结构，所述离子注入区与所述GaN器件之间为无源区，所述离子注入区为有源区，所述互连结构的介质层覆盖在其下方所有互连结构或所述欧姆接触金属层的上表面和侧壁，并在下一层的互连结构的金属层或所述欧姆接触金属层的上表面上方设有通孔，所述互连结构的金属层覆盖在所述通孔上方并与下一层的互连结构的金属层或所述欧姆接触金属层连接，最上层的互连结构的金属层与所述GaN器件的源极连接。
2.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述互连结构中所述金属层填充在所述介质层的通孔内并延伸至所述通孔两端的介质层上。
3.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述通孔为与所述环形结构的环绕方向一致的闭合环形通孔。
4.根据权利要求1所述的GaN器件的防护结构，其特征在于：不同层的互连结构的金属层的不同位置设置有闭环开口，所述闭环开口连通所述环形结构的内侧和外侧。
5.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述互连结构的金属层在所述离子注入区上的投影区域位于下一层的互连结构的金属层或欧姆接触金属层在所述离子注入区上的投影区域内，所述互连结构的金属层的侧边与下一层的互连结构的金属层或欧姆接触金属层的侧边相距1-3微米。
6.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述互连结构的介质层的通孔的侧边与下一层的互连结构的金属层或欧姆接触金属层的侧边相距2-4微米。
7.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述离子注入区包括内边缘和外边缘，所述欧姆接触金属层的两个侧边分别与所述内边缘和外边缘相距1-3微米。
8.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述最上层的互连结构的金属层包括环绕部和外接部，所述环绕部设于所述最上层的互连结构的介质层上方并在所述环形结构上方环绕构成半环形结构，所述外接部的一端与所述GaN器件的源极焊盘连接，另一端分别与所述半环形结构的端部连接。
9.根据权利要求1所述的GaN器件的防护结构，其特征在于：所述欧姆接触金属层和所述金属层为Ti/Pt/Au/Ti，所述介质层为SiN、SiO2或SiON。
10.一种基于权利要求1-9中任一项所述的GaN器件的防护结构的制作方法，其特征在于：包括以下步骤：
1)提供具有GaN器件的晶圆结构，采用离子注入工艺在所述晶圆结构的GaN外延层上形成离子注入区，所述离子注入区与所述GaN器件之间为无源区，所述离子注入区为有源区；
2)采用光刻和蒸镀工艺在所述离子注入区上制作欧姆接触金属层；
3)沉积介质层，并刻蚀形成通孔，所述通孔设于所述欧姆接触金属层或下一层的金属层的上表面上方；
4)采用光刻和蒸镀工艺制作金属层，所述金属层填充在所述通孔内并与所述欧姆接触金属层或下一层的金属层连接；
5)重复步骤3-4，制作出多个依次层叠的介质层和金属层形成多个互连结构，所述离子注入区、欧姆接触金属层以及最上层的互连结构的金属层下方的互连结构构成环绕在GaN器件外的环形结构，最上层的互连结构的金属层与所述GaN器件的源极连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111485518.5A CN114420677A (zh) | 2021-12-07 | 2021-12-07 | GaN器件的防护结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111485518.5A CN114420677A (zh) | 2021-12-07 | 2021-12-07 | GaN器件的防护结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114420677A true CN114420677A (zh) | 2022-04-29 |
Family
ID=81265553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111485518.5A Pending CN114420677A (zh) | 2021-12-07 | 2021-12-07 | GaN器件的防护结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114420677A (zh) |
-
2021
- 2021-12-07 CN CN202111485518.5A patent/CN114420677A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101831219B1 (ko) | 수직 핀 다이오드의 제조방법 | |
| US6933551B1 (en) | Large value, compact, high yielding integrated circuit capacitors | |
| CN115050737B (zh) | 半导体结构及其形成方法 | |
| CN104465647A (zh) | 堆叠的保护装置及相关制造方法 | |
| CN111029408A (zh) | 一种集成esd的vdmos器件及制备方法 | |
| US11652167B2 (en) | Semiconductor device having junction termination structure and method of formation | |
| CN109037204B (zh) | 一种功率器件及其制作方法 | |
| CN116344589B (zh) | GaN器件及其制备方法 | |
| CN114420677A (zh) | GaN器件的防护结构及其制作方法 | |
| CN113035940B (zh) | 一种用于esd防护电路的栅极接地场效应管及其制备方法 | |
| CN114783996A (zh) | 一种促进静电放电器件均匀触发的多指结构 | |
| CN211017088U (zh) | 一种集成esd的vdmos器件 | |
| CN113937098A (zh) | 用于快速充电管理系统的静电防护芯片及其制备方法 | |
| CN114023823A (zh) | 一种具有esd保护的mosfet结构及制造方法 | |
| US7436003B2 (en) | Vertical thyristor for ESD protection and a method of fabricating a vertical thyristor for ESD protection | |
| US10529705B2 (en) | Integrated transistor and protection diode and fabrication method | |
| CN112133760A (zh) | 位于soi衬底上的具有沟槽改进的电流路径的高压二极管 | |
| CN216054724U (zh) | 低压放电管芯片 | |
| TWI831638B (zh) | 靜電放電保護裝置 | |
| CN113690297B (zh) | 氮化物器件及其制备方法 | |
| CN114023737B (zh) | 一种基于电源管理的静电防护芯片及其制备方法 | |
| US11776952B1 (en) | Silicon-controlled rectifiers for an electrostatic discharge protection device | |
| US20180166438A1 (en) | Integrated circuits with high current capacity and methods for producing the same | |
| CN106952903B (zh) | 半导体器件及其制造方法 | |
| CN219513104U (zh) | 静电防护二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |