JP2010016093A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2010016093A JP2010016093A JP2008173367A JP2008173367A JP2010016093A JP 2010016093 A JP2010016093 A JP 2010016093A JP 2008173367 A JP2008173367 A JP 2008173367A JP 2008173367 A JP2008173367 A JP 2008173367A JP 2010016093 A JP2010016093 A JP 2010016093A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- via hole
- substrate
- electrode
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】基板101の上面には半導体層102が形成されている。基板101および半導体層102を貫通するバイアホール110が形成され、半導体層102上にはソース電極104およびドレイン電極105が形成されている。ソース電極104はソース配線107に電気的に接続されている。バイアホール110およびソース配線107上に絶縁膜103が形成されている。絶縁膜103上には、ドレイン電極105に電気的に接続されたドレイン配線108が形成されている。ドレイン配線108は、バイアホール110と重なる領域以外の領域に形成されている。つまり、バイアホール110の上方においてドレイン配線108が形成されていない。
【選択図】図1
Description
基板と、
上記基板の上面に形成された半導体層と、
上記半導体層上に形成された第1の電極と、
上記半導体層上に形成された第2の電極と、
上記半導体層に形成された第1のバイアホールと、
上記第1の電極に電気的に接続された第1の配線と、
上記第1のバイアホールおよび上記第1の配線上に形成された絶縁膜と、
上記絶縁膜上に形成され、上記第2の電極に電気的に接続された第2の配線と
を備え、
上記第2の配線は、上記第1のバイアホールと重なる領域以外の領域に形成されていることを特徴とすることを特徴としている。
上記第2の配線は、上記第1のバイアホールと重なる領域を取り囲むように形成されている。
基板と、
上記基板の上面に形成された半導体層と、
上記半導体層上に形成された第1の電極と、
上記半導体層上に形成された第2の電極と、
上記半導体層に形成された第1のバイアホールと、
上記第1の電極に電気的に接続された第1の配線と、
上記第1のバイアホールおよび上記第1の配線上に形成された絶縁膜と、
上記絶縁膜上に形成され、上記第2の電極に電気的に接続された第2の配線と
を備え、
上記第2の配線の上面には、上記第1のバイアホールと重なるように凹部が形成されていることを特徴としている。
上記絶縁膜の上面には、上記第1のバイアホールと重なるように凹部が形成されている。
上記第1の配線は上記第1のバイアホール上に形成され、
上記第1の配線の上面には、上記第1のバイアホールと重なるように凹部が形成されている。
上記基板に、上記第1のバイアホールと重なるように形成された第2のバイアホールを備える。
上記基板の下面に形成された下面電極と、
上記第1,第2のバイアホール内に充填されたバイアホール導電体と
を備え、
上記下面電極は上記バイアホール導電体を介して上記第1の配線に電気的に接続されている。
上記第1のバイアホールの幅は上記第2のバイアホールの幅よりも大きい。
上記絶縁膜は有機系絶縁膜である。
上記基板の材料は上記半導体層の材料と異なる。
上記半導体層はIII−V族窒化物半導体からなる。
上記基板は、シリコン、サファイアおよび炭化シリコンのうちのいずれかからなる。
上記半導体装置はダイオードである。
上記半導体装置はトランジスタである。
図1は本発明の第1実施形態のHFET100の模式断面図である。また、図2は上記HFET100の模式上面図である。
図5は本発明の第2実施形態のHFET200の模式断面図である。また、図6は上記HFET200の模式上面図である。
図7は本発明の第3実施形態のHFET300の模式断面図である。また、図8は上記HFET300の模式上面図である。
101,201 基板
102,202 半導体層
103,203 絶縁膜
104 ソース電極
105 ドレイン電極
108 ドレイン配線
109,209,309 裏面電極
110,210,310 バイアホール
Claims (10)
- 基板と、
上記基板の上面に形成された半導体層と、
上記半導体層上に形成された第1の電極と、
上記半導体層上に形成された第2の電極と、
上記半導体層に形成された第1のバイアホールと、
上記第1の電極に電気的に接続された第1の配線と、
上記第1のバイアホールおよび上記第1の配線上に形成された絶縁膜と、
上記絶縁膜上に形成され、上記第2の電極に電気的に接続された第2の配線と
を備え、
上記第2の配線は、上記第1のバイアホールと重なる領域以外の領域に形成されていることを特徴とする半導体装置。 - 請求項1に記載の半導体装置において、
上記第2の配線は、上記第1のバイアホールと重なる領域を取り囲むように形成されていることを特徴とする半導体装置。 - 基板と、
上記基板の上面に形成された半導体層と、
上記半導体層上に形成された第1の電極と、
上記半導体層上に形成された第2の電極と、
上記半導体層に形成された第1のバイアホールと、
上記第1の電極に電気的に接続された第1の配線と、
上記第1のバイアホールおよび上記第1の配線上に形成された絶縁膜と、
上記絶縁膜上に形成され、上記第2の電極に電気的に接続された第2の配線と
を備え、
上記第2の配線の上面には、上記第1のバイアホールと重なるように凹部が形成されていることを特徴とする半導体装置。 - 請求項1から3までのいずれか一項に記載の半導体装置において、
上記絶縁膜の上面には、上記第1のバイアホールと重なるように凹部が形成されていることを特徴とする半導体装置。 - 請求項1から4までのいずれか一項に記載の半導体装置において、
上記第1の配線は上記第1のバイアホール上に形成され、
上記第1の配線の上面には、上記第1のバイアホールと重なるように凹部が形成されていることを特徴とする半導体装置。 - 請求項1から5までのいずれか一項に記載の半導体装置において、
上記基板に、上記第1のバイアホールと重なるように形成された第2のバイアホールを備えたことを特徴とする半導体装置。 - 請求項6に記載の半導体装置において、
上記基板の下面に形成された下面電極と、
上記第1,第2のバイアホール内に充填されたバイアホール導電体と
を備え、
上記下面電極は上記バイアホール導電体を介して上記第1の配線に電気的に接続されていることを特徴とする半導体装置。 - 請求項6または7に記載の半導体装置において、
上記第1のバイアホールの幅は上記第2のバイアホールの幅よりも大きいことを特徴とする半導体装置。 - 請求項1から8までのいずれか一項に記載の半導体装置において、
上記絶縁膜は有機系絶縁膜であることを特徴とする半導体装置。 - 請求項1から9までのいずれか一項に記載の半導体装置において、
上記基板の材料は上記半導体層の材料と異なることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008173367A JP5433175B2 (ja) | 2008-07-02 | 2008-07-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008173367A JP5433175B2 (ja) | 2008-07-02 | 2008-07-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010016093A true JP2010016093A (ja) | 2010-01-21 |
JP5433175B2 JP5433175B2 (ja) | 2014-03-05 |
Family
ID=41701951
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008173367A Active JP5433175B2 (ja) | 2008-07-02 | 2008-07-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5433175B2 (ja) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028615A (ja) * | 2010-07-26 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
JP2013004572A (ja) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
WO2013081698A1 (en) * | 2011-12-02 | 2013-06-06 | The Boeing Company | Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device |
JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2014060358A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP2015056557A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
JP2017174937A (ja) * | 2016-03-23 | 2017-09-28 | 株式会社東芝 | 半導体装置 |
WO2018181198A1 (ja) * | 2017-03-31 | 2018-10-04 | パナソニック株式会社 | 双方向スイッチ及びそれを備える双方向スイッチ装置 |
JP7467954B2 (ja) | 2020-02-04 | 2024-04-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307577A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体装置 |
JP2008091392A (ja) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
-
2008
- 2008-07-02 JP JP2008173367A patent/JP5433175B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11307577A (ja) * | 1998-04-23 | 1999-11-05 | Nec Corp | 半導体装置 |
JP2008091392A (ja) * | 2006-09-29 | 2008-04-17 | Matsushita Electric Ind Co Ltd | 窒化物半導体装置及びその製造方法 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012028615A (ja) * | 2010-07-26 | 2012-02-09 | Sumitomo Electric Device Innovations Inc | 半導体装置およびその製造方法 |
JP2012033576A (ja) * | 2010-07-28 | 2012-02-16 | Sumitomo Electric Device Innovations Inc | 半導体装置及び製造方法 |
JP2013004572A (ja) * | 2011-06-13 | 2013-01-07 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
WO2013081698A1 (en) * | 2011-12-02 | 2013-06-06 | The Boeing Company | Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device |
US8592983B2 (en) | 2011-12-02 | 2013-11-26 | The Boeing Company | Method of integrating a plurality of benzocyclobutene layers with a substrate and an associated device |
JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
US9035320B2 (en) | 2012-09-19 | 2015-05-19 | Kabushiki Kaisha Toshiba | Semiconductor device |
JP2014060358A (ja) * | 2012-09-19 | 2014-04-03 | Toshiba Corp | 半導体装置 |
JP2015056557A (ja) * | 2013-09-12 | 2015-03-23 | 株式会社東芝 | 半導体装置 |
JP2017174937A (ja) * | 2016-03-23 | 2017-09-28 | 株式会社東芝 | 半導体装置 |
WO2018181198A1 (ja) * | 2017-03-31 | 2018-10-04 | パナソニック株式会社 | 双方向スイッチ及びそれを備える双方向スイッチ装置 |
CN110476232A (zh) * | 2017-03-31 | 2019-11-19 | 松下电器产业株式会社 | 双向开关和包括该开关的双向开关装置 |
JPWO2018181198A1 (ja) * | 2017-03-31 | 2020-02-20 | パナソニック株式会社 | 双方向スイッチ及びそれを備える双方向スイッチ装置 |
US11062981B2 (en) | 2017-03-31 | 2021-07-13 | Panasonic Corporation | Bidirectional switch and bidirectional switch device including the switch |
JP7108602B2 (ja) | 2017-03-31 | 2022-07-28 | パナソニックホールディングス株式会社 | 双方向スイッチ及びそれを備える双方向スイッチ装置 |
CN110476232B (zh) * | 2017-03-31 | 2023-12-12 | 松下控股株式会社 | 双向开关和包括该开关的双向开关装置 |
JP7467954B2 (ja) | 2020-02-04 | 2024-04-16 | 富士通株式会社 | 半導体装置及びその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5433175B2 (ja) | 2014-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5433175B2 (ja) | 半導体装置 | |
CN107210241B (zh) | 功率半导体装置 | |
US9245845B2 (en) | Semiconductor device | |
JP4865829B2 (ja) | 半導体装置およびその製造方法 | |
JP6239214B1 (ja) | 電力用半導体装置およびその製造方法 | |
JP5684230B2 (ja) | 電気的に絶縁された裏面を有するバンプ付き自己分離型GaNトランジスタチップ | |
CN107799503B (zh) | 具有mim电容器的半导体器件 | |
US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
JP2009004398A (ja) | 半導体装置およびこれを用いた電力変換装置 | |
JP5884094B2 (ja) | 窒化物半導体装置 | |
KR102327745B1 (ko) | 반도체 장치 및 그의 제조 방법 | |
JP6102598B2 (ja) | パワーモジュール | |
US9490214B2 (en) | Semiconductor device and method of fabricating the same | |
JP2017228583A (ja) | 半導体装置の製造方法 | |
JP2017228621A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP5192163B2 (ja) | 半導体装置 | |
JP5280611B2 (ja) | 半導体デバイスの製造方法、および得られるデバイス | |
JPWO2018061711A1 (ja) | 半導体装置および製造方法 | |
JP2004319552A (ja) | フリップチップ型対面電極hemt | |
JP7063186B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
CN117894836B (zh) | 顶部具有热传递器件的高电子迁移率晶体管及其封装方法 | |
TW202044419A (zh) | 半導體裝置的製作方法 | |
WO2024087083A1 (en) | Semiconductor packaged device and method for manufacturing the same | |
US20200243496A1 (en) | Semiconductor die with improved thermal insulation between a power portion and a peripheral portion, method of manufacturing, and package housing the die | |
JP2018056246A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100826 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130326 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130521 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130903 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131024 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131126 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131209 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5433175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |