CN110476232A - 双向开关和包括该开关的双向开关装置 - Google Patents

双向开关和包括该开关的双向开关装置 Download PDF

Info

Publication number
CN110476232A
CN110476232A CN201880023381.1A CN201880023381A CN110476232A CN 110476232 A CN110476232 A CN 110476232A CN 201880023381 A CN201880023381 A CN 201880023381A CN 110476232 A CN110476232 A CN 110476232A
Authority
CN
China
Prior art keywords
way switch
conductive
layer
electrode
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880023381.1A
Other languages
English (en)
Other versions
CN110476232B (zh
Inventor
木下雄介
山田康博
一柳贵志
梅田英和
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN110476232A publication Critical patent/CN110476232A/zh
Application granted granted Critical
Publication of CN110476232B publication Critical patent/CN110476232B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49506—Lead-frames or other flat leads characterised by the die pad an insulative substrate being used as a diepad, e.g. ceramic, plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0605—Shape
    • H01L2224/06051—Bonding areas having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Electronic Switches (AREA)

Abstract

本发明的目的是提供能够以提高的稳定性进行开关操作的双向开关，并且还提供包括这样的双向开关的双向开关装置。双向开关(8a)包括：第一横向晶体管(1)，其包括在第一导电层(10)的面上的第一半导体层(11)；第二横向晶体管(2)，其包括在第二导电层(20)的面上的第二半导体层(21)；连接构件(5a)；第一导体构件(61a)；以及第二导体构件(62a)。连接构件(5a)将第一横向晶体管(1)和第二横向晶体管(2)反向串联地连接在一起。第一导体构件(61a)将第一横向晶体管(1)的第一源极电极(1S)电气连接至第一导电层(10)。第二导体构件(62a)将第二横向晶体管(2)的第二源极电极(2S)电气连接至第二导电层(20)。

Description

双向开关和包括该开关的双向开关装置
技术领域
本发明通常涉及双向开关和包括该双向开关的双向开关装置，并且更特别地，涉及包括多个横向晶体管的双向开关和包括这样的双向开关的双向开关装置。
背景技术
在现有技术中已提出了包括第一化合物半导体MOSFET和第二化合物半导体MOSFET的AC开关(例如，参见专利文献1)。
专利文献1所公开的AC开关还包括第一输出端子、第二输出端子、栅极端子和源极端子。第一化合物半导体MOSFET和第二化合物半导体MOSFET的各个栅极共通地连接至栅极端子。第一化合物半导体MOSFET和第二化合物半导体MOSFET的各个源极连接至源极端子。第一化合物半导体MOSFET的漏极连接至第一输出端子。第二化合物半导体MOSFET的漏极连接至第二输出端子。
第一化合物半导体MOSFET和第二化合物半导体MOSFET是使用SiC作为半导体材料的SiC器件。
第一化合物半导体MOSFET和第二化合物半导体MOSFET各自被实现为n沟道型FET。当在栅极端子和源极端子之间施加预定的断态(OFF-state)电压(例如，0V)时，第一化合物半导体MOSFET和第二化合物半导体MOSFET这两者都为断开(OFF)。另一方面，当在栅极端子和源极端子之间施加预定的通态(ON-state)电压(例如，18V)时，第一化合物半导体MOSFET和第二化合物半导体MOSFET这两者都变为接通(ON)，由此使第一输出端子和第二输出端子彼此电气导通，并由此形成通过第一化合物半导体MOSFET和第二化合物半导体MOSFET的电流路径。
在专利文献1所公开的AC开关中，第一化合物半导体MOSFET和第二化合物半导体MOSFET各自被实现为包括两个平面型MOSFET元件的纵向晶体管。专利文献1描述了GaN可用作化合物半导体材料。
现有技术文献
专利文献
专利文献1：日本特开2011-254387
发明内容
发明要解决的问题
在使用GaN的双向开关中，横向晶体管与纵向晶体管相比在增加切换速率方面更有利。然而，本发明人发现，包括横向晶体管的双向开关有时在其开关操作中失去稳定性。
因此，本发明的目的是提供能够以提高的稳定性进行其开关操作的双向开关，并且还提供包括这样的双向开关的双向开关装置。
用于解决问题的方案
根据本发明的方面的一种双向开关包括第一导电层、第二导电层、第一横向晶体管、第二横向晶体管、连接构件、第一导体构件和第二导体构件。所述第一导电层具有沿着所述第一导电层的厚度方向彼此相对布置的正面和反面。所述第二导电层具有沿着所述第二导电层的厚度方向彼此相对布置的正面和反面。所述第一横向晶体管包括第一半导体层、第一源极电极、第一栅极电极和第一漏极电极。所述第一半导体层布置在所述第一导电层的所述正面上。所述第一源极电极、所述第一栅极电极和所述第一漏极电极全部布置在所述第一半导体层的一个面上。所述第一半导体层的该一个面与所述第一半导体层的同所述第一导电层接触的另一面相对。所述第二横向晶体管包括第二半导体层、第二源极电极、第二栅极电极和第二漏极电极。所述第二半导体层布置在所述第二导电层的所述正面上。所述第二源极电极、所述第二栅极电极和所述第二漏极电极全部布置在所述第二半导体层的一个面上。所述第二半导体层的该一个面与所述第二半导体层的同所述第二导电层接触的另一面相对。所述连接构件将所述第一横向晶体管和所述第二横向晶体管反向串联地连接在一起。所述第一导体构件将所述第一横向晶体管的所述第一源极电极电气连接至所述第一导电层。所述第二导体构件将所述第二横向晶体管的所述第二源极电极电气连接至所述第二导电层。
在该双向开关中，所述第一导电层适当地包括第一导电裸片和具有导电性的第一基板，所述第一基板沿着所述第一导电层的厚度方向位于所述第一导电裸片和所述第一半导体层之间，并且接合至所述第一导电裸片。所述第一源极电极适当地电气连接至所述第一导电裸片，并且还经由所述第一导电裸片电气连接至所述第一基板。所述第二导电层适当地包括第二导电裸片和具有导电性的第二基板，所述第二基板沿着所述第二导电层的厚度方向位于所述第二导电裸片和所述第二半导体层之间，并且接合至所述第二导电裸片。所述第二源极电极适当地电气连接至所述第二导电裸片，并且还经由所述第二导电裸片电气连接至所述第二基板。
在该双向开关中，所述连接构件适当地通过将所述第一漏极电极和所述第二漏极电极电气连接在一起，来将所述第一横向晶体管和所述第二横向晶体管反向串联地连接在一起。
在该双向开关中，通过将所述第一源极电极和所述第二源极电极电气连接在一起，所述第一横向晶体管和所述第二横向晶体管可以反向串联地连接在一起。
在该双向开关中，所述第一导体构件和所述第二导体构件各自可被实现为配线。
在该双向开关中，所述第一导体构件和所述第二导体构件各自可被实现为导体层。
在该双向开关中，所述连接构件可以包括：一个导电基板，其面向所述第一导电层的反面和所述第二导电层的反面；将所述第一漏极电极连接至所述导电基板的配线；以及将所述第二漏极电极连接至所述导电基板的另一配线。
所述双向开关还可以包括：第一电气绝缘层，其设置在所述第一导电层和所述导电基板之间；以及第二电气绝缘层，其设置在所述第二导电层和所述导电基板之间。
在该双向开关中，所述连接构件可被实现为导体层。
根据本发明的另一方面的一种双向开关装置，包括：以上所述的双向开关；第一栅极端子，其电气连接至所述第一栅极电极；第二栅极端子，其电气连接至所述第二栅极电极；以及封装件本体，其容纳所述第一栅极端子、所述第二栅极端子、以及所述双向开关的至少一部分。
在该双向开关装置中，所述双向开关的所述第一导体构件可以部分地位于所述封装件本体的外部。所述双向开关的所述第二导体构件可以部分地位于所述封装件本体的外部。
附图说明
图1是根据本发明第一实施例的包括双向开关的双向开关装置的立体图；
图2是根据本发明第一实施例的双向开关的等效电路图；
图3A是根据本发明第一实施例的双向开关装置的沿着由图1中的箭头X1-X1所示的平面截取的截面图；
图3B是该双向开关装置的沿着由图1中的箭头Y1-Y1所示的平面截取的截面图；
图4是根据本发明第一实施例的变形例的双向开关装置的截面图；
图5是根据本发明第二实施例的包括双向开关的双向开关装置的立体图；
图6是根据本发明第三实施例的包括双向开关的双向开关装置的立体图；
图7A是根据本发明第三实施例的变形例的包括双向开关的双向开关装置的立体图；
图7B是示出双向开关装置安装在印刷线路板上的状态的立体图；
图8是根据本发明第四实施例的包括双向开关的双向开关装置的立体图；
图9是根据本发明第四实施例的双向开关的等效电路图；
图10A是根据本发明第四实施例的变形例的包括双向开关的双向开关装置的立体图；以及
图10B是示出双向开关装置安装在印刷线路板上的状态的立体图。
具体实施例
注意，以下要说明的第一实施例至第四实施例仅仅是本发明的典型实施例并且不应被解释为限制性的。相反，在不背离本发明的真实精神和范围的情况下，可以根据设计选择或任何其它因素以各种方式容易地修改第一实施例至第四实施例。还应注意，在以下对第一实施例至第四实施例的说明中要参考的图1、图3A～图8以及图10A和图10B仅仅是示意性表示，其中各个构成元件的尺寸和厚度及其比与这些构件元件的实际尺寸比相比不总是按比例绘制的。
(第一实施例)
将参考图1～图3B来说明根据第一典型实施例的双向开关8a和双向开关装置9a。双向开关8a和双向开关装置9a例如可以用在用于进行AC-AC功率转换的矩阵转换器中。然而，这仅仅是示例并且不应被解释为限制性的。可替代地，例如，双向开关8a和双向开关装置9a也可用作用于继电器以及照明装置所用的调光器的AC开关。
如图1所示，双向开关装置9a包括：双向开关8a，其包括第一横向晶体芯片100和第二横向晶体芯片200；以及封装件7，用于保护双向开关8a。
第一横向晶体芯片100和第二横向晶体芯片200各自被实现为场效应晶体管(FET)芯片。第一横向晶体芯片100(以下简称为“第一芯片100”)包括第一基板12和形成在第一基板12上的第一横向晶体管1。在本实施例中，第一横向晶体管1包括形成在第一基板12上的第一半导体层11、以及形成在第一半导体层11的面11a上的第一源极电极1S、第一栅极电极1G和第一漏极电极1D。同样，第二横向晶体芯片200(以下简称为“第二芯片200”)包括第二基板22和形成在第二基板22上的第二横向晶体管2。在本实施例中，第二横向晶体管2包括形成在第二基板22上的第二半导体层21、以及形成在第二半导体层21的面21a上的第二源极电极2S、第二栅极电极2G和第二漏极电极2D。
在该双向开关8a中，第一横向晶体管1的第一漏极电极1D和第二横向晶体管2的第二漏极电极2D电气连接在一起。也就是说，在该双向开关8a中，第一横向晶体管1和第二横向晶体管2反向串联(anti-series)地连接在一起。第一横向晶体管1和第二横向晶体管2是常关型(增强模式)FET。
封装件7包括第一栅极端子G1、第一源极端子S1、第二栅极端子G2、第二源极端子S2、电气绝缘基板71和封装件本体70。在双向开关装置9a中，第一横向晶体管1的第一栅极电极1G和第一源极电极1S分别电气连接至第一栅极端子G1和第一源极端子S1。此外，在双向开关装置9a中，第二横向晶体管2的第二栅极电极2G和第二源极电极2S分别电气连接至第二栅极端子G2和第二源极端子S2。在已经更详细地说明了双向开关8a之后，稍后将说明双向开关装置9a。
在该双向开关8a中，在第一横向晶体管1和第二横向晶体管2这两者都为断开时，在第一源极电极1S和第二源极电极2S之间在任意方向上均不允许电流流动。在该双向开关8a中，在第一横向晶体管1和第二横向晶体管2这两者都为接通(ON)时，在第一源极电极1S和第二源极电极2S之间允许电流双向地流动。
在该双向开关8a中，在第一源极电极1S和第一漏极电极1D之间存在寄生二极管1B(参见图2)。因而，在第一横向晶体管1为断开但第二横向晶体管2为接通时，允许电流从第一源极电极1S向着第二源极电极2S流动。
在该双向开关8a中，在第二源极电极2S和第二漏极电极2D之间存在另一寄生二极管2B(参见图2)。因而，在第二横向晶体管2为断开但第一横向晶体管1为接通时，允许电流从第二源极电极2S向着第一源极电极1S流动。
如图1所示，双向开关8a包括第一导体构件61a、第二导体构件62a和连接构件5a。
第一横向晶体管1可被实现为基于GaN的FET，更具体地为一种常关型基于GaN的高电子迁移率晶体管(HEMT)。如上所述，第一横向晶体管1形成在第一基板12上。在该实施例中，第一基板12可以是硅基板。因而，第一基板12是一种导电基板。例如，通过诸如金属有机物气相外延(MOVPE)工艺等的晶体生长工艺在第一基板12上形成第一横向晶体管1的第一半导体层11。第一半导体层11包括顺次层叠地布置在第一基板12上的缓冲层、未掺杂GaN层、未掺杂AlGaN层和p型AlGaN层。缓冲层例如可以是未掺杂AlN层。在第一半导体层11中，p型AlGaN层仅部分地覆盖未掺杂AlGaN层的面。因而，第一半导体层11中的与同第一基板12接触的面相反的另一面11a包括未掺杂AlGaN层的面的未被p型AlGaN层覆盖的区域和p型AlGaN层的面。
在第一横向晶体管1中，在第一半导体层11的面11a上设置有第一源极电极1S、第一栅极电极1G和第一漏极电极1D。第一源极电极1S、第一栅极电极1G和第一漏极电极1D在第一半导体层11的面11a上沿一个方向顺次布置。在该一个方向上，第一源极电极1S、第一栅极电极1G和第一漏极电极1D彼此分离。第一源极电极1S和第一漏极电极1D形成在未掺杂AlGaN层的面中的未被p型AlGaN层覆盖的区域中。第一栅极电极1G形成在p型AlGaN层的面上。
第二横向晶体管2可被实现为具有与第一横向晶体管1相同的结构的一种常关型基于GaN的HEMT。如上所述，第二横向晶体管2形成在第二基板22上。在本实施例中，第二基板22可以是硅基板。因而，第二基板22是一种导电基板。与第一半导体层11同样地，第二半导体层21包括缓冲层、未掺杂GaN层、未掺杂AlGaN层和p型AlGaN层。
双向开关8a包括将第一漏极电极1D和第二漏极电极2D电气连接在一起的连接构件5a。连接构件5a通过将第一漏极电极1D和第二漏极电极2D电气连接在一起来将第一芯片100和第二芯片200反向串联地连接在一起。连接构件5a可被实现为配线(接合线)。双向开关8a包括两个连接构件5a。然而，这仅仅是示例且不应被解释为限制性的。可替代地，例如，所设置的连接构件5a的数量也可以是一个，或者甚至三个或更多个。配线可以是诸如Al细线等的导线。
根据本实施例的双向开关8a包括用于安装第一芯片100的第一导电裸片13和用于安装第二芯片200的第二导电裸片23。在平面图中，第一芯片100和第二芯片200可以各自具有正方形形状。然而，这仅仅是示例且不应被解释为限制性的。可替代地，第一芯片100和第二芯片200例如可以各自在平面图中具有矩形形状。第一导电裸片13和第二导电裸片23各自是以矩形板状形成的。例如，在平面图中，第一导电裸片13和第二导电裸片23各自可以具有矩形形状。第一导电裸片13和第二导电裸片23与第一芯片100和第二芯片200相比分别具有更大的平面尺寸。第一导电裸片13和第二导电裸片23各自可以由铜、铜合金或任何其它合适的材料制成。在该双向开关8a中，利用导电材料将第一芯片100的第一基板12接合至第一导电裸片13，这使得第一基板12和第一导电裸片13电气连接在一起。导电材料的示例包括导电浆料(诸如银浆料等)。在根据本实施例的双向开关8a中，第一导电裸片13和第一基板12一起形成第一导电层10。
第一导电层10具有沿着厚度方向彼此相对的正面101和反面102(参见图3B)。如这里所使用的，第一导电层10的正面101是第一基板12的以与第一半导体层11接触的方式布置的一个面。也就是说，第一基板12沿着第一导电层10的厚度方向布置在第一导电裸片13和第一半导体层11之间。第一导电层10的反面102是第一导电裸片13的与同第一基板12接触的面相反的另一面。
第二导电层20具有沿着厚度方向彼此相对的正面201和反面202(参见图3A和3B)。如这里所使用的，第二导电层20的正面201是第二基板22的以与第二半导体层21接触的方式布置的一个面。也就是说，第二基板22沿着第二导电层20的厚度方向布置在第二导电裸片23和第二半导体层21之间。第二导电层20的反面202是第二导电裸片23的与同第二基板22接触的面相反的另一面。
双向开关8a包括将第一横向晶体管1的第一源极电极1S电气连接至第一导电裸片13的第一导体构件61a、以及将第二横向晶体管2的第二源极电极2S电气连接至第二导电裸片23的第二导体构件62a。第一导体构件61a和第二导体构件62a各自被实现为配线(即，接合线)。包括第一导体构件61a的该双向开关8a将第一横向晶体管1的第一源极电极1S电气连接至第一导电层10，以使第一源极电极1S的电位和第一导电层10的电位彼此相等。换句话说，第一导电层10的电位被确定为第一横向晶体管1的第一源极电极1S的电位。更具体地，该双向开关8a能够使第一芯片100的第一基板12的电位和第一源极电极1S的电位彼此相等。另外，包括第二导体构件62b的双向开关8a将第二横向晶体管2的第二源极电极2S电气连接至第二导电层20，以使第二源极电极2S的电位和第二导电层20的电位彼此相等。换句话说，第二导电层20的电位被确定为第二横向晶体管2的第二源极电极2S的电位。更具体地，该双向开关8a能够使第二芯片200的第二基板22的电位和第二源极电极2S的电位彼此相等。
双向开关装置9a的封装件7是表面安装型封装件。如上所述，封装件7包括第一栅极端子G1、第一源极端子S1、第二栅极端子G2、第二源极端子S2、电气绝缘基板71和封装件本体70。在双向开关装置9a中，第一横向晶体管1的第一栅极电极1G和第一源极电极1S分别电气连接至第一栅极端子G1和第一源极端子S1。在双向开关装置9a中，第二横向晶体管2的第二栅极电极2G和第二源极电极2S分别电气连接至第二栅极端子G2和第二源极端子S2。
封装件7的封装件本体70是以大致长方体形状形成的。封装件本体70具有电气绝缘特性。在本实施例中，封装件本体70由具有电气绝缘特性的树脂制成。封装件本体70可以由密封树脂(诸如具有黑色颜料的环氧树脂等)制成并具有不透明性。在以下的说明中，第一芯片100和第二芯片200并排布置的方向在下文将被称为封装件本体70的“第一方向F1”，并且与第一方向F1和封装件本体70的厚度方向F3垂直的方向在下文将被称为“第二方向F2”。
在封装件7中，第一源极端子S1和第二源极端子S2在相对于封装件本体70的第一方向F1上被布置成彼此间隔开并且电气绝缘。在本实施例中，封装件本体70的一部分插入在第一源极端子S1和第二源极端子S2之间。同样，第一栅极端子G1和第二栅极端子G2也在相对于封装件本体70的第一方向F1上被布置成彼此间隔开并且电气绝缘。在本实施例中，封装件本体70的一部分插入在第一栅极端子G1和第二栅极端子G2之间。
双向开关装置9a包括安装有第一导电裸片13和第二导电裸片23的单个电气绝缘基板71。在这种情况下，第一导电裸片13和第二导电裸片23在电气绝缘基板71上彼此间隔开。电气绝缘基板71是以矩形板状形成的。在平面图中，电气绝缘基板71具有矩形形状。在沿着电气绝缘基板71的厚度方向观看时，电气绝缘基板71的面积大于第一导电裸片13和第二导电裸片23的组合面积。为了更高效地使第一芯片100和第二芯片200所产生的热消散，电气绝缘基板71与封装件本体70相比适当地具有更高的导热率。例如，电气绝缘基板71可被实现为AlN陶瓷基板。在该封装件7中，电气绝缘基板71的与具有第一导电裸片13和第二导电裸片23的面相反的另一面在封装件本体70的背面露出。
在该双向开关装置9a中，第一栅极端子G1、第二栅极端子G2、第一源极端子S1、第二源极端子S2的各个部分经由封装件本体70的背面和侧面露出。在封装件7中，第一栅极端子G1、电气绝缘基板71和第一源极端子S1在相对于封装件本体70的第二方向F2上被布置成彼此间隔开。另外，在封装件7中，第二栅极端子G2、电气绝缘基板71和第二源极端子S2也在相对于封装件本体70的第二方向F2上被布置成彼此间隔开。
为了防止利用施加在第一源极端子S1和第二源极端子S2之间的电压使第一导电裸片13和第二导电裸片23放电，在第一导电裸片13和第二导电裸片23的各个对向面之间适当地留有一些间隙。
双向开关装置9a包括将第一源极电极1S和第一源极端子S1连接在一起的配线31a、以及将第二源极电极2S和第二源极端子S2连接在一起的配线32a。双向开关装置9a还包括将第一栅极电极1G和第一栅极端子G1连接在一起的配线41a、以及将第二栅极电极2G和第二栅极端子G2连接在一起的配线42a。这些配线31a、32a、41a和42a各自可以是接合线。
可选地，封装件7还可以以与第一栅极端子G1、第二栅极端子G2、第一源极端子S1和第二源极端子S2分开的方式包括分别连接至第一栅极电极1G、第二栅极电极2G、第一源极电极1S和第二源极电极2S的第一栅极感测端子、第二栅极感测端子、第一源极感测端子和第二源极感测端子、以及其它端子。
如上所述，第一横向晶体管1的第一源极电极1S与第一导电层10经由第一导体构件61a彼此电气连接，由此使第一导电层10的电位等于第一源极电极1S的电位。另外，第二横向晶体管2的第二源极电极2S与第二导电层20经由第二导体构件62a彼此电气连接，由此使第二导电层20的电位等于第二源极电极2S的电位。这样使第一基板12和第二基板22的电位稳定。因此，允许该双向开关8a更稳定地进行其开关操作。
假设在该双向开关8a中，第一漏极电极1D和第一源极电极1S之间的漏极-源极电压例如是100V。此外，假设在该双向开关8a中，第一栅极电极1G和第一源极电极1S之间的栅极-源极电压例如是5V。与第一基板12没有电气连接至第一源极电极1S的情形(即，第一基板12未接地而是具有浮动电位的情形)相比，该双向开关8a能够更可靠地减少第一半导体层11中的从第一漏极电极1D指向第一栅极电极1G的电力线的数量。这样使该双向开关8a的第一栅极电极1G和第一漏极电极1D之间的电容小于第一基板12和第一源极电极1S具有相互不同的电位的开关中的第一栅极电极1G和第一漏极电极1D之间的电容。
同样地，与第二基板22没有电气连接至第二源极电极2S的情形相比，该双向开关8a也能够更可靠地减少第二半导体层21中的从第二漏极电极2D指向第二栅极电极2G的电力线的数量。这样使该双向开关8a的第二栅极电极2G和第二漏极电极2D之间的电容小于第二基板22和第二源极电极2S具有相互不同的电位的开关中的第二栅极电极2G和第二漏极电极2D之间的电容。这使得根据本实施例的双向开关8a能够更快地进行其开关操作。
如从以上对实施例的说明可以看出，双向开关8a包括第一导电层10、第二导电层20、第一横向晶体管1、第二横向晶体管2、连接构件5a、第一导体构件61a和第二导体构件62a。第一导电层10具有沿着第一导电层10的厚度方向彼此相对布置的正面101和反面102。第二导电层20具有沿着第二导电层20的厚度方向彼此相对布置的正面201和反面202。第一横向晶体管1包括第一半导体层11、第一源极电极1S、第一栅极电极1G和第一漏极电极1D。第一半导体层11形成在第一导电层10的正面101上。第一源极电极1S、第一栅极电极1G和第一漏极电极1D全部布置在第一半导体层11的一个面上。第一半导体层11的该一个面与第一半导体层11中的与第一导电层10接触的另一面相对。第二横向晶体管2包括第二半导体层21、第二源极电极2S、第二栅极电极2G和第二漏极电极2D。第二半导体层21形成在第二导电层20的正面201上。第二源极电极2S、第二栅极电极2G和第二漏极电极2D全部布置在第二半导体层21的一个面上。第二半导体层21的该一个面与第二半导体层21中的与第二导电层20接触的另一面相对。连接构件5a将第一横向晶体管1和第二横向晶体管2反向串联地连接在一起。第一导体构件61a将第一横向晶体管1的第一源极电极1S电气连接至第一导电层10。第二导体构件62a将第二横向晶体管2的第二源极电极2S电气连接至第二导电层20。这使得双向开关8a能够以提高的稳定性进行其开关操作。
在该双向开关8a中，第一导电层10包括：第一导电裸片13；以及具有导电性的第一基板12，其沿着第一导电层10的厚度方向位于第一导电裸片13和第一半导体层11之间，并且接合至第一导电裸片13。第一源极电极1S电气连接第一导电裸片13，并且还经由第一导电裸片13电气连接至第一基板12。第二导电层20包括：第二导电裸片23；以及具有导电性的第二基板22，其沿着第二导电层20的厚度方向位于第二导电裸片23和第二半导体层21之间，并且接合至第二导电裸片23。第二源极电极2S电气连接第二导电裸片23，并且还经由第二导电裸片23电气连接至第二基板22。这使得第一基板12的电位大致等于第一源极电极1S的电位，并且还使得第二基板22的电位大致等于第二源极电极2S的电位，由此允许双向开关8a甚至更快地接通。
在该双向开关8a中，连接构件5a通过将第一漏极电极1D和第二漏极电极2D电气连接在一起，将第一横向晶体管1和第二横向晶体管2反向串联地连接在一起。这允许双向开关8a用作具有共漏极连接的双向开关。
在该双向开关8a中，第一导体构件61a和第二导体构件62a各自被实现为配线。这允许在双向开关8a中容易地形成第一导体构件61a和第二导体构件62a。
双向开关装置9a包括：双向开关8a；第一栅极端子G1，其电气连接至第一栅极电极1G；第二栅极端子G2，其电气连接至第二栅极电极2G；以及封装件本体70。在封装件本体70中，容纳有第一栅极端子G1、第二栅极端子G2和双向开关8a的至少一部分。这允许双向开关装置9a能够以提高的稳定性进行其开关操作。
接着，将参考图4来说明根据本实施例的变形例的双向开关8b和包括该双向开关8b的双向开关装置9b。在以下的说明中，根据本变形例的双向开关8b和双向开关装置9b中的、具有与根据上述第一实施例的双向开关8a和双向开关装置9a的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记指定。
在根据本变形例的双向开关8b中，第一导体构件61b和第二导体构件62b不同于根据第一实施例的双向开关8a的第一导体构件61a和第二导体构件62a。
另外，根据该第一变形例的双向开关8b的第一导电层10不包括第一导电裸片13，而是仅由第一基板12构成。第一基板12布置在第一半导体层11和电气绝缘基板71之间。同样，根据该第一变形例的双向开关8a的第二导电层20也不包括第二导电裸片23，而是仅由第二基板22构成。第二基板22布置在第二半导体层21和电气绝缘基板71之间。
在根据本变形例的双向开关8b中，第一导体构件61b被实现为形成在第一源极电极1S的正下方以贯穿第一半导体层11的通路(也称为“通路导体”)。第一源极电极1S经由第一导体构件61b电气连接至第一基板12。第一导体构件61b到达第一基板12的厚度的中途。例如，可以通过蚀刻和电镀技术形成该通路。
在双向开关8b中，第二导体构件62b被实现为形成在第二源极电极2S的正下方以贯穿第二半导体层21的通路(也称为“通路导体”)。第二源极电极2S经由第二导体构件62b电气连接至第二基板22。第二导体构件62b到达第二基板22的厚度的中途。例如，可以通过蚀刻和电镀技术形成该通路。
根据本变形例的双向开关8b和双向开关装置9b与根据第一实施例的双向开关8a和双向开关装置9a相比，能够减少所需的部件的数量、平面尺寸和厚度。
将逐一地列举其它变形例。
在双向开关8a中，第一横向晶体管1和第二横向晶体管2不必如针对典型实施例所述那样布置。例如，第一横向晶体管1和第二横向晶体管2还可被布置成使得第一栅极电极1G和第二栅极电极2G相对于穿过封装件本体70的第一方向F1上的中央并且与封装件本体70的第二方向F2平行的线彼此对称布置。这允许双向开关装置9a使用基本上相同长度的配线41a和42a。因而，双向开关装置9a的配线41a和42a具有基本上相等的电阻值和基本上相等的寄生电感值。这降低了在双向开关8a和双向开关装置9a中第一横向晶体管1和第二横向晶体管2以不同的方式工作的机会，由此进一步使这两者的开关操作稳定。
第一基板12和第二基板22例如可以具有150μm的厚度。然而，这仅仅是示例且不应被解释为限制性的。
此外，第一导电层10和第二导电层20各自可以包括诸如蓝宝石基板等的绝缘基板来代替硅的第一基板12和第二基板22。在这种情况下，绝缘基板适当地尽可能薄以抑制切换速率的下降，并且绝缘基板的厚度适当地等于或小于第一半导体层11和第二半导体层21的厚度。在这种情况下，即使在使用被实现为绝缘基板的第一基板和第二基板时，双向开关8a也仍能够减小第一漏极电极1D和第一栅极电极1G之间的电容以及第二漏极电极2D和第二栅极电极2G之间的电容。
此外，在上述实施例中，双向开关装置9a包括面安装型封装件作为封装件7。然而，这仅仅是示例且不应被解释为限制性的。可替代地，双向开关装置9a的封装件也可以是诸如TO-22等的引线型封装件。在这种情况下，双向开关装置9a可以包括第一源极端子S1、第二源极端子S2、第一栅极端子G1和第二栅极端子G2作为各个引线端子。
此外，在双向开关装置9a中，第一源极端子S1和第二源极端子S2彼此电气绝缘。然而，这仅仅是示例且不应被解释为限制性的。可替代地，第一源极端子S1和第二源极端子S2也可被实现为单个共源极端子。
此外，在双向开关装置9a中，第一栅极端子G1和第二栅极端子G2彼此电气绝缘。然而，这仅仅是示例且不应被解释为限制性的。可替代地，第一栅极端子G1和第二栅极端子G2也可被实现为单个共栅极端子。
(第二实施例)
接着，将参考图5来说明根据第二实施例的双向开关8c和双向开关装置9c。在根据本实施例的双向开关8c和双向开关装置9c中，连接构件5b具有与第一实施例的连接构件5a不同的结构。在以下的说明中，根据第二实施例的双向开关8c和双向开关装置9c中的、具有与根据上述第一实施例的双向开关8a和双向开关装置9a的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记指定，并且这里将省略对该构成元件的详细说明。
根据本实施例的双向开关8c包括导电基板5ba来代替根据第一实施例的双向开关装置9a的电气绝缘基板71。根据本实施例的双向开关8c还包括夹持在第一导电裸片13和导电基板5ba之间的第一电气绝缘层141以及夹持在第二导电裸片23和导电基板5ba之间的第二电气绝缘层142。根据本实施例的双向开关8c的连接构件5b包括导电基板5ba、将第一漏极电极1D连接至导电基板5ba的配线(导电线)5bb、以及将第二漏极电极2D连接至导电基板5ba的配线(导电线)5bc。配线5bb的一端电气连接至第一漏极电极1D。第一漏极电极1D经由配线5bb电气连接至导电基板5ba。第二漏极电极2D经由配线5bc电气连接至导电基底5ba。这使得第一漏极电极1D和第二漏极电极2D能够经由导电基板5ba、配线5bb和配线5bc电气连接在一起。
在根据本实施例的双向开关8c中，第一漏极电极1D和第二漏极电极2D经由包括导电基板5ba、配线5bb和配线5bc的连接构件5b电气连接在一起。这使得根据本实施例的双向开关8c能够防止连接构件5b电磁干扰配线31a、32a、41a和42a。双向开关8c还减轻了第一栅极电极1G和第一源极电极1S之间以及第二栅极电极2G和第二源极电极2S之间的噪声的影响。根据本实施例的双向开关8c和双向开关装置9c不仅实现了以提高的稳定性进行其开关操作的优点，而且还实现了减轻第一栅极电极1G和第一源极电极1S之间以及第二栅极电极2G和第二源极电极2S之间的噪声的影响的优点。
在双向开关8c和双向开关装置9c中，导电基板5ba可以由铜、铜合金或任何其它合适的材料制成。导电基板5ba被实现为导电裸片。在双向开关8c和双向开关装置9c中，适当地设置第一电气绝缘层141和第二电气绝缘层142的厚度，使得在第一源极端子S1和第二源极端子S2之间产生的电位差不会对第一电气绝缘层141或第二电气绝缘层142造成介电击穿。在双向开关8c和双向开关装置9c中，第一电气绝缘层141和第二电气绝缘层142适当地尽可能薄。
在双向开关8c中，连接构件5b包括面向第一导电层10的反面102和第二导电层20的反面202的单个导电基板5ba、连接第一漏极电极1D和导电基板5ba的配线5bb、以及连接第二漏极电极2D和导电基板5ba的配线5bc。双向开关8c还包括夹持在第一导电层10和导电基板5ba之间的第一电气绝缘层141以及夹持在第二导电层20和导电基板5ba之间的第二电气绝缘层142。这允许双向开关8c用作具有共漏极连接的双向开关。
(第三实施例)
接着，将参考图6来说明根据第三实施例的双向开关8d和双向开关装置9d。在根据本实施例的双向开关8d和双向开关装置9d中，其第一导体构件61c、第二导体构件62c和连接构件5c不同于根据第一实施例的第一导体构件61a、第二导体构件62b和连接构件5a。根据本实施例的双向开关8d不包括电气绝缘基板71，这是与根据第一实施例的双向开关8a的另一主要区别。
在以下的说明中，根据第三实施例的双向开关8d中的、具有与根据上述第一实施例的双向开关8a的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记指定，并且这里将省略对该构件元件的详细说明。
连接构件5c是将第一漏极电极1D和第二漏极电极2D电气连接在一起的导体层。该导体层是由电镀金属制成的电镀层。连接构件5c的在封装件本体70的第一方向F1中的一个方向上的一端连接至第一漏极电极1D，并且其在封装件本体70的第一方向F1中的另一方向上的另一端电气连接至第二漏极电极2D。连接构件5c被布置成覆盖第一漏极电极1D和第二漏极电极2D。
第一导体构件61c是将第一源极电极1S和第一导电裸片13连接在一起的导体层。该导体层是由电镀金属制成的电镀层。第一导体构件61c包括电气连接至第一源极电极1S的第一部位611和电气连接至第一导电裸片13的第二部位612。第一导体构件61c的第一部位611在平面图中具有L字状。第一导体构件61c的第一部位611被布置成覆盖第一源极电极1S。第一导体构件61c的第二部位612被布置成覆盖第一导电裸片13的一个侧面。第一部位611和第二部位612在封装件本体70的在第二方向F2中的一个方向上的一端处部分露出。第一部位611和第二部位612用作第一源极端子S1。
双向开关8d还包括连接至第一栅极电极1G的第一连接层631。第一连接层631是导体层。该导体层是由电镀金属制成的电镀层。第一连接层631在平面图中具有矩形形状。第一连接层631的长度方向的一端电气连接至第一栅极电极1G。第一连接层631也用作第一栅极端子G1。第一连接层631的另一端在封装件本体70的在第二方向F2中的另一方向上的另一端处露出。
第二导体构件62c是将第二源极电极2S和第二导电裸片23连接在一起的导体层。该导体层是由电镀金属制成的电镀层。第二导体构件62c包括电气连接至第二源极电极2S的第一部位621和电气连接至第二导电裸片23的第二部位622。第二导体构件62c的第一部位621在平面图中具有L字状。第二导体构件62c的第一部位621被布置成覆盖第二源极电极2S。第二导体构件62c的第二部位622被布置成覆盖第二导电裸片23的一个侧面。第一部位621和第二部位622在封装件本体70的在第二方向F2中的一个方向上的一端处部分露出。第一部位621和第二部位622用作第二源极端子S2。
双向开关8d还包括连接至第二栅极电极2G的第二连接层632。第二连接层632是导体层。该导体层是由电镀金属制成的电镀层。第二连接层632在平面图中具有矩形形状。第二连接层632的长度方向的一端电气连接至第二栅极电极2G。第二连接层632也用作第二栅极端子G2。第二连接层632的另一端在封装件本体70的在第二方向F2中的另一方向上的另一端处露出。
在根据本实施例的双向开关8d中，连接构件5c被实现为导体层。根据本实施例的双向开关8d的连接构件5c与根据第一实施例的双向开关8a的连接构件(配线)5a相比具有更大的截面面积。因而，根据本实施例的双向开关8d的连接构件5c与根据第一实施例的双向开关8a的连接构件5a相比具有更小的电阻值和更小的电感值。这使得根据本实施例的双向开关8d和双向开关装置9d不仅能够实现更稳定地进行其开关操作的优点，而且还能够更有效地削减能量损失，由此例如有助于矩阵转换器的节能。
此外，根据本实施例的双向开关8d的连接构件5c与根据第一实施例的双向开关8a的连接构件(配线)5a相比具有更大的表面积。这使得根据本实施例的双向开关8d能够更高效地散热并且更稳定地进行其开关操作。
根据本实施例的双向开关8d使连接构件5c将第一漏极电极1D和第二漏极电极2D连接在一起，因此用作共漏极双向开关。另外，第一导电裸片13和第二导电裸片23分别用作用以安装第一芯片100与第二芯片200的焊盘。因而，双向开关8d和双向开关装置9d与根据第一实施例的双向开关8a和双向开关装置9a相比可以具有更小的尺寸和厚度。
在双向开关8d中，第一导体构件61c和第二导体构件62c各自被实现为导体层。因而，根据本实施例的双向开关8d的第一导体构件61c和第二导体构件62c各自与根据第一实施例的双向开关8a的第一导体构件61a和第二导体构件62a中的关联导体构件相比具有更大的截面面积。这使得双向开关8d和双向开关装置9d能够进一步缩减能量损失。
在双向开关8d中，连接构件5c被实现为导体层。因而，根据本实施例的双向开关8d的连接构件5c与根据第一实施例的双向开关8a的连接构件5a相比具有更大的截面面积。这使得双向开关8d和双向开关装置9d能够进一步缩减能量损失。
在双向开关8d中，第一导体构件61c可以部分地位于封装件本体70的外部。在双向开关8d中，第二导体构件62c也可以部分地位于封装件本体70的外部。
可选地，在双向开关8d中，第一导体构件61c和第一导电裸片13可以经由通路导体电气连接在一起。第二导体构件62c和第二导电裸片23也可以经由通路导体电气连接在一起。
可选地，在双向开关8d中，第一导电裸片13和第二导电裸片23各自可被实现为薄膜导电层。
可选地，在双向开关8d中，第一基板12和第一导电裸片13可以经由通路导体电气连接在一起。第二基板22和第二导电裸片23也可以经由通路导体电气连接在一起。
将参考图7A和图7B来说明根据本实施例的变形例的双向开关8e和双向开关装置9e。在根据本变形例的双向开关8e和双向开关装置9e中，如图7A所示，第一导体构件61d仅包括第一部位611，并且第二导体构件62d仅包括第一部位621。
如图7B所示，第一导电裸片13的与接合至第一基板12的面相对的另一面(即，第一导电层10的反面102)从封装件本体70露出。同样，第二导电裸片23的与接合至第二基板22的面相对的另一面(即，第二导电层20的反面202)从封装件本体70露出。
此外，第一导体构件61d的第一部位611从封装件本体70部分地露出。同样，第二导体构件62d的第一部位621也从封装件本体70部分地露出。
在本变形例中，例如，双向开关装置9e可以面朝下地接合到印刷线路板900上。印刷线路板900包括电气连接至第一源极电极1S的第一源极线911和电气连接至第二源极电极2S的第二源极线912。第一导体构件61d的第一部位611例如可以利用焊料连接至第一源极线911。第二导体构件62d的第一部位621例如可以利用焊料连接至第二源极线912。
第一源极线911例如可以利用配线、夹片或焊料电气连接至第一导电裸片13。第二源极线912例如可以利用配线、夹片或焊料电气连接至第二导电裸片23。
根据本变形例的双向开关8e和双向开关装置9e能够将第一横向晶体管1和第二横向晶体管2所产生的热分别经由第一导电裸片13和第二导电裸片23传导到印刷线路板900。这使得双向开关8e和双向开关装置9e能够使双向开关8e所产生的热高效地消散。
(第四实施例)
将参考图8和图9来说明根据第四实施例的双向开关8f和双向开关装置9f。在以下的说明中，根据本实施例的双向开关8f和双向开关装置9f中的、具有与根据上述第一实施例的双向开关8a和双向开关装置9a的对应部分相同的功能的任何构成元件将由与该对应部分相同的附图标记指定，并且这里将省略对该构成元件的详细说明。
在根据本实施例的双向开关8f中，第一横向晶体管1的第一源极电极1S和第二横向晶体管2的第二源极电极2S利用连接构件5d电气连接在一起。也就是说，根据本实施例的双向开关8f是共源极双向开关。双向开关8f包括第一漏极端子D1和第二漏极端子D2。根据本实施例的双向开关8f既不包括第一导电裸片13也不包括第二导电裸片23，这是与根据第一实施例的双向开关8a的主要区别。
双向开关8f的连接构件5d包括接合至第一导电层10的反面102和第二导电层20的反面202的导电裸片5da。连接构件5d还包括将第一源极电极1S和导电裸片5da连接在一起的配线(导线)5db以及将第二源极电极2S和导电裸片5da连接到在一起的配线(导线)5dc。
第一横向晶体管1的第一漏极电极1D经由配线(导线)31b电气连接至第一漏极端子D1。第二漏极电极2D经由配线(导线)32b电气连接至第二漏极端子D2。
第一漏极端子D1和第二漏极端子D2被布置成在关于封装件本体70的第一方向F1上彼此间隔开并且彼此电气绝缘。在本实施例中，封装件本体70的一部分插入在第一漏极端子D1和第二漏极端子D2之间。第一栅极端子G1和第二栅极端子G2被布置成在关于封装件本体70的第一方向F1上彼此间隔开并且彼此电气绝缘。在本实施例中，封装件本体70的一部分插入在第一栅极端子G1和第二栅极端子G2之间。
在根据本实施例的双向开关8f和双向开关装置9f中，第一源极电极1S和第二源极电极2S经由导电裸片5da、配线5db和配线5dc电气连接在一起。因而，根据本实施例的双向开关8f与根据第一实施例的双向开关8a相比需要更少数量的部件。这使得双向开关8f和双向开关装置9f不仅能够实现更稳定地进行其开关操作的优点，而且还使厚度减小。
在该双向开关8f中，将第一源极电极1S和第二源极电极2S电气连接在一起使得第一横向晶体管1和第二横向晶体管2反向串联地连接在一起(参见图9)。这使得双向开关8f能够用作共源极双向开关。
接着，将参考图10A和图10B来说明根据本实施例的变形例的双向开关8g和双向开关装置9g。
根据本变形例的双向开关8g的连接构件5e例如可被实现为金属层。连接构件5e将第一源极电极1S和第二源极电极2S电气连接在一起。连接构件5e的在封装件本体70的第一方向F1中的一个方向上的一端电气连接至第一源极电极1S，并且其在封装件本体70的第一方向F1中的另一方向上的另一端电气连接至第二源极电极2S。连接构件5e被布置成覆盖第一源极电极1S和第二源极电极2S。连接构件5e从封装件本体70部分露出，因此能够兼用作第一源极端子S1和第二源极端子S2。
根据本变形例的双向开关8g包括第一漏极连接层161、第二漏极连接层162、第一栅极连接层171和第二栅极连接层172。
第一漏极连接层161是导体层。该导体层是由电镀金属制成的电镀层。第一漏极连接层161在平面图中具有矩形形状。第一漏极连接层161电气连接至第一漏极电极1D。第一漏极连接层161从封装件本体70露出以兼用作第一漏极端子D1。
第二漏极连接层162是导体层。该导体层是由电镀金属制成的电镀层。第二漏极连接层162在平面图中具有矩形形状。第二漏极连接层162电气连接至第二漏极电极2D。第二漏极连接层162从封装件本体70露出以兼用作第二漏极端子D2。
第一栅极连接层171是导体层。该导体层是由电镀金属制成的电镀层。第一栅极连接层171在平面图中具有矩形形状。第一栅极连接层171电气连接至第一栅极电极1G。第一栅极连接层171从封装件本体70露出以兼用作第一栅极端子G1。
第二栅极连接层172是导体层。该导体层是由电镀金属制成的电镀层。第二栅极连接层172在平面图中具有矩形形状。第二栅极连接层172电气连接至第二栅极电极2G。第二栅极连接层172从封装件本体70露出以兼用作第二栅极端子G2。
如图10B所示，第一导电裸片13的与接合至第一基板12的面相反的另一面从封装件本体70露出。同样，第二导电裸片23的与接合至第二基板22的面相反的另一面也从封装件本体70露出。
在本变形例中，安装双向开关装置9g的印刷线路板900设置有与第一源极电极1S和第二源极电极2S电气连接的共源极线915、电气连接至第一栅极电极1G的第一栅极线918、以及电气连接至第二栅极电极2G的第二栅极线919。印刷线路板900还设置有电气连接至第一漏极电极1D的第一漏极线916和电气连接至第二漏极电极2D的第二漏极线917。共源极线915和连接构件5e例如可以利用焊料电气连接在一起。第一漏极连接层161例如可以利用焊料电气连接至第一漏极线916。第二漏极连接层162例如可以利用焊料电气连接至第二漏极线917。
共源极线915例如可以利用配线、夹片或焊料电气连接至第一导电裸片13和第二导电裸片23。
在根据本变形例的双向开关8g和双向开关装置9g中，连接构件5e在平面图中具有矩形形状。因而，根据本变形例的双向开关8g的连接构件5e与根据第一实施例的双向开关8a的连接构件5a相比具有更小的电阻值和更小的电感值。这使得根据本变形例的双向开关8g和双向开关装置9g不仅能够实现使第一横向晶体管1和第二横向晶体管2的开关操作稳定的优点，而且还能够更有效地缩减能量损失。
在根据本实施例的双向开关装置9g中，例如利用配线(导线)将共源极线915和第一导电裸片13电气连接可以使第一源极电极1S的电位等于第一导电层10的电位。另外，在双向开关装置9g中，例如利用配线(导线)将共源极线915和第二导电裸片23电气连接可以使第二源极电极2S的电位等于第二导电层20的电位。
附图标记说明
1 第一横向晶体管
10 第一导电层
101 正面
102 反面
11 第一半导体层
11a 面
12 第一基板
13 第一导电裸片
1D 第一漏极电极
1G 第一栅极电极
1S 第一源极电极
2 第二横向晶体管
20 第二导电层
201 正面
202 反面
21 第二半导体层
21a 面
22 第二基板
23 第二导电裸片
2S 第二源极电极
2D 第二漏极电极
2G 第二栅极电极
2S 第二源极电极
5a,5b,5c 连接构件
5ba 导电基板
5bb 配线
5bc 配线
61a,61c 第一导体构件
62a,62c 第二导体构件
5da 导电裸片
8a,8b,8c,8d,8f,8g 双向开关
70 封装件本体
9a,9b,9c,9d,9f,9g 双向开关装置
D1 第一漏极端子
D2 第二漏极端子
G1 第一栅极端子
G2 第二栅极端子
S1 第一源极端子
S2 第二源极端子

Claims (10)

1.一种双向开关，包括：
第一导电层，其具有沿着所述第一导电层的厚度方向彼此相反布置的正面和反面；
第二导电层，其具有沿着所述第二导电层的厚度方向彼此相反布置的正面和反面；
第一横向晶体管，其包括第一半导体层、第一源极电极、第一栅极电极和第一漏极电极，所述第一半导体层布置在所述第一导电层的所述正面上，所述第一源极电极、所述第一栅极电极和所述第一漏极电极全部布置在所述第一半导体层的一个面上，所述第一半导体层的该一个面与所述第一半导体层的同所述第一导电层接触的另一面相反；
第二横向晶体管，其包括第二半导体层、第二源极电极、第二栅极电极和第二漏极电极，所述第二半导体层布置在所述第二导电层的所述正面上，所述第二源极电极、所述第二栅极电极和所述第二漏极电极全部布置在所述第二半导体层的一个面上，所述第二半导体层的该一个面与所述第二半导体层的同所述第二导电层接触的另一面相反；
连接构件，其将所述第一横向晶体管和所述第二横向晶体管反向串联地连接在一起；
第一导体构件，其将所述第一横向晶体管的所述第一源极电极电气连接至所述第一导电层；以及
第二导体构件，其将所述第二横向晶体管的所述第二源极电极电气连接至所述第二导电层。
2.根据权利要求1所述的双向开关，其中，
所述第一导电层包括第一导电裸片和具有导电性的第一基板，所述第一基板沿着所述第一导电层的厚度方向位于所述第一导电裸片和所述第一半导体层之间，所述第一基板接合至所述第一导电裸片，
所述第一源极电极电气连接至所述第一导电裸片，并且还经由所述第一导电裸片电气连接至所述第一基板，
所述第二导电层包括第二导电裸片和具有导电性的第二基板，所述第二基板沿着所述第二导电层的厚度方向位于所述第二导电裸片和所述第二半导体层之间，所述第二基板接合至所述第二导电裸片，以及
所述第二源极电极电气连接至所述第二导电裸片，并且还经由所述第二导电裸片电气连接至所述第二基板。
3.根据权利要求1或2所述的双向开关，其中，
所述连接构件通过将所述第一漏极电极和所述第二漏极电极电气连接在一起，来将所述第一横向晶体管和所述第二横向晶体管反向串联地连接在一起。
4.根据权利要求1或2所述的双向开关，其中，
所述连接构件通过将所述第一源极电极和所述第二源极电极电气连接在一起，来将所述第一横向晶体管和所述第二横向晶体管反向串联地连接在一起。
5.根据权利要求1至4中任一项所述的双向开关，其中，
所述第一导体构件和所述第二导体构件各自为配线。
6.根据权利要求1至4中任一项所述的双向开关，其中，
所述第一导体构件和所述第二导体构件各自为导体层。
7.根据权利要求3所述的双向开关，其中，
所述连接构件包括：一个导电基板，其面向所述第一导电层的所述反面和所述第二导电层的所述反面；将所述第一漏极电极连接至所述导电基板的配线；以及将所述第二漏极电极连接至所述导电基板的另一配线，以及
所述双向开关还包括：第一电气绝缘层，其设置在所述第一导电层和所述导电基板之间；以及第二电气绝缘层，其设置在所述第二导电层和所述导电基板之间。
8.根据权利要求1至6中任一项所述的双向开关，其中，
所述连接构件为导体层。
9.一种双向开关装置，包括：
根据权利要求1至8中任一项所述的双向开关；
第一栅极端子，其电气连接至所述第一栅极电极；
第二栅极端子，其电气连接至所述第二栅极电极；以及
封装件本体，其容纳所述第一栅极端子、所述第二栅极端子、以及所述双向开关的至少一部分。
10.根据权利要求9所述的双向开关装置，其中，
所述双向开关的所述第一导体构件部分地位于所述封装件本体的外部，以及
所述双向开关的所述第二导体构件部分地位于所述封装件本体的外部。
CN201880023381.1A 2017-03-31 2018-03-26 双向开关和包括该开关的双向开关装置 Active CN110476232B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-072701 2017-03-31
JP2017072701 2017-03-31
PCT/JP2018/012184 WO2018181198A1 (ja) 2017-03-31 2018-03-26 双方向スイッチ及びそれを備える双方向スイッチ装置

Publications (2)

Publication Number Publication Date
CN110476232A true CN110476232A (zh) 2019-11-19
CN110476232B CN110476232B (zh) 2023-12-12

Family

ID=63675685

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880023381.1A Active CN110476232B (zh) 2017-03-31 2018-03-26 双向开关和包括该开关的双向开关装置

Country Status (5)

Country Link
US (1) US11062981B2 (zh)
EP (1) EP3605594B1 (zh)
JP (1) JP7108602B2 (zh)
CN (1) CN110476232B (zh)
WO (1) WO2018181198A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707631A (zh) * 2020-05-21 2021-11-26 南亚科技股份有限公司 半导体装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12057824B2 (en) 2021-06-29 2024-08-06 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159925A1 (en) * 2007-12-21 2009-06-25 Sanken Electric Co., Ltd. Bidirectional electronic switch
JP2010016093A (ja) * 2008-07-02 2010-01-21 Sharp Corp 半導体装置
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
CN104600062A (zh) * 2013-10-31 2015-05-06 英飞凌科技奥地利有限公司 半导体器件封装
US20160247751A1 (en) * 2015-02-24 2016-08-25 Navitas Semiconductor Inc. Leadless electronic packages for gan devices

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006049341A (ja) * 2004-07-30 2006-02-16 Renesas Technology Corp 半導体装置およびその製造方法
JP5439725B2 (ja) 2008-02-20 2014-03-12 サンケン電気株式会社 半導体スイッチング装置
JP5338433B2 (ja) * 2008-09-30 2013-11-13 富士電機株式会社 窒化ガリウム半導体装置およびその製造方法
JP5386246B2 (ja) * 2009-06-26 2014-01-15 パナソニック株式会社 電力変換装置
US8946868B2 (en) * 2009-09-30 2015-02-03 Silicon Laboratories Inc. Multiple die layout for facilitating the combining of an individual die into a single die
US20110147796A1 (en) 2009-12-17 2011-06-23 Infineon Technologies Austria Ag Semiconductor device with metal carrier and manufacturing method
JP5666157B2 (ja) 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
JP2011254387A (ja) * 2010-06-03 2011-12-15 Rohm Co Ltd 交流スイッチ
US8933533B2 (en) * 2012-07-05 2015-01-13 Infineon Technologies Austria Ag Solid-state bidirectional switch having a first and a second power-FET
US10043738B2 (en) * 2014-01-24 2018-08-07 Silergy Semiconductor Technology (Hangzhou) Ltd Integrated package assembly for switching regulator
JP2015177218A (ja) * 2014-03-13 2015-10-05 株式会社東芝 スイッチング電源
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090159925A1 (en) * 2007-12-21 2009-06-25 Sanken Electric Co., Ltd. Bidirectional electronic switch
JP2010016093A (ja) * 2008-07-02 2010-01-21 Sharp Corp 半導体装置
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
CN104600062A (zh) * 2013-10-31 2015-05-06 英飞凌科技奥地利有限公司 半导体器件封装
US20160247751A1 (en) * 2015-02-24 2016-08-25 Navitas Semiconductor Inc. Leadless electronic packages for gan devices

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707631A (zh) * 2020-05-21 2021-11-26 南亚科技股份有限公司 半导体装置

Also Published As

Publication number Publication date
EP3605594A4 (en) 2020-04-15
WO2018181198A1 (ja) 2018-10-04
US20210104453A1 (en) 2021-04-08
CN110476232B (zh) 2023-12-12
JP7108602B2 (ja) 2022-07-28
US11062981B2 (en) 2021-07-13
EP3605594A1 (en) 2020-02-05
JPWO2018181198A1 (ja) 2020-02-20
EP3605594B1 (en) 2024-05-29

Similar Documents

Publication Publication Date Title
CN205986805U (zh) 电路和封装电子器件
CN104347618B (zh) 电子部件及方法
US20160260697A1 (en) Stacked Half-Bridge Package
US9087766B2 (en) Semiconductor having a normally-on nitride semiconductor transistor and a normally-off silicon semiconductor transistor provided on different metal substrates
US9263440B2 (en) Power transistor arrangement and package having the same
CN102439713B (zh) 具有电隔离背表面的凸点自隔离的GaN晶体管芯片
JP2012517699A (ja) Ｉｉｉ族窒化物デバイスおよび回路
CN110337719B (zh) 引线框架和集成电路连接布置
TW201635473A (zh) 低電磁干擾電路之封裝組態
CN106571386A (zh) 开关电路、半导体器件和方法
CN102034820B (zh) 半导体装置
US10163811B2 (en) Semiconductor package structure based on cascade circuits
US11967545B2 (en) Semiconductor device
CN105702640B (zh) 具有减小的外形规格和增加的载流能力的功率半导体封装
US20180240737A1 (en) Connection arrangements for integrated lateral diffusion field effect transistors having a backside contact
CN110476232A (zh) 双向开关和包括该开关的双向开关装置
CN105529306B (zh) 半导体部件
CN109285830A (zh) 半导体结构
US11664447B2 (en) Semiconductor device and a method of making a semiconductor device
US10593633B2 (en) Semiconductor module
US11764141B2 (en) Semiconductor device
US20170324406A1 (en) Bridge leg circuit assembly and full-bridge circuit assembly
WO2021200166A1 (ja) 半導体装置
CN112420681B (zh) 一种芯片封装结构
US11538795B2 (en) Cascode semiconductor device and method of manufacture

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Osaka, Japan

Applicant after: Panasonic Holding Co.,Ltd.

Address before: Osaka, Japan

Applicant before: Matsushita Electric Industrial Co.,Ltd.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant