JP2015177218A - スイッチング電源 - Google Patents

スイッチング電源 Download PDF

Info

Publication number
JP2015177218A
JP2015177218A JP2014049892A JP2014049892A JP2015177218A JP 2015177218 A JP2015177218 A JP 2015177218A JP 2014049892 A JP2014049892 A JP 2014049892A JP 2014049892 A JP2014049892 A JP 2014049892A JP 2015177218 A JP2015177218 A JP 2015177218A
Authority
JP
Japan
Prior art keywords
terminal
transistor
conductor
power supply
switching power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014049892A
Other languages
English (en)
Inventor
裕介 佐藤
Yusuke Sato
裕介 佐藤
良啓 市東
Yoshihiro Shito
良啓 市東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2014049892A priority Critical patent/JP2015177218A/ja
Priority to US14/336,488 priority patent/US20150262997A1/en
Publication of JP2015177218A publication Critical patent/JP2015177218A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/30—Driver circuits
    • H05B45/37—Converter circuits
    • H05B45/3725—Switched mode power supply [SMPS]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0048—Circuits or arrangements for reducing losses
    • H02M1/0054—Transistor switching losses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Dc-Dc Converters (AREA)
  • Electronic Switches (AREA)

Abstract

【課題】 スイッチング電源の電力損失を低減する。
【解決手段】 一つの実施形態によれば、スイッチング電源は、第１導電体と第２導電体を含む。第１導電体は、バックゲートがフローティングである第１トランジスタが載置される。第２導電体は、ソース端子が第１トランジスタのドレイン端子に電気的に接続され、バックゲートがソース端子に電気的に接続されたスイッチングトランジスタが載置される。
【選択図】 図１

Description

本発明の実施形態は、スイッチング電源に関する。
スイッチング電源は、民生用機器及び産業用機器に多用されている。スイッチング電源を構成するスイッチングトランジスタには、シリコンパワーＭＯＳＦＥＴ(metal oxide semiconductor field effect transistor)やシリコンＩＧＢＴ(insulated gate bipolar transistor)が主に用いられてきたが、電力損失が大きいという問題点がある。
特開２０１３−１３２３１号公報 特開２０１３−１９７５９０号公報
本実施形態は、電力損失を低減することができるスイッチング電源を提供することにある。
一つの実施形態によれば、スイッチング電源は、第１導電体と第２導電体を含む。第１導電体は、バックゲートがフローティングである第１トランジスタが載置される。第２導電体は、ソース端子が第１トランジスタのドレイン端子に電気的に接続され、バックゲートがソース端子に電気的に接続されたスイッチングトランジスタが載置される。
第１の実施形態に係るスイッチング電源を示す概略断面図である。 第１の実施形態に係るスイッチング電源を示す概略回路図である。 （ａ）はＧａＮ ＦＥＴを示す断面図であり、（ｂ）はＳＢＤを示す断面図である。 第１の実施形態に係るスイッチング電源を示す概略平面図である。 第２の実施形態に係るスイッチング電源を示す概略断面図である。 第２の実施形態に係るスイッチング電源を示す概略回路図である。 第３の実施形態に係るスイッチング電源を示す概略断面図である。 第３の実施形態に係るスイッチング電源を示す概略回路図である。
以下本発明の実施形態について図面を参照しながら説明する。
（第１の実施形態）
まず、第１の実施形態に係るスイッチング電源について、図面を参照して説明する。図１はスイッチング電源を示す概略断面図である。図２はスイッチング電源を示す概略回路図である。本実施形態では、ハイサイド側のスイッチングトランジスタにＧａＮ ＦＥＴを用い、ローサイド側にＧａＮ ＦＥＴ及びＧａＮ ＳＢＤから構成される整流部を用いてスイッチング電源の低損出化を図っている。
図１に示すように、スイッチング電源９０は、導電体１乃至３、ＳＢＤ（ショットキーバリアダイオード Schottky barrier diode）１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３、ボンディングワイヤＢＷ１乃至ＢＷ８、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓを含む。スイッチング電源９０は、例えば、ＬＥＤ照明などの照明装置に適用される。
導電体１乃至３は、互いに離間配置される。ここで、導電体１乃至３は、例えばフレームのベッドとも呼称される。導電体１には、ＳＢＤ１１が載置される。導電体２には、ＧａＮ ＦＥＴ１２が載置される。導電体３には、ＧａＮ ＦＥＴ１３が載置される。導電体１乃至３は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）メッキされた銅（Ｃｕ）、或いは銅合金等から構成される。本実施形態では、導電体２が第１導電体であり、導電体３が第２導電体であり、導電体１が第３導電体である。
ＳＢＤチップであるＳＢＤ１１は、カソードが導電体１に載置され、アノードが上面に配置される。ＧａＮ ＦＥＴチップであるＧａＮ ＦＥＴ１２は、バックゲートが導電体２に載置され、素子形成領域がある主面側が上面に配置される。ＧａＮ ＦＥＴ１２は、ドレイン端子Ｐｄ１、ゲート端子Ｐｇ１、ソース端子Ｐｓ１が主面上に設けられる。ＧａＮ ＦＥＴチップであるＧａＮ ＦＥＴ１３は、バックゲートが導電体３に載置され、素子形成領域がある主面側が上面に配置される。ＧａＮ ＦＥＴ１３は、ドレイン端子Ｐｄ２、ゲート端子Ｐｇ２、ソース端子Ｐｓ２が主面上に設けられる。
ＳＢＤ１１は、例えば、ＧａＮ ＳＢＤである。ＧａＮ ＦＥＴ１２及びＧａＮ ＦＥＴ１３は、例えば、ＧａＮ ＨＥＭＴ（high electron mobility transistor）（Ｒ）である。ＳＢＤ１１、ＧａＮ ＦＥＴ１２、及びＧａＮ ＦＥＴ１３は、高耐圧素子である。
ＧａＮ ＳＢＤは、シリコン ＳＢＤと比較して低オン抵抗を維持しながら高耐圧化が可能である。ＧａＮ ＨＥＭＴは、シリコンＭＯＳＦＥＴと比較してオン抵抗を改善し、高出力動作、高周波動作、高温動作が可能であり、スイッチング損出を大幅に低減することが可能である。
ボンディングワイヤＢＷ１は、一端が導電体１に接続され、他端がＧａＮ ＦＥＴ１２のソース端子Ｐｓ１に接続される。ボンディングワイヤＢＷ２は、一端がＳＢＤ１１のアノードに接続され、他端がＧａＮ ＦＥＴ１２のゲート端子Ｐｇ１に接続される。ボンディングワイヤＢＷ３は、一端がＧａＮ ＦＥＴ１２のドレイン端子Ｐｄ１に接続され、他端がＧａＮ ＦＥＴ１３のソース端子Ｐｓ２に接続される。ボンディングワイヤＢＷ４は、一端が導電体３に接続され、他端がＧａＮ ＦＥＴ１３のソース端子Ｐｓ２に接続される。
ボンディングワイヤＢＷ５は、一端がＧａＮ ＦＥＴ１３のドレイン端子Ｐｄ２に接続され、他端が入力電圧端子Ｐｖｉｎに接続される。ボンディングワイヤＢＷ６は、一端がＳＢＤ１１のアノードに接続され、他端が接地端子Ｐｖｓｓに接続される。ボンディングワイヤＢＷ７は、一端がＧａＮ ＦＥＴ１３のゲート端子Ｐｇ２に接続され、他端が制御端子Ｐｓｓｇに接続され、制御信号ＳｓｇをＧａＮ ＦＥＴ１３に伝送する。ボンディングワイヤＢＷ８は、一端がＧａＮ ＦＥＴ１２のドレイン端子Ｐｄ１に接続され、他端が出力端子Ｐｏｕｔに接続される。
図２に示すように、スイッチング電源９０は、ハイサイド側にＧａＮ ＦＥＴ１３が設けられ、ローサイド側に整流部４が設けられる。スイッチング電源９０は、制御信号Ｓｓｇを生成する制御部（図示せず）、インダクタＬ１、平滑化コンデンサＣ１を内部に設けていない。スイッチング電源９０は、負荷８０に電力を供給する。
ここで、インダクタＬ１は、一端が出力端子Ｐｏｕｔに接続され、他端が平滑化コンデンサＣ１の一端に接続される。平滑化コンデンサＣ１は、一端がインダクタＬ１の他端及び負荷８０（例えば、照明装置）に接続され、他端が低電位側電源（接地電位）Ｖｓｓに接続される。負荷８０は、他端が低電位側電源（接地電位）Ｖｓｓに接続される。インダクタＬ１及び平滑化コンデンサＣ１は、出力信号Ｓｏｕｔを安定化させる。
ＧａＮ ＦＥＴ１３は、ノーマリオフ型のＧａＮ ＨＥＭＴから構成されるスイッチングトランジスタである。ＧａＮ ＦＥＴ１３は、ドレインに入力電圧端子Ｐｖｉｎを介して入力電圧Ｖｉｎが供給され、ゲートに制御端子Ｐｓｓｇを介して制御信号Ｓｓｇが入力され、ソースがノードＮ１及びバックゲートに接続される。この結果、ＧａＮ ＦＥＴ１３は、バックゲートがソースと同電位に設定される。ＧａＮ ＦＥＴ１３は、ソース側（ノードＮ１）から出力信号Ｓｏｕｔを出力する。
整流部４は、複合カソードがノードＮ１に接続され、複合アノードがノードＮ２及び接地端子Ｐｖｓｓに接続される。整流部４は、ＧａＮ ＦＥＴ１２とＳＢＤ１１を含む。接地端子Ｐｖｓｓは、低電位側電源（接地電位）Ｖｓｓに設定される。整流部４は、ＳＢＤ１１とＧａＮ ＦＥＴ１２から構成される複合ダイオードとも呼称される。
ＧａＮ ＦＥＴ１２は、ノーマリオン型のＧａＮ ＨＥＭＴから構成される第１トランジスタである。ＧａＮ ＦＥＴ１２は、ドレインがノードＮ１に接続され、ゲートがノードＮ２及び接地端子Ｐｖｓｓに接続され、ソースがノードＮ２及び接地端子Ｐｖｓｓに接続される。ＧａＮ ＦＥＴ１２は、ソースがバックゲートに接続されず、バックゲートがフローティングである。ＳＢＤ１１は、カソードがＧａＮ ＦＥＴ１２のソースに接続され、アノードがノードＮ２、接地端子Ｐｖｓｓ、及びＧａＮ ＦＥＴ１２のゲートに接続される。
ＧａＮ ＦＥＴ１２では、バックゲートとソースの電位を同電位にしないように、ソース端子Ｐｓ１を導電体２に電気的に接続せずに、ソース端子Ｐｓ１を導電体１に電気的に接続している。ＧａＮ ＦＥＴ１３では、バックゲートとソースの電位を同電位になるように、ソース端子Ｐｓ２を導電体３に電気的に接続している。
このため、ＧａＮ ＦＥＴ１３を確実にノーマリオフ動作させることができる。
整流部４は、ＧａＮ ＦＥＴ及びＧａＮ ＳＢＤから構成されているので、シリコンデバイスの場合と比較して、寄生インダクタンス及び寄生抵抗を大幅に低減できる。
次に、ＧａＮ ＨＥＭＴ及びＧａＮ ＳＢＤについて図３を参照して説明する。図３（ａ）はＧａＮ ＦＥＴを示す断面図である。図３（ｂ）はＧａＮ ＳＢＤを示す断面図である。ここで、図３（ａ）に示すＧａＮ ＨＥＭＴは、ノーマリオフ型のＧａＮ ＦＥＴ１３に相当する。ノーマリオン型のＧａＮ ＦＥＴ１２については、説明を省略する。
図３（ａ）に示すように、ＧａＮ ＨＥＭＴは、高導電性のシリコン単結晶基板２１の第一主面上にバッファ層２２が設けられる。バッファ層２２の第一主面上にＧａＮ層２３が設けられる。バッファ層２２はシリコン層とＧａＮ層、ＡｌＧａＮ層の間で発生する格子歪を緩和するために設けられる。ＧａＮ層２３の第一主面上にＡｌＧａＮ層２４が設けられる。
ＧａＮ層２３のＡｌＧａＮ層２４側には、２次元電子ガス（“２ＤＥＧ”）が発生する。ＡｌＧａＮ層２４は、活性領域がリセスエッチングされる。ＡｌＧａＮ層２４の第一主面上にドレイン電極２５及びソース電極２６が設けられる。リセスされたＡｌＧａＮ層２４の第一主面上にゲート電極２７が設けられる。ゲート電極２７は、ソース電極２６側に位置をずらしている（ドレインオフセット構造）。ゲート電極２７とソース電極２６の間隔よりも、ゲート電極２７とドレイン電極２５の間隔を大きくしている。
ＡｌＧａＮ層２４、ドレイン電極２５、ソース電極２６、及びゲート電極２７上には、絶縁膜２８（例えば、シリコン窒化膜（ＳｉＮ膜））が設けられる。絶縁膜２８上には、絶縁膜４１が設けられる。絶縁膜４１上には、絶縁膜４１を介してソース電極２６及びゲート電極２７を覆うように、ドレイン電極２５側まで延在するフィールドプレート４２が設けられる。シリコン単結晶基板２１の第一主面と相対向する第二主面上（裏面）にバックゲート電極２９が設けられる。
ＧａＮ ＦＥＴ１３は、ドレインオフセット構造、フィールドプレート４２などを用いることにより、例えば耐圧６００Ｖを実現できる。
図３（ｂ）に示すように、ＧａＮ ＳＢＤは、高不純物濃度のＧａＮ 基板３１の第一主面上に低不純物濃度のＧａＮ層３２が設けられる。ＧａＮ層３２の第一主面上に開口部（図示せず）を有する絶縁膜３３が設けられる。ＧａＮ層３２及び絶縁膜３３上には、開口部を覆い、開口部の両端の絶縁膜３３上まで延在するアノード電極３４が設けられる（いわゆるフィールドフレート構造）。ＧａＮ 基板３１の第一主面と相対向する第二主面上（裏面）にカソード電極３５が設けられる。
次に、スイッチング電源の平面構造について、図４を参照して説明する。図４は、スイッチング電源を示す概略平面図である。ここでは、図１の説明と重複する部分の説明は省略する。
図４に示すように、導電体１乃至３、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３、及びボンディングワイヤＢＷ１乃至ＢＷ８は、封止されている。出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓは、インナーリード部が封止され、アウターリード部が露呈されている。ここで、ボンディングワイヤＢＷ５は、寄生インダクタンス成分を低減するために、長さを短縮化している。ボンディングワイヤＢＷ５の長さが長くなると、寄生インダクタンス成分が増加し、スイッチング動作時に発生するリップルが大きくなる。
上述したように、本実施形態のスイッチング電源では、導電体１乃至３、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３、ボンディングワイヤＢＷ１乃至ＢＷ８、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓが設けられる。ハイサイド側にはＧａＮ ＦＥＴ１３が設けられ、ローサイド側にはＳＢＤ１１及びＧａＮ ＦＥＴ１２から構成される整流部４が設けられる。ＳＢＤ１１は、ＧａＮ ＳＢＤである。ＧａＮ ＦＥＴ１２は、ノーマリオン型ＧａＮ ＨＥＭＴであり、バックゲートがフローティングである。ＳＢＤ１１のカソードとＧａＮ ＦＥＴ１２のバックゲートが同電位にならないように、導電体１にＳＢＤ１１を載置し、導電体２にＧａＮ ＦＥＴ１２を載置している。ＧａＮ ＦＥＴ１３は、ノーマリオフ型ＧａＮ ＨＥＭＴであり、バックゲートがソースと同電位に設定される。同電位にすべきデバイスとそうではないデバイスの導電体を分けることで、ＧａＮ ＦＥＴ１３を確実にノーマリオフ動作させることができる。整流部４は、シリコンデバイスを用いた整流部よりも寄生インダクタンス及び寄生抵抗を低減できる。ＧａＮ ＦＥＴをスイッチングトランジスタに用いているので、シリコンデバイスを用いた場合に比較し、オン抵抗の低減、高スイッチング動作、高出力化が実現できる。
このため、シリコンデバイスを用いたスイッチング電源よりも電力損失を大幅に低減することができる。
なお、本実施形態では、ＧａＮ ＳＢＤを用いているが、代わりにシリコン（Ｓｉ） ＳＢＤを用いてもよい。
（第２の実施形態）
次に、第２の実施形態に係るスイッチング電源について図面を参照して説明する。図５はスイッチング電源を示す概略断面図である。図６はスイッチング電源を示す概略回路図である。本実施形態では、スイッチングトランジスタをデュアルゲート構造にしている。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図５に示すように、スイッチング電源９１は、導電体１乃至３、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３ａ、ボンディングワイヤＢＷ１乃至ＢＷ５、ボンディングワイヤＢＷ６、ボンディングワイヤＢＷ８、ボンディングワイヤＢＷ１１、ボンディングワイヤＢＷ１２、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ１、制御端子Ｐｓｓｇ２、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓを含む。スイッチング電源９１は、例えば、ＬＥＤ照明などの照明装置に適用される。
ＧａＮ ＦＥＴチップであるＧａＮ ＦＥＴ１３ａは、バックゲートが導電体３に載置され、素子形成領域がある主面側が上面に配置される。ＧａＮ ＦＥＴ１３ａは、ドレイン端子Ｐｄ２、ゲート端子Ｐｇ２１、ゲート端子Ｐｇ２２、ソース端子Ｐｓ２が主面上に設けられる。ＧａＮ ＦＥＴ１３ａは、例えば、高耐圧ＧａＮ ＨＥＭＴである。ＧａＮ ＦＥＴ１３ａは、ゲート電極部分が異なるがそれ以外の構造は第１の実施形態のＧａＮ ＦＥＴ１３（図３（ａ）参照）と同様である。本実施形態では、導電体２が第１導電体であり、導電体３ａが第２導電体であり、導電体１が第３導電体である。
ボンディングワイヤＢＷ１１は、一端がＧａＮ ＦＥＴ１３ａのゲート端子Ｐｇ２１に接続され、他端が制御端子Ｐｓｓｇ１に接続され、制御信号Ｓｓｇ１をＧａＮ ＦＥＴ１３ａに伝送する。ボンディングワイヤＢＷ１２は、一端がＧａＮ ＦＥＴ１３ａのゲート端子Ｐｇ２２に接続され、他端が制御端子Ｐｓｓｇ２に接続され、制御信号Ｓｓｇ２をＧａＮ ＦＥＴ１３ａに伝送する。
図６に示すように、スイッチング電源９１は、ハイサイド側にＧａＮ ＦＥＴ１３ａが設けられ、ローサイド側に整流部４が設けられる。スイッチング電源９１は、制御信号Ｓｓｇ１及び制御信号Ｓｓｇ２を生成する制御部（図示せず）、インダクタＬ１、平滑化コンデンサＣ１を内部に設けていない。スイッチング電源９１は、負荷８０に電力を供給する。
ＧａＮ ＦＥＴ１３ａは、ノーマリオフ型のＧａＮ ＨＥＭＴから構成されるデュアルゲートスイッチングトランジスタである。ＧａＮ ＦＥＴ１３ａは、ドレインに入力電圧端子Ｐｖｉｎを介して入力電圧Ｖｉｎが供給され、第１ゲートに制御端子Ｐｓｓｇ１を介して制御信号Ｓｓｇ１が入力され、第２ゲートに制御端子Ｐｓｓｇ２を介して制御信号Ｓｓｇ２が入力され、ソースがノードＮ１及びバックゲートに接続される。この結果、ＧａＮ ＦＥＴ１３ａは、バックゲートがソースと同電位に設定される。ＧａＮ ＦＥＴ１３ａは、ソース側（ノードＮ１）から出力信号Ｓｏｕｔを出力する。デュアルゲート構造のＧａＮ ＦＥＴ１３ａは、第１の実施形態のシングルゲート構造のＧａＮ ＦＥＴ１３と比較し、利得を大きくすることができる。また、ＧａＮ ＦＥＴ１３ａをノーマリオン型のＧａＮ ＨＥＭＴにしても、ゲート電圧が印可されない状態でのリーク電流の発生を低減することができる。
上述したように、本実施形態のスイッチング電源では、導電体１乃至３、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３ａ、ボンディングワイヤＢＷ１乃至ＢＷ５、ボンディングワイヤＢＷ６、ボンディングワイヤＢＷ８、ボンディングワイヤＢＷ１１、ボンディングワイヤＢＷ１２、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ１、制御端子Ｐｓｓｇ２、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓが設けられる。ハイサイド側にはＧａＮ ＦＥＴ１３ａが設けられ、ローサイド側には整流部４が設けられる。ＧａＮ ＦＥＴ１３ａは、デュアルゲート構造のノーマリオフ型ＧａＮ ＨＥＭＴであり、バックゲートがソースと同電位に設定される。このため、第１の実施形態と同様な効果を有する。
（第３の実施形態）
次に、第３の実施形態に係るスイッチング電源について図面を参照して説明する。図６はスイッチング電源を示す概略断面図である。図７はスイッチング電源を示す概略回路図である。本実施形態では、スイッチングトランジスタをカスコード接続された２つのトランジスタ構成にしている。
以下、第１の実施形態と同一構成部分には、同一符号を付してその部分の説明を省略し、異なる部分のみ説明する。
図７に示すように、スイッチング電源９２は、導電体１乃至４、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３、ＧａＮ ＦＥＴ１４、ボンディングワイヤＢＷ１乃至ＢＷ４、ボンディングワイヤＢＷ６乃至ＢＷ８、ボンディングワイヤＢＷ２１乃至ＢＷ２４、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ、制御端子ＰｓｓｇＢ、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓを含む。スイッチング電源９２は、例えば、ＬＥＤ照明などの照明装置に適用される。
導電体１乃至４は、互いに離間配置される。導電体４には、ＧａＮ ＦＥＴ１４が載置される。導電体４は、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）メッキされた銅（Ｃｕ）、或いは銅合金等から構成される。
ＧａＮ ＦＥＴチップであるＧａＮ ＦＥＴ１４は、バックゲートが導電体４に載置され、素子形成領域がある主面側が上面に配置される。ＧａＮ ＦＥＴ１４は、ドレイン端子Ｐｄ３、ゲート端子Ｐｇ３、ソース端子Ｐｓ３が主面上に設けられる。ＧａＮ ＦＥＴ１４は、例えば、高耐圧ＧａＮ ＨＥＭＴである。ＧａＮ ＦＥＴ１４は、第１の実施形態のＧａＮ ＦＥＴ１３と同様な構造を有する。本実施形態では、導電体２が第１導電体であり、導電体３が第２導電体であり、導電体４が第３導電体であり、導電体１が第４導電体である。
ボンディングワイヤＢＷ２１は、一端が導電体４に接続され、他端がＧａＮ ＦＥＴ１４のソース端子Ｐｓ３に接続される。ボンディングワイヤＢＷ２２は、一端がＧａＮ ＦＥＴ１３のドレイン端子Ｐｄ２に接続され、他端がＧａＮ ＦＥＴ１４のソース端子Ｐｓ３に接続される。ボンディングワイヤＢＷ２３は、一端がＧａＮ ＦＥＴ１４のドレイン端子Ｐｄ３に接続され、他端が入力電圧端子Ｐｖｉｎに接続される。ボンディングワイヤＢＷ２４は、一端がＧａＮ ＦＥＴ１４のゲート端子Ｐｇ３に接続され、他端が制御端子ＰｓｓｇＢに接続され、制御信号ＳｓｇＢをＧａＮ ＦＥＴ１４に伝送する。導電体４は、例えばフレームのベッドとも呼称される。
図８に示すように、スイッチング電源９２は、ハイサイド側にＧａＮ ＦＥＴ１３及びＧａＮ ＦＥＴ１４が設けられ、ローサイド側に整流部４が設けられる。スイッチング電源９２は、制御信号Ｓｓｇ及び制御信号ＳｓｇＢを生成する制御部（図示せず）、インダクタＬ１、平滑化コンデンサＣ１を内部に設けていない。ＧａＮ ＦＥＴ１４及びＧａＮ ＦＥＴ１３は、入力電圧端子ＰｖｉｎとノードＮ１の間に直列接続される（カスコード接続）。スイッチング電源９２は、負荷８０に電力を供給する。
ＧａＮ ＦＥＴ１４は、ノーマリオフ型のＧａＮ ＨＥＭＴから構成されるスイッチングトランジスタである。ＧａＮ ＦＥＴ１４は、ドレインに入力電圧端子Ｐｖｉｎを介して入力電圧Ｖｉｎが供給され、ゲートに制御端子ＰｓｓｇＢを介して制御信号Ｓｓｇが入力され、ソースがノードＮ３及びバックゲートに接続される。この結果、ＧａＮ ＦＥＴ１４は、バックゲートがソースと同電位に設定される。ＧａＮ ＦＥＴ１３は、ドレインがノード３に接続される。
ここでは、ＧａＮ ＦＥＴ１３及びＧａＮ ＦＥＴ１４をノーマリオフ型のＧａＮ ＨＥＭＴにしているが、カスコード接続されているのでノーマリオン型のＧａＮ ＨＥＭＴにしてもよい。この場合、ゲート電圧が印可されない状態でのリーク電流の発生を低減することができる。
上述したように、本実施形態のスイッチング電源では、導電体１乃至４、ＳＢＤ１１、ＧａＮ ＦＥＴ１２、ＧａＮ ＦＥＴ１３、ＧａＮ ＦＥＴ１４、ボンディングワイヤＢＷ１乃至ＢＷ４、ボンディングワイヤＢＷ６乃至ＢＷ８、ボンディングワイヤＢＷ２１乃至ＢＷ２４、出力端子Ｐｏｕｔ、制御端子Ｐｓｓｇ、制御端子ＰｓｓｇＢ、入力電圧端子Ｐｖｉｎ、及び接地端子Ｐｖｓｓが設けられる。ハイサイド側にはＧａＮ ＦＥＴ１３及びＧａＮ ＦＥＴ１４が設けられ、ローサイド側には整流部４が設けられる。ＧａＮ ＦＥＴ１３及びＧａＮ ＦＥＴ１４は、ノーマリオフ型ＧａＮ ＨＥＭＴであり、バックゲートがソースと同電位に設定される。このため、第１の実施形態と同様な効果を有する。
なお、実施形態のスイッチング電源は、照明装置に適用したが必ずしもこれに限定されるものではない。シリコンデバイスでは実現できない高周波で且つ高出力を要する民生用、産業用の各種機器などに適用することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１〜４、３ａ 導電体
４ 整流部
１１ ＳＢＤ
１２〜１４、１３ａ ＧａＮ ＦＥＴ
２１ シリコン単結晶基板
２２ バッファ層
２３、３２ ＧａＮ層
２４ ＡｌＧａＮ層
２５ ドレイン電極
２６ ソース電極
２７ ゲート電極
２８、３３、４１ 絶縁膜
３４ アソード電極
３５ カノード電極
４２ フィールドプレート
８０ 負荷
９０〜９２ スイッチング電源
ＢＷ１〜ＢＷ８、ＢＷ１１、ＢＷ１２、ＢＷ２１〜ＢＷ２４ ボンディングワイヤ
Ｃ１ 平滑化コンデンサ
Ｌ１ インダクタ
Ｎ１〜Ｎ３ ノード
Ｐｄ１〜Ｐｄ３ ドレイン端子
Ｐｇ１〜Ｐｇ３、Ｐｇ２１、Ｐｇ２２ ゲート端子
Ｐｏｕｔ 出力端子
Ｐｓ１〜Ｐｓ３ ソース端子
Ｐｓｓｇ、Ｐｓｓｇ１、Ｐｓｓｇ２、ＰｓｓｇＢ 制御端子
Ｐｖｉｎ 入力電圧端子
Ｐｖｓｓ 接地端子
Ｓｓｇ、Ｓｓｇ１、ｓｓｇ２、ＳｓｇＢ 制御信号
Ｖｉｎ 入力電圧
Ｖｓｓ 低電位側電源（接地電位）

Claims (10)

  1. バックゲートがフローティングである第１トランジスタが載置された第１導電体と、
    ソース端子が前記第１トランジスタのドレイン端子に電気的に接続され、バックゲートがソース端子に電気的に接続されたスイッチングトランジスタが載置された第２導電体と、
    を具備することを特徴とするスイッチング電源。
  2. ダイオードが載置された第３導電体を含み、
    前記ダイオードは、カソードが前記第３導電体に接続され、アノードが接地端子に電気的に接続され、
    前記第１トランジスタは、ソース端子が第１ボンディングワイヤを介して前記第３導電体に接続され、ゲート端子が第２ボンディングワイヤを介して前記ダイオードのアノードに接続され、
    前記第１トランジスタ及び前記ダイオードは、整流部を構成し、
    前記スイッチングトランジスタは、ソース端子が第３ボンディングワイヤを介して前記第１トランジスタのドレイン端子に接続され、ソース端子が第４ボンディングワイヤを介して前記第２導電体に接続されてソースがバックゲートに接続され、ゲート端子に制御信号が入力され、ドレイン端子に入力電圧が入力され、
    前記第１トランジスタのドレイン端子側から出力信号が出力される
    ことを特徴とする請求項１に記載のスイッチング電源。
  3. 前記スイッチングトランジスタは、第１ゲート端子及び第２ゲート端子が設けられ、前記第１ゲート端子に第１制御信号が入力され、前記第２ゲート端子に第２制御信号が入力される
    ことを特徴とする請求項２に記載のスイッチング電源。
  4. 前記第１トランジスタはノーマリオン型ＧａＮ ＦＥＴであり、前記スイッチングトランジスタはノーマリオフ型ＧａＮ ＦＥＴであることを特徴とする請求項１又は２に記載のスイッチング電源。
  5. 前記第１トランジスタ及び前記スイッチングトランジスタは、基板が導電性単結晶シリコンから構成されることを特徴とする請求項１乃至４のいずれか1項に記載のスイッチング電源。
  6. バックゲートがフローティングである第１トランジスタが載置された第１導電体と、
    ソース端子が前記第１トランジスタのドレイン端子に電気的に接続され、バックゲートがソース端子に電気的に接続された第１スイッチングトランジスタが載置された第２導電体と、
    ソース端子が前記第１スイッチングトランジスタのドレイン端子に電気的に接続され、バックゲートがソース端子に電気的に接続された第２スイッチングトランジスタが載置された第３導電体と、
    を具備することを特徴とするスイッチング電源。
  7. ダイオードが載置された第４導電体を含み、
    前記ダイオードは、カソードが前記第４導電体に接続され、アノードが接地端子に電気的に接続され、
    前記第１トランジスタは、ソース端子が第１ボンディングワイヤを介して前記第４導電体に接続され、ゲート端子が第２ボンディングワイヤを介して前記ダイオードのアノードに接続され、
    前記第１トランジスタ及び前記ダイオードは、整流部を構成し、
    前記第１スイッチングトランジスタは、ソース端子が第３ボンディングワイヤを介して前記第１トランジスタのドレイン端子に接続され、ソース端子が第４ボンディングワイヤを介して前記第２導電体に接続されてソースがバックゲートに接続され、ゲート端子に第１制御信号が入力され、
    前記第２スイッチングトランジスタは、ソース端子が第５ボンディングワイヤを介して前記第１スイッチングトランジスタのドレイン端子に接続され、ソース端子が第６ボンディングワイヤを介して前記第３導電体に接続されてソースがバックゲートに接続され、ゲート端子に第２制御信号が入力され、
    前記第１トランジスタのドレイン端子側から出力信号が出力される
    ことを特徴とする請求項７に記載のスイッチング電源。
  8. 前記第１トランジスタはノーマリオン型ＧａＮ ＦＥＴであり、前記第１及び第２スイッチングトランジスタはノーマリオフ型又はノーマリオン型ＧａＮ ＦＥＴである
    ことを特徴とする請求項６又は７に記載のスイッチング電源。
  9. 前記第１トランジスタ及び前記第１及び第２スイッチングトランジスタは、基板が導電性単結晶シリコンから構成されることを特徴とする請求項６乃至８のいずれか１項に記載のスイッチング電源。
  10. 前記ダイオードは、ＧａＮ ＳＢＤ（ショットキーバリアダイオード）又はＳｉ ＳＢＤであることを請求項１乃至９のいずれか１項に記載のスイッチング電源。
JP2014049892A 2014-03-13 2014-03-13 スイッチング電源 Pending JP2015177218A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014049892A JP2015177218A (ja) 2014-03-13 2014-03-13 スイッチング電源
US14/336,488 US20150262997A1 (en) 2014-03-13 2014-07-21 Switching power supply

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014049892A JP2015177218A (ja) 2014-03-13 2014-03-13 スイッチング電源

Publications (1)

Publication Number Publication Date
JP2015177218A true JP2015177218A (ja) 2015-10-05

Family

ID=54069736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014049892A Pending JP2015177218A (ja) 2014-03-13 2014-03-13 スイッチング電源

Country Status (2)

Country Link
US (1) US20150262997A1 (ja)
JP (1) JP2015177218A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10756084B2 (en) * 2015-03-26 2020-08-25 Wen-Jang Jiang Group-III nitride semiconductor device and method for fabricating the same
JP7108602B2 (ja) * 2017-03-31 2022-07-28 パナソニックホールディングス株式会社 双方向スイッチ及びそれを備える双方向スイッチ装置
EP3975244A1 (en) * 2020-09-28 2022-03-30 Infineon Technologies Austria AG Semiconductor package and method of manufacturing a semiconductor package

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5212396A (en) * 1983-11-30 1993-05-18 Kabushiki Kaisha Toshiba Conductivity modulated field effect transistor with optimized anode emitter and anode base impurity concentrations
FR2627033B1 (fr) * 1988-02-04 1990-07-20 Sgs Thomson Microelectronics Circuit de commande de grille d'un transistor mos de puissance fonctionnant en commutation
US5341020A (en) * 1991-04-12 1994-08-23 Sanken Electric Co., Ltd. Integrated multicellular transistor chip for power switching applications
US5455791A (en) * 1994-06-01 1995-10-03 Zaleski; Andrzei Method for erasing data in EEPROM devices on SOI substrates and device therefor
JP4405427B2 (ja) * 2005-05-10 2010-01-27 株式会社東芝 スイッチング素子
JP4869088B2 (ja) * 2007-01-22 2012-02-01 株式会社東芝 半導体記憶装置及びその書き込み方法
US7633801B2 (en) * 2007-06-21 2009-12-15 Micron Technology, Inc. Memory in logic cell
JP2009076680A (ja) * 2007-09-20 2009-04-09 Toshiba Corp 不揮発性半導体記憶装置及びその動作方法
US8436413B2 (en) * 2008-10-15 2013-05-07 Indian Institute Of Technology, Bombay Nonvolatile floating gate analog memory cell
US8391059B2 (en) * 2010-06-25 2013-03-05 Imec Methods for operating a semiconductor device
KR101425857B1 (ko) * 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법

Also Published As

Publication number Publication date
US20150262997A1 (en) 2015-09-17

Similar Documents

Publication Publication Date Title
JP6909881B2 (ja) フェライトビーズを有するスイッチング回路
JP5659182B2 (ja) 窒化物半導体素子
JP5883799B2 (ja) 高効率電源回路のための電子デバイスおよび部品
US9654001B2 (en) Semiconductor device
US10720914B1 (en) Semiconductor device and semiconductor package
TWI475691B (zh) 第三族氮化物裝置和電路
KR101539531B1 (ko) 반도체 장치
US9966945B2 (en) Semiconductor device
US8593068B2 (en) Two-wire AC switch
US10243477B2 (en) Semiconductor device having a bypass capacitor
US9324851B2 (en) DC/DC converter circuit of semiconductor device having a first transistor of a normally-off type and a second transistor of a normally-on type
US9196686B2 (en) Diode circuit and DC to DC converter
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
JP2015177218A (ja) スイッチング電源
US10771057B1 (en) Semiconductor device
JP6352556B1 (ja) 半導体装置
JP6216559B2 (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20160422