KR101425857B1 - 시냅스 모방 반도체 소자 및 그 동작방법 - Google Patents

시냅스 모방 반도체 소자 및 그 동작방법 Download PDF

Info

Publication number
KR101425857B1
KR101425857B1 KR1020120098767A KR20120098767A KR101425857B1 KR 101425857 B1 KR101425857 B1 KR 101425857B1 KR 1020120098767 A KR1020120098767 A KR 1020120098767A KR 20120098767 A KR20120098767 A KR 20120098767A KR 101425857 B1 KR101425857 B1 KR 101425857B1
Authority
KR
South Korea
Prior art keywords
floating body
gate
drain
source
term memory
Prior art date
Application number
KR1020120098767A
Other languages
English (en)
Other versions
KR20140032186A (ko
Inventor
박병국
김형진
김가람
이정한
권민우
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Priority to KR1020120098767A priority Critical patent/KR101425857B1/ko
Priority to US14/018,693 priority patent/US9165242B2/en
Publication of KR20140032186A publication Critical patent/KR20140032186A/ko
Application granted granted Critical
Publication of KR101425857B1 publication Critical patent/KR101425857B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Abstract

본 발명은 생체 모방 계산 시스템 구현에 핵심 소자로 사용되는 반도체 소자 및 그 동작방법에 관한 것으로, 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 반도체 소자의 플로팅 바디에 소스, 드레인 및 게이트가 형성되지 않은 일측으로 장기기억 수단을 구비함으로써, 충격이온화에 따른 생체 신경계의 단기기억은 물론, 단-장기기억 전환 특성과 시냅스 전, 후 뉴런의 신호 시간차에 의한 생체의 인과관계 추론 특성을 모두 모방할 수 있는 저전력 시냅스 모방 반도체 소자 및 그 동작방법을 제공한다.

Description

시냅스 모방 반도체 소자 및 그 동작방법{SYNAPTIC SEMICONDUCTOR DEVICE AND OPERATION METHOD THEREOF}
본 발명은 반도체 소자 및 그 동작방법에 관한 것으로, 더욱 상세하게는 생물학적 시냅스를 모방할 수 있는 반도체 소자 및 그 동작방법에 관한 것이다.
생체의 신경계는 수많은 신경세포 뉴런(neuron)으로 구성되고, 뉴런 간에는 시냅스(synapse)로 연결된다. 시냅스는 뉴런 간 신호전달을 전기적으로 하느냐 화학적으로 하느냐에 따라 전기적 시냅스와 화학적 시냅스로 분류되는데, 전기적 시냅스는 무척추 동물과 심근 세포 등에서 발견되고, 그외엔 화학적 시냅스로 알려져 있으므로, 이하에서 시냅스라 함은 화학적 시냅스를 말하는 것으로 한다.
최근, 생체의 신경계 특히, 뇌신경계를 반도체 소자를 이용하여 신경 모방 회로 시스템(생체 모방 계산 시스템)으로 구성하려는 시도가 많이 있다.
그런데, 생체 모방 계산 시스템을 구현하기 위해서는 다음과 같은 생체의 신경계 특성이 반영되도록 하여야 한다.
우선, 생물학적으로 단기기억은 시냅스 연결 또는 그 연결의 강화로 이루어지고, 장기기억은 반복적인 자극으로 뉴런의 핵에 의한 유전자 발현으로 자극받은 곳에 새 시냅스들의 성장 등을 통해서 이루어진다. 이에 대한 내용은 에릭 R. 캔델의 저서 "기억을 찾아서"[전대호 번역, 랜덤하우스코리아(주) 출판, 2011] pp. 293-308(이하, 선행문헌 1)에 나와 있고, 도 1 및 도 2는 상기 선행문헌 1에 있는 것을 다시 그린 것이다.
상기 선행문헌 1의 저자는 생체가 단기기억에서 장기기억으로 전환되는 메커니즘을 분석하기 위하여, 신경계가 상대적으로 단순한 군소(Aplysia)를 대상으로 자극에 의한 학습(기억) 실험을 하여, 도 1과 같은 결과를 얻었다.
도 1(a)는 군소의 신경계를 단순화하여 그린 것이다. 이에 의하면, 환경자극 즉 꼬리(1)에 가한 충격은 세로토닌을 방출하는 중간뉴런을 활성화하고, 중간뉴런은 수관(2)과 연결된 감각뉴런과 아가미(3)의 움츠림 반사를 통제하는 운동뉴런으로 각각 연결된다.
도 1(b)는 단일한 자극을 주었을 때의 단기기억 메커니즘을 설명하기 위해 도 1(a)의 A부분을 확대한 것으로, 중간뉴런에서 분비된 신경전달물질 세로토닌이 감각뉴런의 수용체와 결합하면서 감각뉴런 내에 환상 AMP(cyclic AMP)와 단백질 카이나이제 A의 양을 증가시키게 되고, 그 결과 감각뉴런의 축색돌기 말단에 신경전달물질이 들어 있는 소낭이 세포막으로 이동되어 터지게 되어, 운동뉴런으로 자극 신호가 전달하게 함으로써, 그 자극을 단기기억 하게 된다.
한편, 도 1(c)는 5번의 반복적인 자극을 주었을 때의 장기기억 메커니즘을 설명하기 위해 도시한 것으로, 반복적인 자극은 중간뉴런에서 반복적으로 분비된 세로토닌에 의하여 감각뉴런 내에 환상 AMP의 양을 더욱 증가시키고 단백질 카이나이제 A와 MAP 카이나이제가 핵으로 이동하여 각각 CREB-1를 활성화하고 CREB-2를 비활성화하여 유전자를 발현하게 함으로써, 새 시냅스들을 성장시키는 등 세포의 기능이나 구조를 변화시켜 그 자극을 장기기억 하게 된다.
따라서, 생체는 일정한 자극을 반복적으로 주었을 때, 뉴런 내에 환상 AMP의 양을 더욱 증가함에 따라, 뉴런의 핵에 의한 유전자 발현으로 시냅스의 기능이나 구조를 변화시킴으로써 단기기억에서 장기기억으로 전환하게 된다.
또한, 상기 선행문헌 1의 저자는, 도 2와 같이, 단일의 감각뉴런이 두 개의 시냅스를 통해 운동뉴런과 연결되는 세포배양 시스템에서, 5번의 세로토닌 주입(5번의 자극)을 받은 시냅스에서만 새 시냅스 말단이 형성되는 등 핵에 의한 유전자 발현의 영향을 받는다는 것을 주장하고 있다.
그 이유로 상기 저자는, 도 2의 확대도와 같이, (1)반복적인 자극으로 감각뉴런의 핵에서 합성된 전령RNA는 휴지상태로 모든 축색돌기 말단으로 보내지나, (2)한 말단에서 5번 주입한 세로토닌은 모든 말단에 열성 상태로 있던 열성 CPEB(Cyto-plasmic Polyadenylation Element Binding protein: 프리온과 같이 자기 영속성을 갖는 단백질)을 우성 CPEB으로 변환하고, (3)우성 CPEB는 열성 CPEB들을 우성 상태로 변환되면서, (4)우성 CPEB가 각 축색돌기 말단으로 퍼지는 전령RNA를 만나 전령RNA를 활성화시키고, 활성화된 전령RNA는 단백질 합성을 하여 새 시냅스 말단을 형성하는 등의 구조 변화로 자극받은 시냅스 부위에 장기기억을 하는 것으로 설명하고 있다.
그리고, 생체 모방 계산 시스템을 구현하기 위해 고려하여야 할 또 다른 생체 신경계의 특성은, 시냅스 전 뉴런(pre-synaptic neuron)과 시냅스 후 뉴런(post-synaptic neuron) 사이의 발화(fire) 시간 차이에 의하여 시냅스 연결성이 달라진다는 Spike-Timing Dependent Plasticity(STDP)이다.
이에 대한 설명을 위하여, 도 3을 참조하면, 우선 각 뉴런(100)(200)(300)은 기본적으로 세포체(cell body; soma) 속에 핵(110)이 있고, 상기 세포체 주위로 자극신호를 전달받는 수상돌기(dendrite, 120)가 복수 개 붙어 있고, 상기 세포체 일측으로 자극신호를 전달하는 축색(또는 축삭)돌기(axon, 130)가 액손 힐락(axon hillock, 122)에 연결되어 있다.
축색돌기(130)는 보통 세포체 직경의 약 10,000배 길이를 가지며, 랑비에르 결절(node of Ranvier, 134)을 사이에 두고 복수 개의 미엘린 수초(myelin sheath, 132)로 감싸지며, 측면 가지(axon collateral, 136)와 축색 말단(axon terminals, 138)으로 구성된다.
시냅스(400)는, 도 3의 확대도에 도시된 바와 같이, 두 뉴런이 연결되는 부위, 즉 시냅스 전 뉴런(pre-synaptic neuron, 200)의 축색 말단과 시냅스 후 뉴런(post-synaptic neuron, 100)의 수상돌기가 20nm 정도의 미세한 간극(synaptic cleft, 402)을 두고 대면하는 부위를 말한다.
시냅스(400)의 기작에 대하여, 도 3의 확대도를 참조하며 간단히 설명하면, 다음과 같다.
우선, 시냅스 전 뉴런(pre-synaptic neuron, 200)에서 역치(Vth, 약 -55mV) 이상의 자극으로 발화(fire)될 경우, 그 자극은 축색돌기를 통하여 탈분극(depolarization)과 재분극(repolarization)을 반복하며 나트륨 채널(202)과 칼륨 채널(미도시)이 번갈아가며 열리고 닫기면서 축색 말단으로 전기적 신호로 전달된다.
시냅스 전 뉴런(200)의 축색 말단으로 전달된 자극은 칼슘 채널(204)을 열리게 하고, 이를 통해 Ca2 + 이온은 세포막 안으로 유입된다. 이렇게 유입된 Ca2 + 이온은 신경전달물질(neurotransmitter, 208)을 감싸고 있는 소낭(206)과 결합하여 소낭(206)이 세포막과 융합하여 내부의 신경전달물질(208)을 시냅스 크리프(402)로 방출하도록 유도한다. 방출된 신경전달물질(208)은 확산 되어 시냅스 크리프(402)를 가로지르며 시냅스 후 뉴런(100)의 수상돌기 막에 이르게 된다.
여기서, 상기 신경전달물질(208)은 2 종류의 채널에 의해 시냅스 전 뉴런(200)으로부터 전달되어 온 자극을 시냅스 후 뉴런(100)에게 화학적으로 전달하게 된다.
즉, 하나는 리간드 게이트 이온채널로서, 확산된 신경전달물질(208)이 직접 이온채널에 결합하는 리간드로 작용하는 것이다. 즉, Na+ 채널(102)에 결합하면 Na+ 이온을 시냅스 후 뉴런(100) 내부로 유입하게 되고, K+ 채널(104)에 결합하면 K+ 이온을 시냅스 후 뉴런(100) 외부로 유출함으로써, 흥분을 유발하거나 감소시키게 된다.
다른 하나는 G-단백질 결합 수용체(106)를 통한 이온채널로서, 확산된 신경전달물질(208)이 직접 시냅스 후 뉴런(100)의 수상돌기 세포막에 형성되어 있는 G-단백질 결합 수용체(106)에 부착하여 활성화하는 것이다. 이때 활성화된 G-단백질 결합 수용체(106)의 알파 소단위가 분리되어 직접 이온채널에 결합하거나 혹은 간접적으로 세포내막에 형성되어 있는 효과기(108)와 결합하여 세포 내 2차전령자(미도시)를 통해 이온채널을 작동시키는 것이다. 즉, Na+ 게이트(102)에 결합하면 Na+ 이온을 시냅스 후 뉴런(100) 내부로 유입하게 되고, K+ 게이트(104)에 결합하면 K+ 이온을 시냅스 후 뉴런(100) 외부로 유출함으로써, 흥분을 유발하거나 감소시키게 된다.
이렇게 시냅스 후 뉴런(100)의 수상돌기(120) 막에서 Na+ 채널(102)을 통하여 내부로 유입된 Na+ 이온은 세포체를 통과하며 확산되어 액손 힐락(122)에 모이게 되고, 다른 수상돌기(120)에서 전달된 이온과 합산되어 이곳 액손 힐락(122)에서 역치(Vth) 이상의 막 전위(탈분극)가 유도되었을 경우, 발화(fire)되어, 도 4와 같은 스파이크(spike) 신호로, 시냅스 후 뉴런(100)의 축색돌기(130)로 다시 탈분극(depolarization)과 재분극(repolarization)을 반복하며 전기적 신호로 자극이 전달하게 된다.
도 3에서는 시냅스 전 뉴런(300)에서 전달된 자극이 서로 다른 시냅스를 통해 시냅스 후 뉴런(100)의 서로 다른 수상돌기(120)로 신호 a, b로 각각 들어와 시냅스 후 뉴런(100)의 액손 힐락(122)에서 합산되어(a+b) 역치(Vth) 이상될 때, 발화(fire)될 수 있음을 보여준다.
그리고, 도 4에서는 점 ①에서 역치(Vth, -55mV)에 도달될 때, 시냅스 후 뉴런(100)의 축색돌기(130) 세포막이 Na+ 채널을 열면서 Na+ 이온유입으로 급격한 막 전위 상승으로 발화(fire)되고, 이어, 점 ②에서 Na+ 채널은 닫힘과 동시에 K+ 채널이 열리며 K+ 이온유출로 막 전위가 하강하게 되는데, 이는 -80mV 정도에서 K+ 채널이 닫힐 때까지 일어나게 되고, 이후에는 Na+ 펌프와 K+ 펌프의 작동으로 원래 막 전위 -70mV로 유지하게 됨을 보여준다.
상기와 같은 이유로, 주로 시냅스 후 뉴런(100)의 액손 힐락(122)에서 첫 발화가 일어나고, 이에 의해 유입된 Na+ 이온은 미엘린 수초(myelin sheath, 132)에 의하여 빠른 속도로 확산되어 이웃 축색돌기 막을 탈분극시키게 됨으로써, 결과적으로 도 4와 같은 스파이크 파형이 축색 말단으로까지 전파하게 된다.
따라서, 실제 생체의 신경계에는, 도 3과 같이, 하나의 뉴런에 2개 이상의 뉴런이 서로 다른 시냅스를 통하여 연결하게 되므로, 생체 모방 계산 시스템을 구현함에 있어서는, 특정 시냅스 전, 후 뉴런 간 발화(fire) 시간 차이의 고려가 중요한 요소로 된다. 즉, 도 3과 같이, 뉴런 100의 액손 힐락(122)에서 발화(fire)가 일어났을 때, 이보다 앞서 발화가 일어난 뉴런 200 또는 300과 연결된 시냅스들에서 그 연결성이 강화되고, 그렇지 않은 시냅스들에서는 연결성이 약화되는 특성이 있음을 고려하여야 한다.
상기와 같은 생체의 신경계 특성을 고려하여, 이를 모방하려는 선행 연구결과들 중에 S. H. Jo, et al., “Nanoscale Memristor Device as Synapse in Neuromorphic Systems,” Nano Letters 10 (4), pp. 1297-1301, 2010(이하, 선행문헌 2)과 D. Kuzum, et al., “Energy Efficient Programming of nanoelectronic Synaptic Devices for Large-Scale Implementation of Associative and Temporal Sequence Learning,” IEEE International Electron Devices Meeting, pp. 693-696, 2011(이하, 선행문헌 3)가 있다.
그런데, 상기 선행문헌 2와 3은 각각 저항성(resistive switching) 물질과 상 변화(phase change) 물질을 이용한 일종의 memristor 기반의 소자로 시냅스를 모방하려는 것이어서, 장기기억 및 시냅스 전, 후 신호가 인가되는 시간 차이로 시냅스의 연결성이 강화 또는 약화되는 특성을 모방한 측면은 있으나, 일시적 입력 신호가 사라지면 짧은 시간 내에 저장된 정보가 자연히 사라지는 단기기억을 모방할 수 없어, 결과적으로 단-장기기억 전환을 구현할 수 없는 문제점이 있다.
그리고, 미국 공개특허 제2012/0084241호(이하, 선행문헌 4)에서도 생체 모방 계산 시스템에 응용될 시냅스 모방 소자로 상 변화 물질을 사용하여, 시냅스 전, 후 뉴런의 발화하는 시간 차이에 의해 두 뉴런을 연결하는 시냅스의 연결성이 변화하는 STDP 특성을 모방하려는 기술이 개시되어 있으나, 상기 선행문헌 2, 3과 마찬가지로, 상 변화 물질의 특성을 이용하였기 때문에 생물학적 시냅스의 단기기억 특성을 구현하지 못하여, 단-장기기억 전환을 구현할 수 없는 문제점이 있다.
본 발명은 상기 종래 기술의 문제점을 해결하며, 생체 신경계의 단기기억은 물론, 단-장기기억 전환 특성과 시냅스 전, 후 신호의 시간차에 의한 생체의 인과관계 추론 특성을 모두 모방할 수 있는 시냅스 모방 반도체 소자 및 그 동작방법을 제공하는데 그 목적이 있다.
상기 목적을 달성하기 위하여, 본 발명에 의한 시냅스 모방 반도체 소자는 제 1 도전형 반도체 물질로 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 플로팅 바디; 상기 제 1 도전형과 반대 타입의 제 2 도전형 반도체 물질로 상기 플로팅 바디를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스와 드레인; 상기 플로팅 바디와 게이트 절연막을 사이에 두고 도전물질로 형성된 게이트; 및 상기 소스, 상기 드레인 및 상기 게이트가 형성되지 않은 상기 플로팅 바디의 일측에 형성된 장기기억 수단을 포함하여 구성된 것을 특징으로 한다.
여기서, 상기 장기기억 수단은 상기 플로팅 바디를 사이에 두고 상기 게이트와 마주보는 위치에 형성될 수 있는데, 구체적으로 상기 플로팅 바디의 일측과 접한 절연막을 사이에 두고 형성된 플로팅 게이트를 포함하는 구조, 특히, 상기 플로팅 게이트는 상기 플로팅 바디의 하부에 형성되고, 상기 절연막은 상기 플로팅 게이트를 둘러싸며 형성되고, 상기 플로팅 게이트의 하부에는 상기 절연막을 사이에 두고 백 게이트가 더 형성된 플로팅 게이트 구조로, 또는 상기 플로팅 바디 상에 상기 소스 및 상기 드레인 중 어느 하나에 전기적으로 연결된 캔틸레버 빔과 다른 하나에 전기적으로 연결된 전극이 이격 공간을 사이에 두고 각각 형성된 전기기계 메모리소자 구조로 형성될 수 있다.
그리고, 상기 플로팅 바디는 상기 소스 및 상기 드레인과 pn 접합으로 접하고, 상기 드레인 쪽의 공핍층에서 충격이온화로 생성된 과잉 홀(excess hole) 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성된 과잉 전자(excess electron)를 저장하였다가 재결합으로 사라지는 것으로 단기기억을 모방할 수 있고, 상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 추가 충격이온화로 생성된 과잉 홀의 유입으로 상기 플로팅 바디의 전도대를 더욱 낮추거나 과잉 전자의 유입으로 상기 플로팅 바디의 가전자대를 더욱 높여주어 충격이온화가 상기 장기기억 수단 가까이서 일어나게 하여 장기기억으로 전환되게 할 수 있다.
또한, 상기 장기기억 수단은 상기 플로팅 바디의 일측과 접한 절연막을 사이에 두고 형성된 플로팅 게이트를 포함하고, 상기 장기기억으로 전환은 상기 플로팅 바디에서 추가 충격이온화가 상기 장기기억 수단 가까이서 일어날 때 상기 플로팅 게이트로 상기 추가 충격이온화에 의해 생긴 핫 홀(hot hole)이나 핫 전자(hot electron)의 유입으로 일어나고, 상기 소스 및 상기 드레인에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 상기 플로팅 게이트로 유입되는 반송자로 생체의 인과관계 추론 특성을 본 발명에 의한 시냅스 모방 반도체 소자로 모방할 수 있다.
그리고, 상기 장기기억 수단을 전기기계 메모리소자 구조로 형성할 경우에, 상기 플로팅 바디의 일측으로 상기 소스 및 상기 드레인 중 어느 하나에 전기적으로 연결된 캔틸레버 빔과 다른 하나에 전기적으로 연결된 컨택 전극이 이격 공간을 사이에 두고 각각 형성된다.
상기 전기기계 메모리소자 구조에서, 상기 플로팅 바디는 상기 소스 및 상기 드레인과 pn 접합으로 접하고, 상기 드레인 쪽의 공핍층에서 충격이온화로 생성된 과잉 홀 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성된 과잉 전자를 저장하였다가 재결합으로 사라지는 것으로 단기기억을 모방할 수 있다.
또한, 상기 전기기계 메모리소자 구조에서, 상기 플로팅 바디는 상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 추가 충격이온화로 생성된 과잉 홀이나 과잉 전자의 유입으로 일정 농도 이상이 될 때 상기 캔틸레버 빔이 휘어 상기 컨택 전극과 전기적으로 접촉되도록 하여 장기기억으로 전환시킬 수 있다.
한편, 본 발명에 의한 시냅스 모방 반도체 소자의 동작방법은 상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 각각 소정의 바이어스 전압을 인가하여 충격이온화로 생성된 과잉 홀 또는 과잉 전자를 상기 플로팅 바디에 저장함으로써 단기기억 동작을 하고, 상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 상기 바이어스 조건과 동일한 조건으로 2번 이상 일정 간격으로 상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 각각 인가되는 경우에 상기 플로팅 게이트로 핫 홀 또는 핫 전자가 유입되면서 장기기억으로 전환되는 동작을 하고, 상기 소스 및 상기 드레인에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 상기 플로팅 게이트로 유입되는 반송자의 종류로 생체의 인과관계 추론 특성을 모방하는 동작을 하는 것을 특징으로 한다.
여기서, 상기 장기기억으로 전환되는 동작은 상기 게이트에 인가되는 전압의 크기에 따라 상기 소스 및 상기 드레인에 인가되는 각 바이어스의 지속시간이 달라지게 하거나, 상기 소스 및 상기 드레인에 인가되는 전압 차이 및 지속시간을 동일하게 유지하면서, 인가 주기에 따라 인가 횟수가 달라지게 하는 것으로 할 수 있다.
또한, 상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 인가되는 각 바이어스 전압은 삼각 스파이크 파형을 갖는 것이 바람직하다.
여기서, 상기 소스, 상기 드레인 및 상기 백 게이트에 인가되는 삼각 스파이크 파형은 모두 동일하고, 상기 게이트에 인가되는 삼각 스파이크 파형은 상기 백 게이트에 인가되는 삼각 스파이크 파형과 동일한 형태이나 반대부호를 갖는 것일 수 있다.
구체적으로, 상기 소스에 인가되는 삼각 스파이크 파형을 시냅스 전 스파이크로 하고, 상기 드레인에 인가되는 삼각 스파이크 파형을 시냅스 후 스파이크로 하여, 상기 시냅스 전, 후 스파이크는 동일한 형태를 갖고 인가 시간간격과 반복횟수에 따라 단기기억에서 장기기억으로 전환되는 동작을 하고, 상기 시냅스 전, 후 스파이크 사이의 지연시간을 이용하여 시냅스 연결성의 강화 또는 약화로 생체의 인과관계 추론 특성을 모방하는 동작을 할 수 있다.
상기 구성에 의하여, 본 발명은 생체 신경계의 단기기억은 물론, 단-장기기억 전환 특성과 시냅스 전, 후 뉴런의 신호 시간차에 의한 생체의 인과관계 추론 특성을 모두 모방할 수 있는 저전력 시냅스 모방 반도체 소자로 생체 모방 계산 시스템 구현에 핵심적으로 활용할 수 있게 된 효과가 있다.
도 1 및 도 2는 에릭 R. 캔델의 저서 "기억을 찾아서"(선행문헌 1)에 게재된 것을 다시 그린 것으로, 각각 생체가 단기기억에서 장기기억으로 전환되는 메커니즘을 설명하기 위한 도면 및 자극을 받은 시냅스에서만 새 시냅스 말단이 형성되는 등 핵에 의한 유전자 발현의 영향을 받아 장기기억으로 저장된다는 것을 설명하기 위한 도면이다.
도 3은 시냅스 전, 후 뉴런 사이의 발화 시간 차이에 의하여 시냅스 연결성이 달라진다는 STDP 특성을 설명하기 위해, 하나의 뉴런에 2개의 뉴런이 연결된 모습을 도시한 것이다.
도 4는 뉴런의 막 전위 변동을 보여주는 스파이크(spike) 파형도이다.
도 5 및 도 6은 본 발명의 일 실시예에 의한 시냅스 모방 반도체 소자의 단면도로, 시냅스 전, 후 스파이크 신호의 시간 차이에 의해 장기기억 수단(60)으로 주입되는 반송자(carrier)가 홀(hole) 또는 전자(electron)로 결정됨을 보여준다.
도 7은 도 5에서 장기기억 수단(60)으로 플로팅 게이트(66) 및 백 게이트(70)를 포함한 구성으로 구현한 시냅스 모방 반도체 소자의 단면도로, 충격이온화(impact ionization)로 발생된 핫 홀(hot hole)이 플로팅 게이트(66)로 주입되면서 장기기억으로 전환되는 것을 보여준다.
도 8은 도 7의 구조에서 드레인 측에 충격이온화가 발생될 동일 바이어스 조건 하에 0.2㎲, 0.8㎲, 0.92㎲로 입력 신호의 지속시간(duration of input signal)을 늘려갈 경우 소스/드레인 방향의 플로팅 바디에서 최소 전도대(minimum conduction band energy)의 변화를 보여주는 시뮬레이션 결과도이다.
도 9는 도 8과 같은 바이어스 조건에서 1㎲ 동안 입력 신호를 주었을 경우 플로팅 바디의 최소 전도대가 더욱 내려오게 되어 소스에서 드레인으로 전자 유입이 커지면서 충격이온화 발생지점이 드레인 쪽의 기판 표면에서 플로팅 게이트(66) 쪽으로 내려옴을 보여주는 시뮬레이션 결과도이다.
도 10은 충격이온화가 발생될 동일한 바이어스 조건에서 입력 신호의 지속시간만 2배씩 증가시킨 다음 리드 시간에 따른 채널의 상대적 전도도(conductivity)를 측정한 전기특성도로, 입력 신호의 지속시간이 클수록 채널의 상대적 전도도가 높은 상태로 유지하게 되어 장기기억 상태로 전환됨을 보여준다.
도 11은 충격이온화가 발생될 동일한 바이어스 조건에서 입력 신호의 지속시간에 따른 플로팅 바디의 과잉 홀 농도(P)와 플로팅 게이트의 전하량(Q)을 각각 측정한 전기특성도로, 플로팅 게이트의 전하량이 증가하기 시작하는 즉, 장기기억으로 전환되는 특정 지속시간이 존재함을 확인할 수 있고, 이 이후에는 갑자기 증가한 과잉 홀 농도는 일정 값을 유지하는 반면 플로팅 게이트의 전하량은 계속 증가하는 함을 알 수 있다.
도 12a 내지 도 12c는 충격이온화가 발생될 동일한 바이어스 조건에서 입력 신호(펄스)를 특정 시간 간격으로 반복적으로 인가할 경우 플로팅 바디의 과잉 홀 농도(P)와 플로팅 게이트의 전하량(Q)의 시간 변화를 측정한 전기특성도로, 도 12a는 플로팅 바디에 저장된 과잉 홀이 재결합으로 사라진 이후의 시간 간격(Ti=1ms)으로, 도 12b 및 도 12c는 반대로 플로팅 바디에 저장된 과잉 홀이 재결합으로 사라지기 이전의 시간 간격으로 각각 Ti=0.1ms, Ti=0.01ms일 경우이다.
도 13은 도 7의 구조에서 소스 및 드레인에 각각 인가되는 삼각 스파이크 파형을 보여주는 것으로, 소스에는 시냅스 전 뉴런(pre-synaptic neuron)의 축색 말단으로 전달된 전기적 신호를 모방한 시냅스 전 스파이크(pre-synaptic spikes), 드레인에는 시낸스 후 뉴런(post-synaptic neuron)의 수상돌기를 통해 전달되어 액손 힐락에서 발화되는 전기적 신호를 모방한 시냅스 후 스파이크(post-synaptic spikes)가 인가되고, 이러한 시냅스 전, 후 스파이크는 각각 일정 지속시간(duration; W=5㎲)을 가지고 일정 기간 간격(50㎲)으로 반복 인가되며, 양자는 일정 지연시간(Δt=tpost-tpre)을 가진다.
도 14 및 도 15는 도 7의 구조에서 각 단자에 삼각 스파이크 파형을 갖는 전압(VD, VS, VBG, VG)이 일정 시간 간격으로 인가될 때, 소스 및 드레인 각각에 인가되는 시냅스 전, 후 스파이크의 시간차(Δt)에 의하여 소스-드레인 간 전압(구동 펄스전압, VD-VS)이 충격이온화을 일으킬 수 있는 크기를 갖는지와 충격이온화로 발생된 것이 홀인지 전자인지 알 수 있음을 보여준다.
도 16은 도 7의 구조에서 소스 및 드레인 각각에 인가되는 시냅스 전, 후 스파이크의 시간차(Δt)에 따른 채널의 상대적 전도도(conductivity)를 측정한 전기특성도로, 이에 의하여 생물학적 신경계의 STDP 특성, 즉 시냅스 연결성의 강화(potentiation)나 약화(depression)를 모방할 수 있음을 보여준다.
도 17은 도 5에서 장기기억 수단(60)으로 캔틸레버 빔(68) 및 컨택 전극(22)를 포함한 전기기계 메모리소자 구조로 구현한 다른 실시예의 시냅스 모방 반도체 소자 단면도이다.
도 18은 도 17의 장기기억 수단으로 채용한 전기기계 메모리소자의 동작관계를 설명하는 히스테리시스(hysteresis) 특성도이다.
이하, 첨부된 도면을 참조하며 본 발명의 바람직한 실시예에 대하여 설명한다. 첨부된 도면에 예시된 소자의 구조나 전기적 특성도는 본 발명의 기술적 사상을 당업자가 이해할 수 있도록 설명하기 위해 제시된 것이어서, 이에 제한되어 본 발명의 기술적 사상을 해석하여서는 아니 된다.
본 발명의 실시예에 따른 시냅스 모방 반도체 소자는, 도 5에 예시한 바와 같이, 기본적으로 제 1 도전형(예컨대, p형) 반도체 물질로 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 플로팅 바디(40); 상기 제 1 도전형과 반대 타입의 제 2 도전형(예컨대, n형) 반도체 물질로 상기 플로팅 바디(40)를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스(10)와 드레인(20); 상기 플로팅 바디(40)와 게이트 절연막(32)을 사이에 두고 도전물질로 형성된 게이트(30); 및 상기 소스(10), 상기 드레인(20) 및 상기 게이트(30)가 형성되지 않은 상기 플로팅 바디(40)의 일측에 형성된 장기기억 수단(60)을 포함하여 구성된다.
여기서, 상기 플로팅 바디(40)는 특정 반송자(carrier)를 잠시 저장함으로써 단기기억을 모방하는 것이므로, 반도체 물질로 형성되되, 주변과 전기적으로 고립되어야 한다.
상기 플로팅 바디(40)가 주변과 전기적으로 고립되기 위한 구체적인 구조는 다양할 수 있으나, 우선 양측으로 접하는 소스(10) 및 드레인(20)과는 반도체 도전형을 달리하여, pn 접합에 의한 공핍 영역으로 격리되도록 하고, 다른 주변과는 절연막이나 공기층을 사이에 두거나 비접촉 방식으로 격리하게 할 수 있다. 물론, 소스(10) 및 드레인(20) 이외의 다른 주변과도 pn 접합에 의한 공핍 영역으로 격리시킬 수 있다.
상기 플로팅 바디(40)를 형성하는 반도체 물질 및 상기 소스(10) 및 드레인(20)을 형성하는 반도체 물질은 동일한 반도체 물질 일 수도 있고, 서로 다른 반도체 물질일 수도 있으나, 플로팅 바디를 갖는 일반 스위칭 소자나 메모리 소자와 같이, 실리콘 기판과 같은 동일한 반도체 기판에 소스/드레인 형성을 위한 불순물 주입으로 도전형만 서로 다르게 형성할 수 있다.
따라서, 본 실시예에 의한 시냅스 모방 반도체 소자도 n채널 소자 구조 및 p채널 소자 구조를 가질 수 있다.
그리고, 상기 플로팅 바디(40)에 특정 반송자(carrier)를 주입하는 방법은 다양하게 있을 수 있으나, n채널 소자 구조에서는 드레인(20) 쪽의 공핍 영역에서 충격이온화(impact ionization)로 생성된 과잉 홀(excess hole)이, p채널 소자 구조에서는 소스(10) 쪽의 공핍 영역에서 충격이온화(impact ionization)로 생성된 과잉 전자(excess electron)가 각각 공급되도록 하는 것이 바람직하다.
이렇게 플로팅 바디(40)로 들어온 과잉 홀이나 과잉 전자는 재결합(recombination) 등으로 사라지기 전에 잠시 저장하게 된다.
n채널 소자 구조에서 플로팅 바디(40)에 저장된 과잉 홀은 바디 전압을 높여서 플로팅 바디의 전도대를 낮추게 되어, 상기 과잉 홀이 사라질 때까지 채널의 전도도를 높여 생물학적 시냅스의 단기기억을 모방할 수 있게 된다.
한편, p채널 소자 구조에서는 플로팅 바디(40)에 저장된 과잉 전자로 바디 전압이 낮아지고 플로팅 바디의 가전자대가 높아져, 상기 과잉 전자가 사라질 때까지 채널의 전도도를 높여 생물학적 시냅스의 단기기억을 모방할 수 있게 된다.
본 실시예에 의한 시냅스 모방 반도체 소자는 상기 플로팅 바디(40)를 중심에 두고, 상기 소스(10)/드레인(20) 이외에, 상기 게이트(30) 및 상기 장기기억 수단(60)을 더 구비하게 된다.
상기 게이트(30)는 상기 소스(10)와 드레인(20) 사이에 채널을 형성하여 드레인(20) 또는 소스(10) 측에 충격이온화가 발생되도록 하기 위한 것이어서, 상기 소스(10)와 드레인(20) 사이로 형성되되, 도 5와 같이, 상기 플로팅 바디(40) 상부는 물론 플로팅 바디(40)의 형상에 따라 어느 일 측면 또는 밑면에도 게이트 절연막(32)을 사이에 두고 도전물질로 형성될 수 있다.
그리고, 상기 장기기억 수단(60)은 상기 플로팅 바디(40) 주변으로 상기 소스(10), 상기 드레인(20) 및 상기 게이트(30)가 형성되지 않은 일측에 형성되어, 드레인(20) 또는 소스(10) 측의 공핍 영역에서 추가 충격이온화로 생긴 반송자에 의하여 단기기억에서 장기기억 상태로 전환하게 한다.
여기서, 장기기억 상태란 플로팅 바디(40)에 저장된 과잉 홀이나 과잉 전자가 재결합 등으로 소실되더라도 계속적으로 채널 전위에 영향을 주어 채널의 전도도를 높게 유지하는 상태를 말하는 것으로, 이로써 생물학적 장기기억을 모방하게 된다.
상기와 같은 장기기억 수단(60)을 구체화하는 실시예는 다양하게 있을 수 있으나, 이하에서 몇 가지만 살펴본다.
우선, 상기 장기기억 수단(60)은 상기 플로팅 바디(40)를 사이에 두고 상기 게이트(30)와 마주보는 위치에 형성될 수 있다.
다시 이에 대한 구체적 실시예로, 도 5와 같이, 상기 게이트(30)가 플로팅 바디(40) 상부에, 상기 장기기억 수단(60)은 그 반대편인 플로팅 바디(40) 하부에 형성될 수 있으나, 이와 반대되는 구조 즉, 상기 게이트(30)가 플로팅 바디(40) 하부에, 상기 장기기억 수단(60)은 그 반대편인 플로팅 바디(40) 상부에 형성될 수도 있다.
나아가, 상기 게이트(30)가 소스(10)와 드레인(20)을 잇는 플로팅 바디(40)의 일측면 상에 형성된다면, 상기 장기기억 수단(60)은 그 반대편인 플로팅 바디(40)의 타측면 상에 형성될 수 있다.
상기와 같이, 상기 장기기억 수단(60)을 형성할 때, 플로팅 바디(40)를 사이에 두고 게이트(30)와 마주보는 반대편에 형성시킴으로써, 플로팅 바디(40)에 충격이온화로 생긴 반송자를 잠시 저장하며 단기기억을 유지하다가 반복되는 충격이온화로 장기기억으로 전환되기 용이한 장점이 있다. 상기 장점에 대한 이유는 후술하기로 한다.
상술한 장기기억 수단(60)은 다양한 반송자 저장 수단 등으로 구체화될 수 있는데, 이하에서는 도 7과 같은 플로팅 게이트 구조와 도 17과 같은 전기기계 메모리소자 구조로 구체화된 예에 대하여 설명한다.
먼저, 상기 장기기억 수단(60)은, 도 7과 같이, 플로팅 바디(40)의 일측과 접한 절연막(64)을 사이에 두고 형성된 플로팅 게이트(66)를 포함한 플로팅 게이트 구조로 구체화될 수 있다. 이때, 상기 플로팅 게이트(66)가 상기 플로팅 바디(40)의 하부에 위치하는 것에 한정되지 아니함은 이미 상술한 바 있다.
그리고, 상기 플로팅 게이트(66)는 추가 충격이온화로 생성된 핫 홀(hot hole)이나 핫 전자(hot electron)가 절연막(64)의 에너지 장벽을 넘어 유입되어, 재결합 등의 소실 우려 없이 장기간 저장되도록 하는 것이어서, 금속이나 불순물이 고농도로 도핑된 반도체 물질과 같은 도전성 물질은 물론이고, 유입된 반송자를 저장할 수 있는 트랩이 많은 질화물(nitride)과 같은 비 도전성 물질로도 형성할 수 있다.
도 7에서는 상기 장기기억 수단(60)의 구체적 실시예로, 플로팅 게이트(66)가 플로팅 바디(40)의 하부에 형성되고, 상기 플로팅 게이트(66)는 절연막(64)으로 둘러싸이며, 상기 플로팅 게이트(66)의 하부에는 상기 절연막(64)을 사이에 두고 백 게이트(70)가 더 형성된 플로팅 게이트 구조를 보여준다.
상기 백 게이트(70)는 후술하는 바와 같이 적절한 바이어스 전압을 인가하여 추가 충격이온화로 생성된 핫 홀이나 핫 전자를 플로팅 게이트(66)로의 유입을 용이하게 하기 위한 것이므로, 상기 플로팅 게이트 구조가 플로팅 바디(40)의 상부나, 측면 상에 형성될 경우에도 절연막(64)을 사이에 두고 플로팅 게이트(66) 상에 형성될 수 있다.
한편, 상기 장기기억 수단(60)은, 도 17과 같이, 상기 플로팅 바디(40)의 하부는 물론, 상기 플로팅 바디(40)의 상부 또는 좌, 우 양 측면 중 어느 일측으로 상기 소스(10) 및 상기 드레인(20) 중 어느 하나에 전기적으로 연결된 캔틸레버 빔(68)과 다른 하나에 전기적으로 연결된 컨택 전극(22)이 이격 공간을 사이에 두고 각각 형성된 전기기계 메모리소자 구조로 구체화될 수 있다.
상기와 같은 전기기계 메모리소자 구조로 상기 장기기억 수단(60)이 구체화된 경우에도, 생물학적 시냅스의 단기기억과 단-장기기억 전환을 모방할 수 있다.
우선, 상기 전기기계 메모리소자 구조를 갖는 실시예로 단기기억의 모방은 앞서 설명한 바와 같이, 드레인(20) 또는 소스(10) 측의 공핍 영역에서 충격이온화로 생성된 과잉 홀(n채널 소자의 경우, 50)이나 과잉 전자(p채널 소자의 경우, 미도시)가 플로팅 바디(40)에 저장되었다가 재결합 등으로 사라지기 전까지 채널의 전도도에 영향을 주게 되는데, 이를 이용하여 이루어진다.
그리고, 단-장기기억 전환의 모방은 다음과 같은 전기기계 메모리소자의 특성을 이용한다.
도 17과 같은 구조에서, 반복적인 자극 즉, 소스(10)와 드레인(20)에 반복적으로 바이어스 전압이 인가될 경우, 추가 충격이온화로 생성된 과잉 홀이나 과잉 전자가 플로팅 바디(40)로 유입되고, 이렇게 유입된 반송자의 농도는, 도 18과 같이, 정전기력에 의하여 캔틸레버 빔(68)을 점차 컨택 전극(20)으로 휘어지게 하고(도 18의 초기 상태 "1"에서 ①~③과정을 거침), 상기 반송자의 농도가 특정 농도 이상이 될 경우 풀인(pull-in) 상태(④)로 캔틸레버 빔(68)이 컨택 전극(20)과 전기적으로 접촉하게 된다.
그런데, 캔틸레버 빔(68)은, 도 18과 같이, 일단 풀인(pull-in) 상태(④)로 되면 소스(10)/드레인(20) 간 전압이 일정 해제 전압(Vrelease)으로 떨어지기 이전에는 그 상태를 유지하는 히스테리시스(hysteresis) 특성이 있다.
따라서, 계속된 자극으로 추가 충격이온화로 과잉 홀이나 과잉 전자가 플로팅 바디(40)로 유입되어 높은 정전기력으로, 일단 캔틸레버 빔(68)을 컨택 전극(20)에 전기적으로 접촉하게 한 이후에는, 자극이 없어지고 플로팅 바디(40)로 유입된 반송자가 재결합 등으로 모두 사라지더라도(도 18의 ⑤), 캔틸레버 빔(68)은 계속 풀인 상태를 유지하게 되어, 소스/드레인 사이에는 높은 전도도를 계속 유지하게 됨으로써, 장기기억 상태로 전환하게 된다.
상기 캔틸레버 빔(68)의 히스테리시스(hysteresis) 특성은 캔틸레버 빔의 물질마다 다르므로, 더욱 안전하게 장기기억 상태로 전환시키기 위해서는 플로팅 바디(40)와 캔틸레버 빔(68) 사이에 상기 플로팅 바디(40)와 접하도록 전하저장층(미도시)을 더 형성하여, 상기 플로팅 게이트 구조에서와 같이, 추가 충격이온화로 생긴 핫 홀이나 핫 전자를 상기 전하저장층에 저장하도록 함이 바람직하다.
이상 설명한 본 발명의 실시예에 따른 시냅스 모방 반도체 소자는, 도 3의 확대도와 같이, 앞 뉴런(200)과 뒤 뉴런(100)을 연결하는 생물학적 시냅스(400)를 모방하기 위한 것이므로, 상기 시냅스 모방 반도체 소자의 소스(10)는 시냅스 전 뉴런(pre-synaptic neuron, 200)의 축색 말단으로 전달된 전기적 신호를 받고, 드레인(20)은 시냅스 후 뉴런(post-synaptic neuron, 100)의 수상돌기를 통해 전달되어 액손 힐락(122)에서 발화되는 전기적 신호를 받는 것으로 하여, 신경망을 모방한 어레이를 구성하며 생체 모방 계산 시스템을 구현할 수 있다.
생물학적 시냅스(400)는 시냅스 전 뉴런(200)의 축색 말단으로 전달된 전기적 신호를 신경전달물질을 이용 화학적 신호로 바꾸어, 즉 단기기억 단계를 거쳐 시냅스 후 뉴런(100)의 수상돌기를 통해 액손 힐락(122)에서 다시 발화되어 전기적 신호를 생성하게 되는데, 본 발명에 의한 시냅스 모방 반도체 소자는 드레인(2) 또는 소스(10) 측의 공핍 영역에서 충격이온화로 상기 신경전달물질에 대응되는 과잉 홀 또는 과잉 전자를 생성하여 이를 플로팅 바디에 저장하였다가 재결합 등으로 사라지기 전까지 채널 전도도를 높게 유지하는 것으로 단기기억을 모방할 수 있다.
또한, 생물학적 시냅스(400)는 자극을 반복적으로 받을 경우, 자극받은 시냅스 부근에 내 시냅스 형성 등 구조적 변화로 장기기억으로 전환하게 되는데, 이는 본 발명에 의한 시냅스 모방 반도체 소자에 의하여, 반복적인 자극은 반복적인 충격이온화 발생으로 플로팅 바디(40)로 더욱 많은 과잉 홀이나 과잉 전자의 유입으로 플로팅 게이트(66)로 핫 홀이나 핫 전자가 주입되도록 하거나 캔틸레버 빔(68)이 컨택 전극(22)에 접촉하도록 함으로써, 플로팅 바디(40)에 저장된 반송자가 재결합 등으로 소실되더라도 채널 전도도를 높게 유지하는 장기기억 상태로 자연스럽게 전환되는 것으로 모방할 수 있다.
물론, 생물학적 시냅스(400)에서도 반복적인 자극은 환상 AMP의 양이 증가되도록 하는 것이므로, 본 발명에 의한 시냅스 모방 반도체 소자에서도 반복적인 충격이온화가 발생하도록 하는 바이어스 인가는 플로팅 바디(40)에 저장된 과잉 홀이나 과잉 전자가 재결합 등으로 사라지기 전에 하는 것이 바람직하다.
그리고, 생물학적 시냅스(400)가 갖는 인과관계 추론 특성, 즉 시냅스 전, 후 뉴런 간 발화(fire) 시간 차이에 따라 시냅스 연결성이 강화(potentiation)되거나 약화(depression)되는 특성도, 본 발명에 의한 시냅스 모방 반도체 소자의 소스(10) 및 드레인(20)에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 용이하게 모방할 수 있다. 이에 대해서는 후술하는 시냅스 모방 반도체 소자의 동작방법에서 상세히 설명될 것이나, 도 6에 도시된 개념으로, 즉 소스(10)보다 드레인(20)에 먼저 높은 바이어스 신호가 인가될 경우 소스(10) 측의 공핍 영역에서 발생한 핫 전자가 홀이 저장된 장기기억 수단(60)에 들어옴으로써, 채널 전도도를 떨어뜨리는 것으로 상기 인과관계 추론 특성을 모방할 수 있다.
따라서, 본 발명에 의한 시냅스 모방 반도체 소자는 생물학적 시냅스(400)가 가지는 단기기억, 단-장기기억 전환 및 인과관계 추론 특성을 모두 모방할 수 있고, 저전력으로 구동할 수 있으므로, 생체 모방 계산 시스템을 구현할 때 핵심적으로 이용될 수 있다.
다음은 도 8 내지 도 16을 참조하며 본 발명의 다른 모습인 시냅스 모방 반도체 소자의 동작방법에 대하여 설명한다.
이하에서는 설명의 편의를 위하여, 도 7과 같은 n채널 소자 구조를 갖는 시냅스 모방 반도체 소자의 동작방법에 대하여 설명하나, p채널 소자나 다른 구조를 갖는 시냅스 모방 반도체 소자의 동작방법에 대해서도 유추 적용할 수 있음을 먼저 밝힌다.
[단기기억 동작]
도 7과 같은 n채널 소자 구조를 갖는 시냅스 모방 반도체 소자에서, 소스(10), 드레인(20), 게이트(30) 및 백 게이트(70)에 각각 소정의 바이어스 전압을 인가하여 드레인(20) 측의 공핍 영역에 충격이온화로 생성된 과잉 홀(50)을 플로팅 바디(40)에 저장함으로써 단기기억 동작을 한다.
여기서, 상기 각 단자에 인가되는 바이어스 전압은 공통 기준전위(common reference potential; 예컨대, 접지<GND>)와의 차이로 인가되는 전압일 수 있다.
이는 특히, 생물학적 시냅스(400)의 시냅스 전 뉴런(200)의 축색 말단으로 전달된 전기적 신호 및 시냅스 후 뉴런(100)의 액손 힐락(122)에서 발화되는 전기적 신호가, 도 4와 같은 스파이크 파형을 갖는 점을 고려하여, 이와 유사한 파형으로, 도 13과 같은 삼각 스파이크 파형을 가진 바이어스 전압이 바람직하다.
보다 구체적으로, 도 14와 같이, 소스(10), 드레인(20) 및 백 게이트(70)에 인가되는 삼각 스파이크 파형은 모두 동일한 형태를 갖고, 게이트(30)에 인가되는 삼각 스파이크 파형은 상기 백 게이트(70)에 인가되는 삼각 스파이크 파형과 반대로 시간에 따라 증가 감소 되는 즉, 백 게이트에 인가되는 삼각 스파이크 파형과 동일한 형태이나 반대부호를 갖는 것일 수 있다.
단기기억만을 위해서는 상기 각 단자에 인가되는 삼각 스파이크 파형이 하나이면 충분하나, 후술하는 바와 같이, 장기기억으로 전환되는 동작을 하기 위해서는, 도 14와 같이, 모든 삼각 스파이크 파형이 동일한 일정 시간 간격으로 반복하게 된다.
따라서, 도 14와 같이, 소스 전압(VS)을 드레인 전압(VD)보다 0.5㎲ 앞서 인가하고, 백 게이트 전압(VBG)은 소스 전압과 동시에, 게이트 전압(VG)은 백 게이트 전압과 역으로 증감되도록 각 바이어스 전압을 인가할 경우, 소스-드레인간 전압(VD-VS)은 0.5㎲의 폭을 갖는 양의 구형 펄스 전압이 되고, 상기 구형 펄스 전압이 소스-드레인 사이에 걸리는 시간에 게이트 전압(VG)는 높은 양의 값을 갖고, 백 게이트 전압(VBG)은 높은 음의 값을 갖게 됨으로써, 게이트(30) 밑의 플로팅 바디(40)에는 소스(10)와 드레인(20) 방향으로 채널이 형성되어, 드레인(20) 측의 공핍 영역에 충격이온화로 전자-홀 쌍이 생성된다.
상기 충격이온화로 생성된 전자-홀 쌍은 전자는 드레인(20)으로 빠져 가고, 홀은 플로팅 바디(40)에 과잉 홀(50)로 유입되면서 저장하게 된다.
이렇게 상기 과잉 홀(50)이 플로팅 바디(40)에 축적되며 저장하게 되면, 도 8과 같이, 소스/드레인 방향의 플로팅 바디(40)에서 최소 전도대(minimum conduction band energy)를 낮추게 되어, 결국 소스(10)에서 드레인(20)으로 전자가 보다 잘 이동할 수 있게 됨으로써, 채널의 전도도를 높이게 된다.
상기와 같이, 채널의 전도도를 높게 유지하는 것은 플로팅 바디(40)에 과잉 홀(50)이 저장되는 동안만이므로, 상기 과잉 홀(50)이 주변의 공핍 영역 등으로 유입되며 재결합으로 소실하게 되면 원래 상태로 돌아가게 된다.
도 8은 도 7의 구조에서 드레인(20) 측에 충격이온화가 발생될 동일 바이어스 조건 하에 0.2㎲, 0.8㎲, 0.92㎲로 입력 신호의 지속시간(duration of input signal)을 늘려갈 경우 소스/드레인 방향의 플로팅 바디(40)에서 최소 전도대의 변화를 보여주는 시뮬레이션 결과도이다.
도 8에서 입력 신호의 지속시간은 상술한 소스-드레인간 구형 펄스 전압의 폭을 말하는 것으로, 도 8의 시뮬레이션 결과는 동일한 크기를 갖되 구형 펄스 전압의 폭만 달리한 것이다.
한편, 도 14에서 소스 전압(VS)을 드레인 전압(VD)보다 3㎲ 앞서게 인가할 경우에는 소스-드레인간 구형 펄스 전압 크기가 작아져서, 드레인(20) 측에 충격이온화로 전자-홀 쌍 생성이 어려울 수 있다.
따라서, 소스-드레인간 구형 펄스 전압은 충격이온화로 전자-홀 쌍 생성이 가능한 크기를 갖되, 지속시간(구형 펄스 전압의 폭)을 0.5~1㎲로 갖도록 함이 바람직하다. 그러나, 상기 소스-드레인간 구형 펄스 전압의 크기 및/또는 폭을 너무 크게 하면, 구동전력이 많이 소모되는 문제점이 있으므로, 모방하고자 하는 생물학적 시냅스 특성에 맞추어 결정하는 것이 바람직하다.
아무튼, 본 실시예로 단기기억 동작을 시킬 경우에는 0.5~1㎲ 정도의 짧은 시간 동안만 수 볼트(예컨대, 0.1~3V)의 크기로 동작시키게 되므로, 저전력 구동이 가능하다.
[단-장기기억 전환 동작]
상기 단기기억 동작으로, 플로팅 바디(40)로 유입된 과잉 홀(50)이 재결합 등으로 사라지기 전에 상기 단기기억 바이어스 조건과 동일한 조건으로 2번 이상 일정 간격으로 소스(10), 드레인(20), 게이트(30) 및 백 게이트(70)에 각각 인가함으로써, 플로팅 게이트(66)로 핫 홀이 유입되도록 하여 장기기억으로 전환한다.
본 동작을 위해 상기 각 단자에 인가되는 바이어스 전압은, 상기 단기기억 동작시와 다른 파형을 갖는 전압을 인가할 수도 있으나, 동일한 자극이 반복되어 장기기억으로 전환되는 생물학적 환경을 모방하기 위해서, 상기 단기기억시 인가된 파형과 동일한 파형이 일정 시간 간격으로 반복되어 인가함이 바람직하다.
특히, 도 14와 같이, 상기 각 단자에 인가되는 바이어스 전압은 모든 삼각 스파이크 파형이 동일하고, 동일한 일정 시간 간격으로 반복하도록 하는 것이 바람직하다.
도 11은 충격이온화가 발생될 동일한 바이어스 조건에서 입력 신호의 지속시간에 따른 플로팅 바디(40)의 홀 농도(P)와 플로팅 게이트(66)의 전하량(Q)을 각각 측정한 전기적 특성도이다. 도 11을 통해 플로팅 게이트(66)의 전하량(Q)이 증가하기 시작하는 즉, 장기기억으로 전환되는 특정 지속시간이 존재함을 확인할 수 있고, 이 이후에는 갑자기 증가한 홀 농도는 일정 값을 유지하는 반면 플로팅 게이트(66)의 전하량은 계속 증가하는 함을 알 수 있다.
단기기억에서 장기기억으로 전환되는 순간(triggering point)은, 도 11에서 보여주는 바와 같이, 플로팅 바디(40)의 전체 홀 농도가 약 1018/㎤ 일 경우로, 이를 만족하기 위하여 다양한 실시예가 있을 수 있으나, 우선 게이트(30)에 인가되는 전압의 크기에 따라 소스(10) 및 드레인(20)에 인가되는 각 바이어스의 지속시간을 달리하여 동작시킬 수 있다.
여기서, 소스(10) 및 드레인(20)에 인가되는 각 바이어스의 지속시간이란, 도 13과 같이, 일정 시간 간격으로 삼각 스파이크 파형을 갖는 바이어스 전압이 인가될 경우, 양의 값을 갖는 시간(W)을 말하고, 엄밀하게는 충격이온화가 발생되는 시간을 말한다.
구체적인 실시예로, VG=1V, VS=0.2V, VD=0.8V, VBG=-2.5V 신호를 일정하게 인가할 경우, 약 0.8㎲의 시간이 흘렀을 때, 장기기억으로 전환되었다.
그러나, VG=0.9, 1.1, 1.2V로 그 크기를 달리하며 인가하고 나머지 단자들을 전과 동일한 바이어스 조건으로 유지한 상태에서는 각각 15, 0.06, 0.005㎲의 지속시간이 장기기억으로 전환하는데 필요했다.
그리고, 도 14와 같이, 소스-드레인간 전압(VD-VS)이 구형 펄스 전압으로 인가될 경우, 상기 구형 펄스 전압이 플로팅 바디(40)에 저장된 홀(50)이 재결합되면서 사라지기 전의 짧은 시간 간격으로 반복될 경우에는 지속시간(펄스 폭)은 짧게 하고 구형 펄스 전압의 인가 횟수를 크게 하는 방법으로 동작시킬 수도 있다.
또한, 단기기억에서 장기기억으로 전환시키기 위해서는 플로팅 바디(40)로 유입된 과잉 홀(50)이 재결합 등으로 사라지기 전에 동일한 바이어스 조건으로 2번 이상 일정 시간 간격으로 반복하여 충격이온화가 발생되도록 함이 필요하다.
도 12a는 플로팅 바디(40)로 유입된 과잉 홀(50)이 재결합 등으로 사라질 정도의 시간 간격(Ti=1ms)으로 동일한 바이어스 조건을 2번 이상 반복 동작시킬 경우에는, 아무리 단기기억이 반복되더라도 플로팅 게이트(66)로 핫 홀 유입이 되지 않아 장기기억으로 전환되지 않음을 보여준다(도 12a의 P, Q 참조).
한편, 도 12b 및 도 12c는 도 12a과 동일한 바이어스 조건 하에서 매 플로팅 바디(40)로 유입된 과잉 홀(50)이 재결합 등으로 사라지기 이전에 다음 충격이온화를 발생시킨 경우에는, 플로팅 바디(40)에 계속 과잉 홀(50)이 축적되다가, 도 11에서 보여주는 바와 같이, 플로팅 바디(40)의 전체 홀 농도가 약 1018/㎤ 로 다다를 때, 플로팅 게이트(66)로 핫 홀이 유입되며 장기기억으로 전환됨을 보여준다(도 12b 및 도 12c의 P, Q 참조).
그리고, 동일한 바이어스 조건 하에서 장기기억으로 전환되는 시간은 충격이온화 발생 주기가 짧을수록 빨라짐을 알 수 있다.
도 12b에서는 시간 간격 Ti가 0.1ms일 때 장기기억으로 전환되는 시간은 6번 충격이온화 발생 후로 0.6ms이나, 도 12c에서는 시간 간격 Ti가 0.01ms일 때 장기기억으로 전환되는 시간은 4번 충격이온화 발생 후로 0.04ms임을 각각 보여준다.
따라서, 장기기억으로 전환시키는 다른 실시예로는, 소스(10) 및 드레인(20)에 인가되는 전압 차이, 즉 소스-드레인간 전압(VD-VS)과 충격이온화가 발생될 지속시간을 동일하게 유지하면서, 인가 주기(자극 주기)에 따라 장기기억으로 전환될 때까지의 인가 횟수(충격이온화 발생 횟수, 자극 횟수)나 장기기억으로 전환되는 시점(triggering point)을 달리하며 동작시킬 수 있다.
상기와 같이, 다양한 방법으로, 각 바이어스 조건이나 인가 파형 조건을 달리하며 단-장기기억 전환 동작을 할 수 있게 되어, 생물학적 시냅스의 단-장기기억 전환 특성에 맞추어 그대로 모방할 수 있게 된다.
다음은 매번 충격이온화로 생성된 홀이 플로팅 바디(40)로 유입되며 축적되다가, 도 11에서와 같이, 플로팅 바디(40)의 전체 홀 농도가 약 1018/㎤ 로 다다를 때, 플로팅 게이트(66)로 핫 홀이 유입되는 메커니즘에 대하여 간단히 설명한다.
동일한 바이어스 조건하에서 충격이온화가 발생될 지속시간을 0.2㎲, 0.8㎲, 0.92㎲로 늘려 갈 경우, 도 8과 같이, 플로팅 바디(40)에 홀이 증가함에 따라 소스(10)와 드레인(20) 사이의 플로팅 바디(40) 최소 전도대는 점점 낮아지게 된다.
이어, 상기 지속시간을 1㎲로 더 늘릴 경우에는, 도 9와 같이, 플로팅 바디(40)의 최소 전도대가 더욱 내려오게 되어 소스(10)에서 드레인(20)으로 전자 유입이 커지면서 충격이온화 발생지점이 드레인(20) 쪽의 기판 표면 근처 공핍 영역에서 플로팅 게이트(66) 쪽의 공핍 영역으로 내려오게 된다.
그 결과, 플로팅 바디(40) 중 플로팅 게이트(66) 쪽의 공핍 영역에서 발생된 충격이온화로 생긴 핫 홀은 플로팅 바디(40)의 하부에 있는 절연막(64)의 에너지 장벽을 넘어 플로팅 게이트(66)로 유입하게 된다.
이때, 백 게이트(70)에 음의 전압이 걸림으로써, 상기 플로팅 게이트(66)로의 핫 홀 유입이 용이하게 된다.
일단, 플로팅 게이트(66)로 유입된 핫 홀은 재결합 등으로 소실 우려 없이 오랫동안 저장할 수 있게 되면서, 채널의 상대적 전도도를 계속 높게 유지할 수 있게 되는 장기기억 상태로 된다. 도 10에서는 충격이온화를 발생시킬 수 있는 지속시간(training time)이 길수록 채널의 상대적 전도도(Iread/Ipristine)가 높은 상태로 유지하게 되어 장기기억 상태로 전환됨을 보여준다.
따라서, 도 5의 장기기억 수단(60)을 형성할 때, 특히, 도 7과 같은 플로팅 게이트(66)를 갖는 구조로 형성할 경우에는, 플로팅 바디(40)를 사이에 두고 게이트(30)와 마주보는 반대편에 형성시키는 것이, 플로팅 바디(40)에 저장되는 홀의 농도가 높아질수록 충격이온화 발생지점이 드레인(20) 쪽의 기판 표면 근처 공핍 영역에서 플로팅 게이트(66) 쪽의 공핍 영역으로 내려오게 되어, 플로팅 게이트(66) 쪽의 공핍 영역에서 충격이온화로 발생된 핫 홀이 보다 용이하게 플로팅 게이트(66)로 유입되며 자연스럽게 장기기억으로 전환되는 장점을 가진다.
[생체의 인과관계 추론 특성 모방 동작]
이는 기본적으로, 소스(10) 및 드레인(20)에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 플로팅 게이트(66)로 유입되는 반송자의 종류가 달라짐을 이용한다.
본 동작을 위해서도, 앞서 설명한 바와 같이, 상기 각 단자에 인가되는 바이어스 전압(전기 신호)은, 생물학적 자극의 전기적 파형이 도 4와 같은 스파이크 파형을 갖는 점을 고려하여, 이와 유사한 파형으로, 도 13과 같은 삼각 스파이크 파형을 가진 바이어스 전압이 바람직하다.
보다 구체적으로, 도 14 및 도 15와 같이, 소스(10), 드레인(20) 및 백 게이트(70)에 인가되는 삼각 스파이크 파형은 모두 동일하고, 게이트(30)에 인가되는 삼각 스파이크 파형은 상기 백 게이트(70)에 인가되는 삼각 스파이크 파형과 반대로 시간에 따라 증가 감소 되는 즉, 백 게이트에 인가되는 삼각 스파이크 파형과 동일한 형태이나 반대부호를 갖는 것일 수 있다.
구체적인 동작을 위해 먼저, 도 14 및 도 15와 같이, 소스(10) 및 백 게이트(70)는 동일한 삼각 스파이크 파형이 동일한 시간에 인가되고, 게이트(30)에는 상기 소스(10)에 전압이 인가되는 시간에 인가되되, 상기 백 게이트(70)에 인가되는 전압과 동일한 파형을 가지나 반대로 시간에 따라 증감되는 즉, 파형은 동일하나 반대부호를 갖는 전압이 인가되어 있는 상태를 유지한다.
상기와 같이, 소스(10), 게이트(30) 및 백 게이트(70)에 각각 삼각 스파이크 파형 전압이 각각 인가된 상태에서, 도 14와 같이, 소스(10)에 인가된 삼각 스파이크 파형과 동일한 파형을 갖는 드레인 전압(VD)이 소스 전압(VS)보다 일정 시간(예컨대, 0.5㎲) 늦게 인가될 경우, 소스-드레인간 전압(VD-VS)은 일정 시간(0.5㎲) 폭을 갖는 양의 구형 펄스 전압이 된다.
상기 양의 구형 펄스 전압이 소스-드레인 사이에 걸리는 시간에 게이트 전압(VG)는 높은 양의 값을 갖고, 백 게이트 전압(VBG)은 높은 음의 값을 갖게 됨으로써, 도 5와 같이, 드레인(20) 측의 공핍 영역에 충격이온화로 생성된 핫 홀은 플로팅 게이트(66)로 유입되면서 기존에 저장된 홀에 더해지게 되므로, 채널의 전도도를 더욱 높이는 것으로, 즉, 시냅스 연결성이 강화(potentiation)되는 것으로 동작하게 된다.
이와 반대로, 도 15와 같이, 소스(10), 게이트(30) 및 백 게이트(70)에 인가된 각 바이어스 전압은 그대로 유지한 상태에서, 소스(10)에 인가된 삼각 스파이크 파형과 동일한 파형을 갖는 드레인 전압(VD)이 소스 전압(VS)보다 일정 시간(예컨대, 0.5㎲) 앞서 인가될 경우, 소스-드레인간 전압(VD-VS)은 일정 시간(0.5㎲) 폭을 갖는 음의 구형 펄스 전압이 된다.
상기 음의 구형 펄스 전압이 소스-드레인 사이에 걸리는 시간에 게이트 전압(VG)는 높은 음의 값을 갖고, 백 게이트 전압(VBG)은 높은 양의 값을 갖게 됨으로써, 도 6과 같이, 소스(10) 측의 공핍 영역에 충격이온화로 생성된 핫 전자가 플로팅 게이트(66)로 유입되면서 기존에 저장된 홀의 농도를 떨어뜨리게 되므로, 종전 채널의 전도도를 낮추게 되는 것으로, 즉, 시냅스 연결성이 약화(depression)되는 것으로 동작하게 된다.
따라서, 소스(10)에 인가되는 삼각 스파이크 파형을 시냅스 전 스파이크로 하고, 드레인(20)에 인가되는 삼각 스파이크 파형을 시냅스 후 스파이크로 하여, 상기 시냅스 전, 후 스파이크 사이의 지연시간(양 신호 간 인가 시간 차이)을 이용하여 시냅스 연결성의 강화 또는 약화로 생체의 인과관계 추론 특성, 즉, 생물학적 신경계의 STDP 특성을 모방할 수 있게 된다.
도 16은 도 7의 구조에서 소스 및 드레인 각각에 인가되는 시냅스 전, 후 스파이크의 지연시간인 시간차(Δt)에 따른 채널의 상대적 전도도(Iread/Ipristine)를 측정한 전기적 특성도로, 이에 의해서도 생물학적 신경계의 STDP 특성인 시냅스 연결성의 강화(potentiation)나 약화(depression)를 잘 모방할 수 있음을 보여준다.
여기서, 시냅스 전, 후 스파이크의 지연시간인 시간차(Δt)는 시냅스 후 스파이크의 인가시간(tpost)과 시냅스 전 스파이크의 인가시간(tpre)의 차이이다.
Δt＞0인 경우는 시냅스 후 스파이크가 시냅스 전 스파이크보다 늦게 인가된 것인데, 일정 시간 이내 양 신호가 인가될 때 채널의 상대적 전도도(Iread/Ipristine)는 증가되어, 이는 생물학적 신경계의 시냅스 연결성의 강화(potentiation)를 잘 모방할 수 있음을 보여준다.
그리고, Δt＜0인 경우는 시냅스 후 스파이크가 시냅스 전 스파이크보다 먼저 인가된 것인데, 이 역시 일정 시간 이내 양 신호가 인가될 때 채널의 상대적 전도도(Iread/Ipristine)는 감소되어, 이는 생물학적 신경계의 시냅스 연결성의 약화(depression)를 잘 모방할 수 있음을 보여준다.
이상 설명한 시냅스 모방 반도체 소자의 동작방법은, 앞서 언급한 바와 같이, 도 7의 구조를 갖는 n채널 소자를 중심으로 설명되었으나, p채널 소자의 경우 드레인 측의 충격이온화로 생성된 과잉 홀 및 핫 홀은 소스 측의 충격이온화로 생성된 과잉 전자 및 핫 전자로 각각 대응되는 것으로 설명되어 질 수 있다.
또한, 본 명세서에서 사용된 반송자(carrier)라 함은 전류(전하의 흐름)를 흐르게 하는 전자(electron) 또는 홀(hole, 정공)을 말하고, 과잉 홀(excess hole) 및 과잉 전자(excess electron)은 각각 열 평형상태(중성상태)보다 높게 존재하는 홀이나 전자를 말하며, 핫 홀(hot hole) 및 핫 전자(hot electron)는 각각 채널 주변의 절연막 에너지 장벽을 넘을 만한 에너지를 가진 홀이나 전자를 말한다.
10: 소스
20: 드레인
22: 컨택 전극
30: 게이트
32: 게이트 절연막
40: 플로팅 바디
50: 과잉 홀
60: 장기기억 수단
62, 64: 절연막
66: 플로팅 게이트
68: 캔틸레버 빔
70: 백 게이트

Claims (16)

  1. 제 1 도전형 반도체 물질로 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 플로팅 바디;
    상기 제 1 도전형과 반대 타입의 제 2 도전형 반도체 물질로 상기 플로팅 바디를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스와 드레인;
    상기 플로팅 바디와 게이트 절연막을 사이에 두고 도전물질로 형성된 게이트; 및
    상기 소스, 상기 드레인 및 상기 게이트가 형성되지 않은 상기 플로팅 바디의 일측에 형성된 장기기억 수단을 포함하여 구성되되,
    상기 플로팅 바디는 상기 소스 및 상기 드레인과 pn 접합으로 접하고, 상기 드레인 쪽의 공핍층에서 충격이온화로 생성된 과잉 홀(excess hole) 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성된 과잉 전자(excess electron)를 저장하였다가 재결합으로 사라지는 것으로 단기기억을 모방하고,
    상기 플로팅 바디는 상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 추가 충격이온화로 생성된 과잉 홀의 유입으로 상기 플로팅 바디의 전도대를 더욱 낮추거나 과잉 전자의 유입으로 상기 플로팅 바디의 가전자대를 더욱 높여주어 충격이온화가 상기 장기기억 수단 가까이서 일어나게 하여 장기기억으로 전환시키는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  2. 제 1 항에 있어서,
    상기 장기기억 수단은 상기 플로팅 바디를 사이에 두고 상기 게이트와 마주보는 위치에 형성된 것을 특징으로 하는 시냅스 모방 반도체 소자.
  3. 제 1 도전형 반도체 물질로 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 플로팅 바디;
    상기 제 1 도전형과 반대 타입의 제 2 도전형 반도체 물질로 상기 플로팅 바디를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스와 드레인;
    상기 플로팅 바디와 게이트 절연막을 사이에 두고 도전물질로 형성된 게이트; 및
    상기 소스, 상기 드레인 및 상기 게이트가 형성되지 않은 상기 플로팅 바디의 일측에 형성된 장기기억 수단을 포함하여 구성되되,
    상기 장기기억 수단은 상기 플로팅 바디를 사이에 두고 상기 게이트와 마주보는 위치에 상기 플로팅 바디의 일측과 접한 절연막을 사이에 두고 형성된 플로팅 게이트를 포함하는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  4. 제 3 항에 있어서,
    상기 플로팅 게이트는 상기 플로팅 바디의 하부에 형성되고,
    상기 절연막은 상기 플로팅 게이트를 둘러싸며 형성되고,
    상기 플로팅 게이트의 하부에는 상기 절연막을 사이에 두고 백 게이트가 더 형성된 것을 특징으로 하는 시냅스 모방 반도체 소자.
  5. 삭제
  6. 삭제
  7. 제 1 항에 있어서,
    상기 장기기억 수단은 상기 플로팅 바디의 일측과 접한 절연막을 사이에 두고 형성된 플로팅 게이트를 포함하고,
    상기 장기기억으로 전환은 상기 플로팅 바디에서 추가 충격이온화가 상기 장기기억 수단 가까이서 일어날 때 상기 플로팅 게이트로 상기 추가 충격이온화에 의해 생긴 핫 홀(hot hole)이나 핫 전자(hot electron)의 유입으로 일어나고,
    상기 소스 및 상기 드레인에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 상기 플로팅 게이트로 유입되는 반송자로 생체의 인과관계 추론 특성을 모방하는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  8. 제 1 도전형 반도체 물질로 주변과 전기적으로 고립되어 단기기억 수단으로 형성된 플로팅 바디;
    상기 제 1 도전형과 반대 타입의 제 2 도전형 반도체 물질로 상기 플로팅 바디를 사이에 두고 상기 플로팅 바디의 양측과 접하며 서로 이격되어 형성된 소스와 드레인;
    상기 플로팅 바디와 게이트 절연막을 사이에 두고 도전물질로 형성된 게이트; 및
    상기 소스, 상기 드레인 및 상기 게이트가 형성되지 않은 상기 플로팅 바디의 일측에 형성된 장기기억 수단을 포함하여 구성되되,
    상기 장기기억 수단은 상기 플로팅 바디를 사이에 두고 상기 게이트와 마주보는 위치에 상기 플로팅 바디의 일측으로 상기 소스 및 상기 드레인 중 어느 하나에 전기적으로 연결된 캔틸레버 빔과 다른 하나에 전기적으로 연결된 컨택 전극이 이격 공간을 사이에 두고 각각 형성된 전기기계 메모리소자 구조를 갖는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  9. 제 8 항에 있어서,
    상기 플로팅 바디는 상기 소스 및 상기 드레인과 pn 접합으로 접하고, 상기 드레인 쪽의 공핍층에서 충격이온화로 생성된 과잉 홀 또는 상기 소스 쪽의 공핍층에서 충격이온화로 생성된 과잉 전자를 저장하였다가 재결합으로 사라지는 것으로 단기기억을 모방하는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  10. 제 9 항에 있어서,
    상기 플로팅 바디는 상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 추가 충격이온화로 생성된 과잉 홀이나 과잉 전자의 유입으로 일정 농도 이상이 될 때 상기 캔틸레버 빔이 휘어 상기 컨택 전극과 전기적으로 접촉되도록 하여 장기기억으로 전환시키는 것을 특징으로 하는 시냅스 모방 반도체 소자.
  11. 제 4 항에 의한 시냅스 모방 반도체 소자의 동작방법에 있어서,
    상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 각각 소정의 바이어스 전압을 인가하여 충격이온화로 생성된 과잉 홀 또는 과잉 전자를 상기 플로팅 바디에 저장함으로써 단기기억 동작을 하고,
    상기 과잉 홀이나 상기 과잉 전자가 재결합으로 사라지기 전에 상기 바이어스 조건과 동일한 조건으로 2번 이상 일정 간격으로 상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 각각 인가되는 경우에 상기 플로팅 게이트로 핫 홀 또는 핫 전자가 유입되면서 장기기억으로 전환되는 동작을 하고,
    상기 소스 및 상기 드레인에 각각 독립적으로 인가된 전기 신호들의 시간 차에 의하여 상기 플로팅 게이트로 유입되는 반송자의 종류로 생체의 인과관계 추론 특성을 모방하는 동작을 하는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
  12. 제 11 항에 있어서,
    상기 장기기억으로 전환되는 동작은 상기 게이트에 인가되는 전압의 크기에 따라 상기 소스 및 상기 드레인에 인가되는 각 바이어스의 지속시간이 달라지게 하는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
  13. 제 11 항에 있어서,
    상기 장기기억으로 전환되는 동작은 상기 소스 및 상기 드레인에 인가되는 전압 차이 및 지속시간을 동일하게 유지하면서, 인가 주기에 따라 인가 횟수가 달라지게 하는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
  14. 제 11 항 내지 제 13 항 중 어느 한 항에 있어서,
    상기 소스, 상기 드레인, 상기 게이트 및 상기 백 게이트에 인가되는 각 바이어스 전압은 삼각 스파이크 파형을 갖는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
  15. 제 14 항에 있어서,
    상기 소스, 상기 드레인 및 상기 백 게이트에 인가되는 삼각 스파이크 파형은 모두 동일하고,
    상기 게이트에 인가되는 삼각 스파이크 파형은 상기 백 게이트에 인가되는 삼각 스파이크 파형과 동일한 형태이나 반대부호를 갖는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
  16. 제 15 항에 있어서,
    상기 소스에 인가되는 삼각 스파이크 파형을 시냅스 전 스파이크로 하고, 상기 드레인에 인가되는 삼각 스파이크 파형을 시냅스 후 스파이크로 하여,
    상기 시냅스 전, 후 스파이크는 동일한 형태를 갖고 인가 시간간격과 반복횟수에 따라 단기기억에서 장기기억으로 전환되는 동작을 하고,
    상기 시냅스 전, 후 스파이크 사이의 지연시간을 이용하여 시냅스 연결성의 강화 또는 약화로 생체의 인과관계 추론 특성을 모방하는 동작을 하는 것을 특징으로 하는 시냅스 모방 반도체 소자의 동작방법.
KR1020120098767A 2012-09-06 2012-09-06 시냅스 모방 반도체 소자 및 그 동작방법 KR101425857B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120098767A KR101425857B1 (ko) 2012-09-06 2012-09-06 시냅스 모방 반도체 소자 및 그 동작방법
US14/018,693 US9165242B2 (en) 2012-09-06 2013-09-05 Synaptic semiconductor device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120098767A KR101425857B1 (ko) 2012-09-06 2012-09-06 시냅스 모방 반도체 소자 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20140032186A KR20140032186A (ko) 2014-03-14
KR101425857B1 true KR101425857B1 (ko) 2014-07-31

Family

ID=50188864

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120098767A KR101425857B1 (ko) 2012-09-06 2012-09-06 시냅스 모방 반도체 소자 및 그 동작방법

Country Status (2)

Country Link
US (1) US9165242B2 (ko)
KR (1) KR101425857B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180127276A (ko) * 2018-11-19 2018-11-28 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
US10651316B2 (en) 2017-11-16 2020-05-12 Gachon University Of Industry-Academic Cooperation Synaptic semiconductor device and neural networks using the same
US10790359B2 (en) 2018-09-12 2020-09-29 Gachon University Of Industry-Academic Cooperation Intelligent semiconductor device having SiGe quantum well
US10797236B2 (en) 2017-11-29 2020-10-06 Seoul National University R&Db Foundation Operation method of resistive memory device
KR102169913B1 (ko) * 2019-04-18 2020-10-26 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조 방법
US11275999B2 (en) 2017-11-23 2022-03-15 Seoul National University R&DBFoundation Neural networks using cross-point array and pattern readout method thereof

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425857B1 (ko) * 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
US9262712B2 (en) 2013-03-08 2016-02-16 International Business Machines Corporation Structural descriptions for neurosynaptic networks
US9147615B2 (en) * 2014-02-14 2015-09-29 International Business Machines Corporation Ambipolar synaptic devices
JP2015177218A (ja) * 2014-03-13 2015-10-05 株式会社東芝 スイッチング電源
KR20160019682A (ko) * 2014-08-12 2016-02-22 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조방법
US9852370B2 (en) 2014-10-30 2017-12-26 International Business Machines Corporation Mapping graphs onto core-based neuromorphic architectures
KR101727546B1 (ko) * 2014-11-12 2017-05-02 서울대학교산학협력단 뉴런 디바이스 및 뉴런 디바이스를 포함하는 집적회로
US9704094B2 (en) * 2015-02-19 2017-07-11 International Business Machines Corporation Mapping of algorithms to neurosynaptic hardware
US10204301B2 (en) 2015-03-18 2019-02-12 International Business Machines Corporation Implementing a neural network algorithm on a neurosynaptic substrate based on criteria related to the neurosynaptic substrate
US9971965B2 (en) 2015-03-18 2018-05-15 International Business Machines Corporation Implementing a neural network algorithm on a neurosynaptic substrate based on metadata associated with the neural network algorithm
US9984323B2 (en) 2015-03-26 2018-05-29 International Business Machines Corporation Compositional prototypes for scalable neurosynaptic networks
US9773204B2 (en) * 2015-12-30 2017-09-26 SK Hynix Inc. Neuromorphic device including synapses having carrier traps distributed at multiple energy levels
KR102577592B1 (ko) * 2015-12-30 2023-09-14 에스케이하이닉스 주식회사 뉴로모픽 장치
US10558910B2 (en) * 2015-12-30 2020-02-11 SK Hynix Inc. Neuromorphic device and method of adjusting a resistance change ratio thereof
US11514303B2 (en) * 2018-01-24 2022-11-29 The Regents Of The University Of California Synaptic resistors for concurrent parallel signal processing, memory and learning with high speed and energy efficiency
KR102018792B1 (ko) 2018-03-13 2019-09-05 서강대학교 산학협력단 터널링 전계효과 시냅스 소자와 그의 동작방법
KR102069706B1 (ko) 2018-04-05 2020-01-23 서강대학교산학협력단 Mosfet 시냅스 소자와 그의 동작방법
CN109148686B (zh) * 2018-08-24 2020-01-31 中国科学院化学研究所 基于有机晶体管的仿生适应型感受器及其制备方法与应用
CN109460819B (zh) * 2018-10-25 2022-04-29 清华大学 一种用于模拟生物体光突触的方法及器件
KR20200115722A (ko) 2019-03-14 2020-10-08 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이의 제조 방법
KR102128474B1 (ko) 2019-04-26 2020-06-30 삼성전자주식회사 자발 분극 동작 원리를 이용한 뉴런 소자
KR102223265B1 (ko) * 2019-05-22 2021-03-05 한국과학기술원 뉴런 동작이 가능한 단일 트랜지스터의 구조와 동작 방법 및 이를 이용한 뉴로모픽 시스템
KR102227365B1 (ko) * 2019-09-03 2021-03-12 서울대학교산학협력단 더블 게이트를 갖는 반도체 소자 및 뉴럴 네트워크 내 타겟 반도체 소자의 시냅스 가중치를 설정하는 방법
KR102353437B1 (ko) * 2019-10-01 2022-01-20 한국과학기술원 뉴런 소자 및 시냅스 소자로 사용이 가능한 단일 트랜지스터 및 이를 이용한 뉴로모픽 시스템
US20210391462A1 (en) * 2020-06-15 2021-12-16 Korea Advanced Institute Of Science And Technology Single Transistor with Double Gate Structure for Adjustable Firing Threshold Voltage, and Neuromorphic System Using the Same
KR102387120B1 (ko) * 2020-07-09 2022-04-18 한국과학기술원 쇼트키 접합을 이용한 고선형성 및 고대칭성 차지 트랩 기반 뉴로모픽 시냅스 소자 및 이를 이용한 뉴로모픽 시스템
KR102424747B1 (ko) * 2020-07-29 2022-07-25 한국과학기술원 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법
KR102392451B1 (ko) * 2020-09-08 2022-04-29 국민대학교산학협력단 시냅틱 트랜지스터 및 이의 제조 방법
KR102621744B1 (ko) * 2020-12-18 2024-01-08 한국과학기술원 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터
WO2022131787A1 (ko) * 2020-12-18 2022-06-23 한국과학기술원 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터
KR102481915B1 (ko) 2021-01-29 2022-12-26 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
KR102538496B1 (ko) 2021-02-15 2023-05-30 포항공과대학교 산학협력단 3단자 시냅스 소자를 이용한 뉴로모픽 시스템
CN113241369B (zh) * 2021-04-29 2022-05-06 齐鲁工业大学 一种支持孤波传导的模拟神经纤维的pn微米线
KR102503360B1 (ko) * 2021-06-18 2023-02-28 한국과학기술원 시냅스 소자 및 이를 이용한 뉴로모픽 회로

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353342A (ja) 2001-05-24 2002-12-06 Sony Corp 不揮発性半導体メモリ装置の動作方法
KR20070050272A (ko) * 2005-11-10 2007-05-15 삼성전자주식회사 나노튜브를 이용하는 비휘발성 메모리 소자
KR100954018B1 (ko) * 2006-09-29 2010-04-20 가부시끼가이샤 도시바 반도체 메모리 디바이스

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2715722B2 (ja) * 1991-08-23 1998-02-18 日本電気株式会社 半導体シナプス回路とその製造方法、及び半導体ニューロン素子、及び半導体−超伝導体複合ニューロン素子
US9269042B2 (en) 2010-09-30 2016-02-23 International Business Machines Corporation Producing spike-timing dependent plasticity in a neuromorphic network utilizing phase change synaptic devices
KR101425857B1 (ko) * 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002353342A (ja) 2001-05-24 2002-12-06 Sony Corp 不揮発性半導体メモリ装置の動作方法
KR20070050272A (ko) * 2005-11-10 2007-05-15 삼성전자주식회사 나노튜브를 이용하는 비휘발성 메모리 소자
KR100954018B1 (ko) * 2006-09-29 2010-04-20 가부시끼가이샤 도시바 반도체 메모리 디바이스

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10651316B2 (en) 2017-11-16 2020-05-12 Gachon University Of Industry-Academic Cooperation Synaptic semiconductor device and neural networks using the same
US11275999B2 (en) 2017-11-23 2022-03-15 Seoul National University R&DBFoundation Neural networks using cross-point array and pattern readout method thereof
US10797236B2 (en) 2017-11-29 2020-10-06 Seoul National University R&Db Foundation Operation method of resistive memory device
US10790359B2 (en) 2018-09-12 2020-09-29 Gachon University Of Industry-Academic Cooperation Intelligent semiconductor device having SiGe quantum well
KR20180127276A (ko) * 2018-11-19 2018-11-28 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
KR101965798B1 (ko) * 2018-11-19 2019-04-04 서울대학교산학협력단 반도체 물질의 입계를 전하저장소로 이용하는 반도체 소자
KR102169913B1 (ko) * 2019-04-18 2020-10-26 포항공과대학교 산학협력단 시냅스 모방 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
KR20140032186A (ko) 2014-03-14
US20140067743A1 (en) 2014-03-06
US9165242B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
KR101425857B1 (ko) 시냅스 모방 반도체 소자 및 그 동작방법
KR101695737B1 (ko) 흥분/억제 기능을 포함하는 신경 모방 소자
KR102224320B1 (ko) 신경 모방 시스템
CN101997538B (zh) 基于脉冲耦合的硅纳米线cmos神经元电路
KR101528802B1 (ko) 플로팅 바디 소자를 이용한 뉴런 발화동작 모방 반도체 회로
CN102610274A (zh) 一种阻变突触权值调整电路
CN101770560B (zh) 模拟生物神经元信息处理机制的信息处理方法及装置
KR20210058463A (ko) p-n-p-n 다이오드를 이용한 무전원의 뉴런 모방 회로
Northrop Introduction to dynamic modeling of neuro-sensory systems
CN113196307B (zh) 神经元及包括其的神经形态系统
KR101954254B1 (ko) 재구성 가능한 신경모방 소자 및 어레이
JPH0620076A (ja) 相関学習アルゴリズムに関わる並列シナプス重み調整に適応する神経回路網
Prati Atomic scale nanoelectronics for quantum neuromorphic devices: comparing different materials
Elias et al. Building silicon nervous systems with dendritic tree neuromorphs
Kwon et al. Integrate-and-fire neuron circuit and synaptic device with a floating body MOSFET
KR102051308B1 (ko) SiGe 양자우물 구조를 갖는 지능형 반도체소자
Meyes Emulation of Bursting Neurons in Neuromorphic Hardware Based on Phase-Change Materials
CN111630528A (zh) 类神经电路以及运作方法
Sharma et al. Dynamics of HH model for excitable neuron with added voltage gated calcium channel
KR102456357B1 (ko) 시냅스 모방 소자 및 어레이
Meech The evolution of neurons
WO2009087109A1 (en) Dynamic electronic synapse device
Mandal Study of Mn doped HfO2 based synaptic devices for neuromorphic applications
Ning et al. Artificial neuron with somatic and axonal computation units: Mathematical and neuromorphic models of persistent firing neurons
He et al. Multi-terminal oxide-based electric-double-layer thin-film transistors for neuromorphic systems

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20160224

Year of fee payment: 6