KR20200115722A - 3단자 시냅스 소자 및 이의 제조 방법 - Google Patents

3단자 시냅스 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR20200115722A
KR20200115722A KR1020190029273A KR20190029273A KR20200115722A KR 20200115722 A KR20200115722 A KR 20200115722A KR 1020190029273 A KR1020190029273 A KR 1020190029273A KR 20190029273 A KR20190029273 A KR 20190029273A KR 20200115722 A KR20200115722 A KR 20200115722A
Authority
KR
South Korea
Prior art keywords
channel region
ion storage
storage layer
active ions
terminal
Prior art date
Application number
KR1020190029273A
Other languages
English (en)
Inventor
황현상
고진원
김용훈
권정대
Original Assignee
포항공과대학교 산학협력단
한국기계연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단, 한국기계연구원 filed Critical 포항공과대학교 산학협력단
Priority to KR1020190029273A priority Critical patent/KR20200115722A/ko
Publication of KR20200115722A publication Critical patent/KR20200115722A/ko

Links

Images

Classifications

    • H01L45/1206
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401Multistep manufacturing processes
    • H01L29/4011Multistep manufacturing processes for data storage electrodes
    • H01L29/40114Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
    • H01L45/085
    • H01L45/1233
    • H01L45/146
    • H01L45/16
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • H10N70/245Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies the species being metal cations, e.g. programmable metallization cells
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/883Oxides or nitrides
    • H10N70/8833Binary metal oxides, e.g. TaOx

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 안정적인 시냅스 가중치를 갖도록 하고, 인식률을 향상시킬 수 있는 3단자 시냅스 소자 및 이의 제조 방법을 제공한다. 이는 종래의 3단자 시냅스 소자 구조에서 채널 영역과 이온 저장층 사이에 활성 이온의 이동을 제어하는 확산 장벽층을 형성하여 게이트 전극에 특정 문턱 전압 이상의 전압이 인가되었을 때만 활성 이온이 이동되도록 제어함으로써 3단자 시냅스 소자 사용 시 발생되는 전도도 변화를 방지하고 안정적인 전도도 특성을 갖도록 할 수 있다. 또한, 3단자 시냅스 소자의 안정적인 전도도 특성에 의해 시간에 따라 인식률이 감소하는 뉴로모픽 시스템의 인식률을 향상시킬 수 있는 효과가 있다.

Description

3단자 시냅스 소자 및 이의 제조 방법{3-Terminal Synapse Device and Method of Manufacturing the same}
본 발명은 3단자 시냅스 소자 및 이의 제조 방법에 관한 것으로, 더욱 상세하게는 안정적인 시냅스 가중치를 갖도록 하고, 인식률을 향상시킬 수 있는 3단자 시냅스 소자 및 이의 제조 방법에 관한 것이다.
신경 세포의 원리를 이용하여 뉴로모픽 시스템(Neuromorphic System)을 구현할 수 있다. 뉴모로픽 시스템은 인간의 뇌를 구성하는 뉴런을 복수의 소자를 이용하여 구현함으로써 뇌가 데이터를 처리하는 것을 모방한 시스템을 말한다. 따라서, 뉴런 소자를 포함하는 뉴로모픽 시스템을 이용함으로써 뇌와 유사한 방식으로 데이터를 처리하고 학습할 수 있다. 즉, 뉴런 소자는 뉴런 소자의 시냅스를 통하여 다른 뉴런 소자와 연결되고, 시냅스를 통하여 다른 뉴런 소자로부터 데이터를 수신할 수 있다. 이때, 뉴런 소자는 수신된 데이터를 저장 및 통합하고 임계전압(Vt) 이상일 경우 이를 발화하여 출력한다. 즉, 뉴런 소자는 데이터의 축적 및 발화(integrate and fire) 기능을 한다. 또한, 시냅스 소자는 입력되는 데이터를 증강(potentiation)하거나 억제(depression)시켜 뉴런 소자에 전달한다. 즉, 시냅스 소자는 입력전압에 따라 선별적으로 출력한다.
이러한 시냅스 소자 중 2단자 시냅스 소자는 쓰기와 소거와 읽기를 동일한 2개의 전극을 사용한다. 따라서 저항 변화를 정확히 제어하기 어렵고, 상대적으로 STDP특성의 구현이 어렵다.
이를 해결하기 위하여, 게이트 전극을 추가하여 소스와 드레인 사이에 흐르는 전류의 양을 제어하는 3단자 시냅스 소자가 소개되었고, 이러한 소자의 시냅스 소자로의 활용 가능성이 높아지고 있다.
허나, 종래의 3단자 시냅스 소자는 게이트 전극에 전압이 인가되지 않더라도 이온 저장층에서 채널 영역으로 또는 채널 영역에서 이온 저장층으로 활성 이온이 확산되어, 확산된 활성 이온에 의해 시냅스 가중치(전도도)가 변화하는 불안정한 특성을 보이고, 이는 시간이 흐름에 따라 뉴로모픽 시스템의 인식률이 저하되는 문제를 야기시킨다.
한국특허공개 10-2014-0032186
본 발명이 해결하고자 하는 과제는 3단자 시냅스 소자를 이용하여 뉴로모픽 시스템을 구성하였을 때, 시간에 따라 학습된 시냅스 전도도가 변화하는 것을 방지하여 패턴 인식의 인식률을 향상시키기 위한 확산 장벽층을 포함하는 3단자 시냅스 소자 및 이의 제조 방법을 제공함에 있다.
상술한 과제를 해결하기 위해 본 발명의 3단자 시냅스 소자는 반도체 기판, 상기 반도체 기판 상부에 위치하는 채널 영역, 상기 채널 영역을 사이에 두고 서로 이격되어 배치된 소스 전극과 드레인 전극, 상기 채널 영역 상에 배치된 이온 저장층 및 상기 이온 저장층 상에 배치된 게이트 전극을 포함하고, 상기 채널 영역과 상기 이온 저장층 사이에 형성되고, 상기 이온 저장층 내에 형성된 활성 이온의 이동을 제어하는 확산 장벽층을 포함한다.
상기 이온 저장층은 전해질 물질로 형성될 수 있다.
상기 이온 저장층 내에 형성된 활성 이온은 H+, Li+, Na+, O2- 이온 중 어느 하나의 이온 또는 두 가지 이상이 혼합된 이온을 포함할 수 있다.
상기 확산 장벽층의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함할 수 있다.
상기 확산 장벽층의 물질로는 Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함할 수 있다.
상기 활성 이온은 상기 확산 장벽층에 의해 상기 게이트 전극에 인가되는 전압이 문턱 전압 이상일 때만 상기 이온 저장층에서 상기 채널 영역으로 또는 상기 채널 영역에서 상기 이온 저장층으로 이동될 수 있다.
상기 이온 저장층과 상기 채널 영역 간의 활성 이온의 이동에 의해 억제(depression) 및 증강(potentiation) 특성을 갖을 수 있다.
상술한 과제를 해결하기 위해 본 발명의 3단자 시냅스 소자의 제조방법은 반도체 기판 상에 채널 영역을 형성하는 단계, 상기 채널 영역의 일단 및 타단에 각각 소스 전극과 드레인 전극을 형성하는 단계, 상기 채널 영역 상에 활성 이온의 이동을 제어하는 확산 장벽층을 형성하는 단계, 상기 확산 장벽층 상에 활성 이온을 포함하는 이온 저장층을 형성하는 단계 및 상기 이온 저장층 상에 게이트 전극을 형성하는 단계를 포함한다.
상기 확산 장벽층은 상기 활성 이온이 상기 게이트 전극에 인가되는 전압이 문턱 전압 이상일 때만 상기 이온 저장층에서 상기 채널 영역으로 또는 상기 채널 영역에서 상기 이온 저장층으로 이동되도록 상기 활성 이온의 이동을 제어할 수 있다.
상기 확산 장벽층의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함하거나, 또는 Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함할 수 있다.
본 발명에 따르면, 종래의 3단자 시냅스 소자 구조에서 채널 영역과 이온 저장층 사이에 활성 이온의 이동을 제어하는 확산 장벽층을 형성하여 게이트 전극에 특정 문턱 전압 이상의 전압이 인가되었을 때만 활성 이온이 이동되도록 제어함으로써 3단자 시냅스 소자 사용 시 발생되는 전도도 변화를 방지하고 안정적인 전도도 특성을 갖도록 할 수 있다.
또한, 3단자 시냅스 소자의 안정적인 전도도 특성에 의해 시간에 따라 인식률이 감소하는 뉴로모픽 시스템의 인식률을 향상시킬 수 있는 효과가 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 본 발명의 3단자 시냅스 소자를 나타낸 도면이다.
도 2는 3단자 시냅스 소자의 동작 특성을 나타낸 그래프이다.
도 3 및 도 4는 종래의 3단자 시냅스 소자의 게이트 전극에 전압을 인가했을 때의 동작을 설명하기 위한 도면이다.
도 5는 종래의 3단자 시냅스 소자의 게이트 전극에 전압을 인가하지 않았을 때의 동작을 설명하기 위한 도면이다.
도 6은 종래의 3단자 시냅스 소자의 전도도 유지 특성 측정 결과와 이에 따른 패턴 인식률을 나타낸 도면이다.
도 7 및 도 8은 본 발명의 3단자 시냅스 소자의 동작을 설명하기 위한 도면이다.
도 9는 본 발명의 3단자 시냅스 소자의 전도도 유지 특성 측정 결과와 이에 따른 패턴 인식률을 나타낸 도면이다.
도 10은 본 발명의 3단자 시냅스 소자의 제조방법을 나타낸 순서도이다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 실시예를 상세히 설명하면 다음과 같다.
본 발명이 여러 가지 수정 및 변형을 허용하면서도, 그 특정 실시예들이 도면들로 예시되어 나타내어지며, 이하에서 상세히 설명될 것이다. 그러나 본 발명을 개시된 특별한 형태로 한정하려는 의도는 아니며, 오히려 본 발명은 청구항들에 의해 정의된 본 발명의 사상과 합치되는 모든 수정, 균등 및 대용을 포함한다.
층, 영역 또는 기판과 같은 요소가 다른 구성요소 "상(on)"에 존재하는 것으로 언급될 때, 이것은 직접적으로 다른 요소 상에 존재하거나 또는 그 사이에 중간 요소가 존재할 수도 있다는 것을 이해할 수 있을 것이다.
비록 제1, 제2 등의 용어가 여러 가지 요소들, 성분들, 영역들, 층들 및/또는 지역들을 설명하기 위해 사용될 수 있지만, 이러한 요소들, 성분들, 영역들, 층들 및/또는 지역들은 이러한 용어에 의해 한정되어서는 안 된다는 것을 이해할 것이다.
도 1은 본 발명의 3단자 시냅스 소자를 나타낸 도면이다.
도 1을 참조하면, 본 발명에 따른 3단자 시냅스 소자(100)는 반도체 기판(110), 채널 영역(120), 소스 전극(130), 드레인 전극(140), 이온 저장층(150), 게이트 전극(160) 및 확산 장벽층(170)을 포함한다.
상기 반도체 기판(110)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator : GOI) 기판 또는 실리콘-게르마늄 기판일 수 있으나 이에 한정되지 않는다. 본 발명의 실시예에서는 통상적으로 사용하는 실리콘 기판을 사용할 수 있으며, 상기 반도체 기판(110)은 p형 불순물이 도핑된 p형 반도체 기판(110) 또는 n형 불순물이 도핑된 n형 반도체 기판(110)일 수도 있다.
상기 반도체 기판(110) 상부에는 채널 영역(120)이 형성될 수 있다. 채널 영역(120)은 저분자 유기 반도체, 유기 반도체, 전도성 고분자, 무기 반도체, 산화물 반도체, 이차원 반도체 및 양자점으로 형성된 물질 중 어느 하나의 물질로 형성되거나, 또는 W, Co, Mo, Ti, Ta와 같은 금속 물질 중 어느 하나의 물질로 형성되되, 활성 이온(151)에 의해 컨덕턴스(conductance)가 변화되는 물질로 형성됨이 바람직하다.
상기 반도체 기판(110) 상부에는 채널 영역(120)을 사이에 두고 서로 이격되어 형성된 소스 전극(130)과 드레인 전극(140)을 포함할 수 있다.
상기 소스 전극(130) 및 드레인 전극(140)은 후술될 게이트 전극(160)과 인접한, 즉, 상기 반도체 기판(110)의 표면 상부에 위치하는 게이트 전극(160)과 인접하도록 상기 반도체 기판(110)상에 형성될 수 있다. 소스 전극(130) 및 드레인 전극(140)은 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 및 은 물질 중 어느 하나의 물질로 선택되는 적어도 하나의 금속 재료를 포함할 수 있고, 폴리(3,4-에틸렌디옥시싸이오펜):폴리스티렌설포네이트 (PEDOT:PSS)와 같은 전도성 고분자 재료를 포함할 수 있으며, 도핑된 고분자 재료를 포함할 수 있다.
상기 채널 영역(120) 상에는 이온 저장층(150)이 형성될 수 있다. 이온 저장층(150)은 이온 저장층(150) 내에 형성된 활성 이온(Active ion)(151)들이 채널 영역(120)으로 이동하거나, 채널 영역(120)으로 이동된 활성 이온(151)들이 다시 이온 저장층(150)으로 이동될 수 있도록 전해질 역할을 수행할 수 있는 물질로 형성됨이 바람직하다.
즉, 이온 저장층(150)은 이온성 물질을 포함함에 따라 시냅스 특성을 갖는다. 일 예로, 시냅스 자극 스파이크(spike)는 이온 저장층(150) 하부에 형성된 채널 영역(120)을 향해 활성 이온(151)을 이동시키고, 시냅스 반응 전류(excitatory post-synaptic current, 드레인 전류)가 발생한다. 이에, 채널 영역(120)으로 이동한 활성 이온(151)은 전하를 끌어당기고 축적한다. 이 후, 시냅스 자극 스파이크가 끝나면, 시냅스 반응 전류가 서서히 감소함과 동시에, 활성 이온(151)들은 점차적으로 이온 저장층(150)의 이온젤의 평형수준으로 되돌아오며 시냅스 특성을 갖는다.
여기서, 이온 저장층(150) 내에 형성된 활성 이온(151)은 H+, Li+, Na+등의 양이온 또는 O2-와 같은 음이온을 포함할 수 있다. 또한, 이온 저장층(150)의 활성 이온(151)이 이동되는 채널 영역(120)은 상기 활성 이온(151)에 의해 컨덕턴스가 변화되는 물질로 형성됨이 바람직하다.
이온 저장층(150) 상에는 게이트 전극(160)이 형성될 수 있다. 게이트 전극(160)은 배리어 금속막 및 금속막을 포함할 수 있다. 일 예로, 상기 배리어 금속막은 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 이루어질 수 있다. 상기 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다.
상기 게이트 전극(160)에 외부에서 전압이 인가되면 인가된 전압에 의해 이온 저장층(150)과 채널 영역(120) 사이에서 활성 이온(151)이 이동하게 되고, 활성 이온(151)의 이동에 의해 채널 영역(120) 내의 활성 이온(151) 양이 변경되어 채널 영역(120)의 전도도가 변하기 때문에 시냅틱 특성인 억제(depression) 특성 및 증강(potentiation) 특성을 갖는다.
도 2는 3단자 시냅스 소자의 동작 특성을 나타낸 그래프이다.
도 2를 참조하면, 시냅스 소자는 시냅틱 특성(synaptic weight change)을 가진다. 이때의 시냅틱 특성은 억제(depression) 특성 및 증강(potentiation) 특성을 포함한다.
이러한 억제 및 증강 특성을 보이는 시냅틱 특성은 대칭적일수록 시냅스 소자의 특성이 우수하며, 종래의 2단자 시냅스 소자 보다 3단자 시냅스 소자에서 채널 전도도 제어가 우수하여 대칭적인 특성을 보인다.
도 3 및 도 4는 종래의 3단자 시냅스 소자의 게이트 전극(160)에 전압을 인가했을 때의 동작을 설명하기 위한 도면이다.
도 5는 종래의 3단자 시냅스 소자의 게이트 전극(160)에 전압을 인가하지 않았을 때의 동작을 설명하기 위한 도면이다.
도 3 내지 5를 참조하면, 종래의 3단자 시냅스 소자(10)의 게이트 전극(160)에 전압을 인가하면, 도 3 및 도 4에 도시한 바와 같이, 이온 저장층(150)에서 채널 영역(120)으로 활성 이온(151)이 이동되거나 또는 채널 영역(120)에서 이온 저장층(150)으로 활성 이온(151)이 이동된다. 즉, 활성 이온(151)의 이동에 의해 채널 영역(120)의 활성 이온(151)의 양이 달라져 이에 따라 채널 영역(120)의 전도도가 변화됨으로써 증강 또는 억제를 구현할 수 있게 된다.
허나, 종래의 3단자 시냅스 소자(10)는 도 5에 도시한 바와 같이, 게이트 전극(160)에 전압이 인가되지 않더라도 이온 저장층(150)에서 채널 영역(120)으로 또는 채널 영역(120)에서 이온 저장층(150)으로 활성 이온(151)이 확산될 수 있다. 이는, 게이트 전극(160)에 별도의 전압이 인가되지 않더라도 활성 이온(151)이 확산되기 때문에 채널 영역(120)에서의 전도도의 불안정성이 야기될 수 있다.
즉, 뉴로모픽 시스템을 구현하는데 있어 중요한 요소 중 하나는 시냅스 소자의 가중치(전도도)가 안정적으로 유지되어야 하나, 상술할 바와 같이, 종래의 3단자 시냅스 소자(10)에서는 게이트 전극(160)에 전압이 인가되지 않더라도 이온의 확산에 의해 전도도가 변화하는 불안정한 특성을 보이며, 이는 시간이 흐름에 따라 뉴로모픽 시스템의 인식률 저하를 야기시킨다.
도 6은 종래의 3단자 시냅스 소자의 전도도 유지 특성 측정 결과와 이에 따른 패턴 인식률을 나타낸 도면이다.
도 6의 그래프를 참조하면, 종래의 3단자 시냅스 소자(10)는 시간이 흐름에 따라 시냅스 소자의 전도도가 감소하고, 이에 따라 뉴로모틱 시스템의 인식률의 정확성이 감소되는 것을 확인할 수 있다.
이는, 상술한 바와 같이, 게이트 전극(160)에 전압이 인가되지 않더라도 이온 저장층(150)에서 채널 영역(120)으로 또는 채널 영역(120)에서 이온 저장층(150)으로 활성 이온(151)이 확산되는 현상에 의해 채널 영역(120)에서의 전도도의 불안정성이 야기되고, 이러한 전도도의 불안정성에 의해 시간이 흐름에 따라 뉴로모픽 시스템의 인식률이 저하되기 때문이다.
이러한 이온의 확산에 의해 전도도가 변화되는 불안정한 특성을 방지하기 위해 본 발명에 따른 3단자 시냅스 소자(100)에서는 확산 장벽층(170)을 포함할 수 있다.
계속해서, 도 1을 참조하면, 본 발명에 따른 3단자 시냅스 소자(100)는 확산 장벽층(170)을 포함할 수 있다. 확산 장벽층(170)은 이온 저장층(150)과 채널 영역(120) 사이에 형성될 수 있다. 즉, 활성 이온(151)이 이동하는 이온 저장층(150)과 채널 영역(120) 사이에 별도의 확산 장벽을 형성함으로써 이온 저장층(150)과 채널 영역(120) 사이의 활성 이온(151)의 이동을 제어할 수 있다.
확산 장벽층(170)의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함하거나, Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함할 수 있다.
도 7 및 도 8은 본 발명의 3단자 시냅스 소자의 동작을 설명하기 위한 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 확산 장벽층(170)을 포함하는 3단자 시냅스 소자(100)는 도 7에 도시한 바와 같이, 게이트 전극(160)에 인가되는 전압이 특정 문턱전압(Vth)보다 큰 전압을 인가했을 때는 이온 저장층(150)에 형성된 활성 이온(151)이 이온 저장층(150)에서 채널 영역(120)으로 또는 채널 영역(120)에서 이온 저장층(150)으로 이동될 수 있지만, 게이트 전극(160)에 인가되는 전압이 특정 문턱전압(Vth)보다 작은 전압을 인가했을 때는 도 8에 도시한 바와 같이, 이온 저장층(150)과 채널 영역(120) 사이에 형성된 확산 장벽층(170)에 의해 이온 저장층(150)의 활성 이온(151)은 이동이 차단된다.
즉, 게이트에 인가되는 전압이 특정 문턱전압(Vth) 보다 작은 경우 활성 이온(151)이 이온 저장층(150)과 채널 영역(120) 간을 이동하지 못하기 때문에 채널 영역(120)에서의 안정적인 전도도 특성을 얻을 수 있다.
따라서, 종래의 3단자 시냅스 소자(10)에서 게이트 전극(160)에 전압이 인가되지 않더라도 이온의 확산에 의해 전도도가 변화하는 불안정한 특성을 확산 장벽층(170)에 의해 안정적으로 전도도를 유지할 수 있으며, 이는 뉴로모픽 시스템에서 시간에 따라 인식률이 감소되는 것을 방지함으로써 인식률을 향상시킬 수 있다.
도 9는 본 발명의 3단자 시냅스 소자의 전도도 유지 특성 측정 결과와 이에 따른 패턴 인식률을 나타낸 도면이다.
도 9를 참조하면, 본 발명의 3단자 시냅스 소자(100)에서 이온 저장층(150)과 채널 영역(120) 사이에 확산 장벽층(170)을 추가 형성함으로써 시간이 흐름에 따라 시냅스 소자의 전도도가 감소되는 것을 방지할 수 있고, 이에 따라 뉴로모틱 시스템의 인식률의 정확성이 개선되는 것을 확인할 수 있다.
도 10은 본 발명의 3단자 시냅스 소자의 제조방법을 나타낸 순서도이다.
도 10을 참조하면, 본 발명에 따른 3단자 시냅스 소자(100)의 제조방법은 반도체 기판(110) 상에 채널 영역(120)을 형성하는 단계(S210), 채널 영역(120)의 일단 및 타단에 각각 소스 전극(130)과 드레인 전극(140)을 형성하는 단계(S220), 채널 영역(120) 상에 확산 장벽층(170)을 형성하는 단계(S230), 확산 장벽층(170) 상에 활성 이온(151)을 포함하는 이온 저장층(150)을 형성하는 단계(S240) 및 이온 저장층(150) 상에 게이트 전극(160)을 형성하는 단계(S250)를 포함한다.
우선, 반도체 기판(110) 상에 채널 영역(120)을 형성한다. 채널 영역(120)은 저분자 유기 반도체, 유기 반도체, 전도성 고분자, 무기 반도체, 산화물 반도체, 이차원 반도체 및 양자점으로 형성된 물질 중 어느 하나의 물질로 형성되거나, 또는 W, Co, Mo, Ti, Ta와 같은 금속 물질 중 어느 하나의 물질로 형성되되, 활성 이온(151)에 의해 컨덕턴스(conductance)가 변화되는 물질로 형성됨이 바람직하다.
반도체 기판(110) 상에 채널 영역(120)을 형성하기 위한 증착 공정으로는 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착(atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy;MBE) 등을 이용될 수 있다.
이 후, 채널 영역(120)의 일단 및 타단에 각각 소스 전극(130)과 드레인 전극(140)을 형성한다. 소스 전극(130) 및 드레인 전극(140)의 물질로는 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 및 은 물질 중 어느 하나의 물질로 선택되는 적어도 하나의 금속 재료를 포함할 수 있고, 폴리(3,4-에틸렌디옥시싸이오펜):폴리스티렌설포네이트 (PEDOT:PSS)와 같은 전도성 고분자 재료를 포함할 수 있으며, 도핑된 고분자 재료를 포함할 수 있다.
상기 소스 전극(130)과 드레인 전극(140)을 형성하기 위한 증착 공정으로는 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착(atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy; MBE) 등을 이용할 수 있다. 그리고, 소스 전극(130) 및 드레인 전극(140)이 채널 영역(120)의 일단 및 타단에 각각 형성되도록 쉐도우 마스크 또는 드라이 에칭 공정을 통해 패터닝될 수 있다.
이 후, 채널 영역(120) 상에 확산 장벽층(170)을 형성할 수 있다. 확산 장벽층(170)은 채널 영역(120)과 이온 저장층(150) 사이에 형성되어, 이온 저장층(150)과 채널 영역(120) 사이의 활성 이온(151)의 이동을 제어할 수 있다.
즉, 게이트에 인가되는 전압이 특정 문턱전압(Vth) 보다 작은 경우 활성 이온(151)이 이온 저장층(150)과 채널 영역(120) 간을 이동하지 못하기 때문에 채널 영역(120)에서의 안정적인 전도도 특성을 얻을 수 있다. 따라서, 종래의 3단자 시냅스 소자에서 게이트 전극(160)에 전압이 인가되지 않더라도 이온의 확산에 의해 전도도가 변화하는 불안정한 특성을 확산 장벽층(170)에 의해 안정적으로 전도도를 유지할 수 있으며, 이는 뉴로모픽 시스템에서 시간에 따라 인식률이 감소되는 것을 방지함으로써 인식률을 향상시킬 수 있다.
확산 장벽층(170)의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함하거나, Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함할 수 있다.
상기 확산 장벽층(170)이 형성되면, 상기 확산 장벽층(170) 상에 활성 이온(151)을 포함하는 이온 저장층(150)이 형성된다.
이온 저장층(150)은 이온 저장층(150) 내에 형성된 활성 이온(151)들이 채널 영역(120)으로 이동하거나, 채널 영역(120)으로 이동된 활성 이온(151)들이 다시 이온 저장층(150)으로 이동될 수 있도록 전해질 역할을 수행할 수 있는 물질로 형성됨이 바람직하다. 여기서, 이온 저장층(150) 내에 형성된 활성 이온(151)은 H+, Li+, Na+등의 양이온 또는 O2-와 같은 음이온을 포함할 수 있다.
마지막으로, 이온 저장층(150) 상에 게이트 전극(160)을 형성한다. 게이트 전극(160)을 형성하는 물질로는 배리어 금속막 및 금속막을 포함할 수 있다. 일 예로, 상기 배리어 금속막은 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 이루어질 수 있다. 상기 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다.
상기 게이트 전극(160)을 형성하기 위한 증착 공정으로는 물리적 기상 증착(physical vapor deposition; PVD), 화학적 기상 증착(chemical vapor deposition; CVD), 스퍼터링(sputtering), 펄스 레이저 증착(pulsed laser deposition; PLD), 증발법(thermal evaporation), 전자빔 증발법(electron beam evaporation), 원자층 증착(atomic layer deposition; ALD) 및 분자선 에피택시 증착(molecular beam epitaxy; MBE) 등을 이용할 수 있다.
상술한 바와 같이, 본 발명에 따른 3단자 시냅스 소자는 종래의 3단자 시냅스 소자 구조에서 채널 영역(120)과 이온 저장층(150) 사이에 활성 이온(151)의 이동을 제어하는 확산 장벽층(170)을 형성하여 게이트 전극(160)에 특정 문턱 전압 이상의 전압이 인가되었을 때만 활성 이온(151)이 이동되도록 제어함으로써 3단자 시냅스 소자 사용 시 발생되는 전도도 변화를 방지하고 안정적인 전도도 특성을 갖도록 할 수 있다.
또한, 3단자 시냅스 소자의 안정적인 전도도 특성에 의해 시간에 따라 인식률이 감소하는 뉴로모픽 시스템의 인식률을 향상시킬 수 있는 효과가 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110 : 반도체 기판 120 : 채널 영역
130 : 소스 전극 140 : 드레인 전극
150 : 이온 저장층 160 : 게이트 전극
170 : 확산 장벽층

Claims (10)

  1. 반도체 기판;
    상기 반도체 기판 상부에 위치하는 채널 영역;
    상기 채널 영역을 사이에 두고 서로 이격되어 배치된 소스 전극과 드레인 전극;
    상기 채널 영역 상에 배치된 이온 저장층; 및
    상기 이온 저장층 상에 배치된 게이트 전극을 포함하고,
    상기 채널 영역과 상기 이온 저장층 사이에 형성되고, 상기 이온 저장층 내에 형성된 활성 이온의 이동을 제어하는 확산 장벽층을 포함하는 3단자 시냅스 소자.
  2. 제1항에 있어서,
    상기 이온 저장층은 전해질 물질로 형성된 것인 3단자 시냅스 소자.
  3. 제1항에 있어서,
    상기 이온 저장층 내에 형성된 활성 이온은 H+, Li+, Na+, O2- 이온 중 어느 하나의 이온 또는 두 가지 이상이 혼합된 이온을 포함하는 3단자 시냅스 소자.
  4. 제1항에 있어서,
    상기 확산 장벽층의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함하는 3단자 시냅스 소자.
  5. 제1항에 있어서,
    상기 확산 장벽층의 물질로는 Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함하는 3단자 시냅스 소자.
  6. 제1항에 있어서,
    상기 활성 이온은 상기 확산 장벽층에 의해 상기 게이트 전극에 인가되는 전압이 문턱 전압 이상일 때만 상기 이온 저장층에서 상기 채널 영역으로 또는 상기 채널 영역에서 상기 이온 저장층으로 이동되는 것인 3단자 시냅스 소자.
  7. 제1항에 있어서,
    상기 이온 저장층과 상기 채널 영역 간의 활성 이온의 이동에 의해 억제(depression) 및 증강(potentiation) 특성을 갖는 것인 3단자 시냅스 소자.
  8. 반도체 기판 상에 채널 영역을 형성하는 단계;
    상기 채널 영역의 일단 및 타단에 각각 소스 전극과 드레인 전극을 형성하는 단계;
    상기 채널 영역 상에 활성 이온의 이동을 제어하는 확산 장벽층을 형성하는 단계;
    상기 확산 장벽층 상에 활성 이온을 포함하는 이온 저장층을 형성하는 단계; 및
    상기 이온 저장층 상에 게이트 전극을 형성하는 단계를 포함하는 3단자 시냅스 소자의 제조 방법.
  9. 제8항에 있어서,
    상기 확산 장벽층은 상기 활성 이온이 상기 게이트 전극에 인가되는 전압이 문턱 전압 이상일 때만 상기 이온 저장층에서 상기 채널 영역으로 또는 상기 채널 영역에서 상기 이온 저장층으로 이동되도록 상기 활성 이온의 이동을 제어하는 것인 3단자 시냅스 소자의 제조 방법.
  10. 제8항에 있어서,
    상기 확산 장벽층의 물질로는 Mo, W, Ni, Co, Ru, Pt의 비활성 금속 중 어느 하나의 물질 또는 이들의 합금을 포함하거나, 또는 Graphene, h-BN, MoS2, WS2, MoSe2, WSe2, NbSe2의 나노홀 구조를 갖는 2차원 물질 중 어느 하나의 물질을 포함하는 3단자 시냅스 소자의 제조 방법.
KR1020190029273A 2019-03-14 2019-03-14 3단자 시냅스 소자 및 이의 제조 방법 KR20200115722A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190029273A KR20200115722A (ko) 2019-03-14 2019-03-14 3단자 시냅스 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190029273A KR20200115722A (ko) 2019-03-14 2019-03-14 3단자 시냅스 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR20200115722A true KR20200115722A (ko) 2020-10-08

Family

ID=72897257

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190029273A KR20200115722A (ko) 2019-03-14 2019-03-14 3단자 시냅스 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR20200115722A (ko)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180012351A (ko) * 2016-07-26 2018-02-06 한양대학교 산학협력단 수직 원자 트랜지스터 및 이의 동작방법
CN112864164A (zh) * 2020-12-31 2021-05-28 中国科学院半导体研究所 三端人工光学突触及其制备方法
KR20220109685A (ko) * 2021-01-29 2022-08-05 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
WO2022181999A1 (ko) * 2021-02-23 2022-09-01 한국과학기술원 우수한 선형성 특성을 갖는 뉴로모픽 시냅스 소자 및 그 동작 방법
KR20220125465A (ko) * 2021-03-05 2022-09-14 경북대학교 산학협력단 3단자 시냅스 소자 및 그 제조 방법
KR20220130406A (ko) * 2021-03-18 2022-09-27 충북대학교 산학협력단 시냅스 소자
KR20230021469A (ko) 2021-08-05 2023-02-14 포항공과대학교 산학협력단 3차원 수직형 메모리 소자 및 그 제조 방법
KR20230034035A (ko) * 2021-09-02 2023-03-09 경북대학교 산학협력단 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법
KR20230057016A (ko) * 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법
KR20230112866A (ko) 2022-01-21 2023-07-28 경북대학교 산학협력단 균일한 이온 이동이 가능한 3단자 시냅스 소자
KR102563555B1 (ko) * 2022-03-21 2023-08-08 경북대학교 산학협력단 모바일 이온을 함유한 산화물 전극 기반의 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032186A (ko) 2012-09-06 2014-03-14 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032186A (ko) 2012-09-06 2014-03-14 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180012351A (ko) * 2016-07-26 2018-02-06 한양대학교 산학협력단 수직 원자 트랜지스터 및 이의 동작방법
CN112864164A (zh) * 2020-12-31 2021-05-28 中国科学院半导体研究所 三端人工光学突触及其制备方法
KR20220109685A (ko) * 2021-01-29 2022-08-05 포항공과대학교 산학협력단 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
WO2022181999A1 (ko) * 2021-02-23 2022-09-01 한국과학기술원 우수한 선형성 특성을 갖는 뉴로모픽 시냅스 소자 및 그 동작 방법
KR20220125465A (ko) * 2021-03-05 2022-09-14 경북대학교 산학협력단 3단자 시냅스 소자 및 그 제조 방법
KR20220130406A (ko) * 2021-03-18 2022-09-27 충북대학교 산학협력단 시냅스 소자
KR20230021469A (ko) 2021-08-05 2023-02-14 포항공과대학교 산학협력단 3차원 수직형 메모리 소자 및 그 제조 방법
KR20230034035A (ko) * 2021-09-02 2023-03-09 경북대학교 산학협력단 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법
KR20230057016A (ko) * 2021-10-21 2023-04-28 포항공과대학교 산학협력단 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법
KR20230112866A (ko) 2022-01-21 2023-07-28 경북대학교 산학협력단 균일한 이온 이동이 가능한 3단자 시냅스 소자
KR102563555B1 (ko) * 2022-03-21 2023-08-08 경북대학교 산학협력단 모바일 이온을 함유한 산화물 전극 기반의 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법

Similar Documents

Publication Publication Date Title
KR20200115722A (ko) 3단자 시냅스 소자 및 이의 제조 방법
Feng et al. Self-selective multi-terminal memtransistor crossbar array for in-memory computing
Ryu et al. Artificial synaptic characteristics of TiO2/HfO2 memristor with self-rectifying switching for brain-inspired computing
US9048415B2 (en) Memory cells including top electrodes comprising metal silicide, apparatuses including such cells, and related methods
Xi et al. Artificial synapses based on ferroelectric Schottky barrier field-effect transistors for neuromorphic applications
Park et al. Nonideal resistive and synaptic characteristics in Ag/ZnO/TiN device for neuromorphic system
TW200541056A (en) Storage device
Park et al. Nitrogen-induced filament confinement technique for a highly reliable hafnium-based electrochemical metallization threshold switch and its application to flexible logic circuits
Jeon et al. Suppressed stochastic switching behavior and improved synaptic functions in an atomic switch embedded with a 2D NbSe2 material
Rasheed et al. Resistive switching characteristics and theoretical simulation of a Pt/a-Ta2O5/TiN synaptic device for neuromorphic applications
Yun et al. Artificial synapse characteristics of a ZnO-based memristor with a short-term memory effect
CN113196307B (zh) 神经元及包括其的神经形态系统
Kwon et al. Comparison of synaptic properties considering dopant concentration and device operation polarity in Cu/SiN/SiO2/p-Si devices for neuromorphic system
Ng et al. Forming-less compliance-free multistate memristors as synaptic connections for brain-inspired computing
US20230231030A1 (en) Neurons and synapses with ferroelectrically modulated metal-semiconductor schottky diodes and method
KR102415183B1 (ko) 3단자 저항변화소자 기반 발화형 뉴런회로 및 이의 동작 방법
Huang et al. Stability-Enhanced Resistive Random-Access Memory via Stacked In x Ga1–x O by the RF Sputtering Method
KR102310470B1 (ko) 비휘발성 메모리 소자 및 이의 제조 방법
KR102481915B1 (ko) 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
KR102641821B1 (ko) 발열 소자가 집적화 된 이온 기반 3단자 시냅스 소자, 이를 구비하는 3단자 시냅스 어레이 및 이의 동작 방법
KR102563555B1 (ko) 모바일 이온을 함유한 산화물 전극 기반의 3단자 뉴로모픽 시냅스 소자 및 그 제조 방법
US20230422530A1 (en) Memristor device, method of fabricating thereof, synaptic device including memristor device and neuromorphic device including synaptic device
KR102374300B1 (ko) 뉴로모픽 시스템에서 뉴런 동작을 수행하는 수직형 트랜지스터의 구조와 동작 방법 및 이를 이용한 뉴로모픽 시스템
KR20230112866A (ko) 균일한 이온 이동이 가능한 3단자 시냅스 소자
Leonetti et al. Effect of electrode materials on resistive switching behaviour of NbOx-based memristive devices

Legal Events

Date Code Title Description
E601 Decision to refuse application