KR102169913B1 - 시냅스 모방 소자 및 이의 제조 방법 - Google Patents

시냅스 모방 소자 및 이의 제조 방법 Download PDF

Info

Publication number
KR102169913B1
KR102169913B1 KR1020190045682A KR20190045682A KR102169913B1 KR 102169913 B1 KR102169913 B1 KR 102169913B1 KR 1020190045682 A KR1020190045682 A KR 1020190045682A KR 20190045682 A KR20190045682 A KR 20190045682A KR 102169913 B1 KR102169913 B1 KR 102169913B1
Authority
KR
South Korea
Prior art keywords
channel
synaptic
nno
gate electrode
substrate
Prior art date
Application number
KR1020190045682A
Other languages
English (en)
Inventor
손준우
오차돌
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020190045682A priority Critical patent/KR102169913B1/ko
Application granted granted Critical
Publication of KR102169913B1 publication Critical patent/KR102169913B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/792Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02225Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • General Health & Medical Sciences (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명의 다양한 실시예에 따른 시냅스 모방 소자는, 기판; 상기 기판 상에 배치되고, NdNiO3를 포함하는 채널; 상기 채널에 전기적으로 연결되고 상호 이격된 소스 전극 및 드레인 전극; 상기 채널에 대항하도록 배치된 게이트 전극; 및 상기 채널 및 상기 게이트 전극 사이에 배치되고, 다공성 실리카(porous silica)를 포함하는 전해질층을 포함할 수 있다.

Description

시냅스 모방 소자 및 이의 제조 방법{Synaptic transistor and fabrication method of the same}
본 발명의 다양한 실시예는 시냅스 모방 소자 및 이의 제조 방법에 관한 것이다.
생물학적 뉴런 네트워크는 평행한 정보 처리로 인해 이벤트 당 매우 적은 양의 에너지만을 소비함으로써 탁월한 컴퓨팅 효율을 나타낸다. 도 1을 참고하면, 시냅스에 의해 상호 연결된 뉴런 사이의 이온 플럭스에 의해 정보 처리 및 전송이 동시에 이루어진다. 프리-시냅틱(pre-synaptic) 및 포스트-시냅틱(post-synaptic)의 연결 활동의 결과로 시냅스 무게를 증가 또는 감소함으로써 정보를 처리한다. 프리-시냅틱 뉴런에 의해 자극을 받은 포스트-시냅틱 뉴런의 반응은 뉴런들 사이의 연결(즉, 시냅스 무게)을 강화 또는 약화함으로써 학습 및 기억의 기초가 된다. 따라서, 뉴런 시스템에서의 학습 및 기억의 기초는 "시냅스 가소성"(즉, 시냅스 무게의 변화)에 기초한다.
최근에는, 이러한 생물학적 시냅스 기능을 모방한 시냅스 모방 소자를 통해 인공 지능을 개발하고자 하는 노력이 계속되고 있다. 기존의 시냅스 모방 소자로는 플로팅 게이트형 (floating gate) 실리콘 소자, 나노입자 유기 소자, 저항성 스위칭 메모리 (resistive switching memory), 멤리스터 (memristor), 상변화 메모리 (phase change memory), 전도성 브리지 메모리(conductive bridge memory), 탄소나노튜브 소자 등이 있다. 하지만 이와 같은 시냅스 모방 소자들은 대부분 금속-절연체-금속 형태의 2 단자(two terminal)로써, 신호 전달과 자가 학습의 두 기능이 동시에 일어나지 않고 순차적으로 이루어지는 특성이 있다. 즉, 신호 전달과 자가 학습의 두 기능이 동시에 일어나지 않는 단점이 있다.
한편, 이를 보완하기 위해 채널층의 가역적 이온 도핑에 의해 채널 컨덕턴스를 스위칭하는 3 단자 시냅스 트랜지스터(Three-terminal synaptic transistors)가 제안되었다. 3 단자 소자에서, 게이트 전해질층에 인가된 전기장은 전기적으로 전환 가능한 물질을 포함하는 채널에서 이온 결함의 농도를 조절하여 비휘발성 및 멀티 비트 트랜지스터로서의 가능성을 보여주었다. 그러나 유기 물질과 이온성 액체를 기반으로 하는 장치는 반도체 장치의 작동 온도 (~ 100 ° C)에서의 안정성에 제한을 가지고 있다. 더욱이, 단순한 와이드 밴드갭 산화물(WO3 또는 ZnO)을 채널층으로 사용하는 3 단자 소자에서는 비교적 큰 에너지 소비(즉, 큰 게이트 전압 및 스위칭을 위한 긴 시간)가 필요하다. 이는, 이러한 산화물이 원자 결함(예: 양성자(H+), 리튬 이온)에 의해 공급된 전자 도핑에 민감하지 않기 때문이다.
이에, 최근에는 신호 전달과 자가 학습을 동시에 수행하여 보다 실제와 같은 시냅스 모방이 가능하면서도, 에너지 효율이 좋고 열적 안정성이 우수한 새로운 구조의 시냅스 모방 소자의 개발이 요구되고 있다.
본 발명은 이러한 문제를 해결하기 위해서 신호 전달과 자가 학습을 동시에 수행하여 보다 실제와 같은 시냅스 모방이 가능하면서도, 에너지 소비 효율이 좋고 열적 안정성이 우수한 새로운 구조의 시냅스 모방 소자 및 이의 제조 방법을 제공하고자 한다.
본 발명의 다양한 실시예에 따른 시냅스 모방 소자는, 기판; 상기 기판 상에 배치되고, NdNiO3를 포함하는 채널; 상기 채널에 전기적으로 연결되고 상호 이격된 소스 전극 및 드레인 전극; 상기 채널에 대항하도록 배치된 게이트 전극; 및 상기 채널 및 상기 게이트 전극 사이에 배치되고, 다공성 실리카(porous silica)를 포함하는 전해질층을 포함할 수 있다.
본 발명의 시냅스 모방 소자는, 신호 전달과 자가 학습을 동시에 수행하여 보다 실제와 같은 시냅스 모방이 가능하면서도, 에너지 소비 효율이 좋고 고온 안정성이 우수한 새로운 구조를 제공할 수 있다.
도 1은 시냅스에서 자극이 전달되는 과정을 보여주는 모식도이다.
도 2는 본 발명의 일 실시예에 따른 시냅스 모방 소자의 도면이다.
도 3은 본 발명의 일 실시예에 따른 시냅스 모방 소자의 일 평면도이다.
도 4 및 도 5는 기판의 종류에 따른 역격자 공간매핑이다.
도 6은 수소의 깊이 프로파일에 관한 그래프이다.
도 7은 본 발명의 일 실시예에 따른 시냅스 모방 소자의 제조 방법을 설명하기 위한 모식도이다.
도 8은 기판의 종류에 따른 특성을 분석한 그래프이다.
도 9는 게이트 바이어스(Vpre) 유도된 H+ 주입/추출이 NNO 채널 전류(Ipost)에 미치는 영향을 분석한 그래프이다.
도 10은 Vpre 유도된 격자 변형을 관찰한 도면이다.
도 11은 고온 안정성을 갖는 시냅스 모방 소자에서 생체 시냅스의 모방을 위한 거동을 관찰한 그래프이다.
이하, 본 문서의 다양한 실시예들이 첨부된 도면을 참조하여 기재된다. 실시예 및 이에 사용된 용어들은 본 문서에 기재된 기술을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 및/또는 대체물을 포함하는 것으로 이해되어야 한다.
도 2는 본 발명의 일 실시예에 따른 시냅스 모방 소자의 도면이다. 도 3은 본 발명의 일 실시예에 따른 시냅스 모방 소자의 일 평면도이다.
도 2 및 도 3을 참고하면, 일 실시예에 따른 시냅스 모방 소자는, 기판(Substrate), 채널(Channel), 소스 전극(Source), 드레인 전극(Drain), 전해질층(Electrolyte) 및 게이트 전극(Gate)을 포함할 수 있다.
기판은 (001) 방향성 SrTiO3 (STO) 및 LaAlO3 (LAO) 중 적어도 어느 하나를 포함할 수 있다.
기판 상에 배치되는 채널은 NdNiO3를 포함할 수 있다. 채널은 기판 상에 에피택셜하게 성장될 수 있다. 채널은 5 nm 내지 20 nm의 두께를 가질 수 있다. 바람직하게는, 채널은 10 nm의 두께를 가질 수 있다.
도 4 및 도 5를 참고하면, 역격자 공간매핑에 의해 확인된 바와 같이, NdNiO3 박막은 SrTiO3 (STO) 기판 및 LaAlO3 (LAO)기판 상에 일관되게 성장할 수 있다. (aSTO = 3.91ÅA, aLAO = 3.79ÅA)
한편, 게이트 전극에 인가되는 전압(Vpre)에 따라 채널에 H+의 주입 또는 추출이 유도될 수 있다. 이에 대해서는 후술하여 상세히 설명한다.
소스 전극 및 드레인 전극은 채널에 전기적으로 연결되고 상호 이격되어 배치될 수 있다. 소스 전극 및 드레인 전극은 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 및 은을 이루어진 군으로부터 선택되는 적어도 하나의 금속 재료를 포함할 수 있다. 바람직하게는, 소스 전극 및 드레인 전극은 백금(Pt)을 포함할 수 있다. 소스 전극 및 드레인 전극의 두께는 40 nm 내지 60 nm 일 수 있다. 바람직하게는, 소스 전극 및 드레인 전극의 두께는 50 nm 일 수 있다. 소스 전극 및 드레인 전극은 포스트-시냅틱 회로(post-synaptic circuit)에 연결될 수 있다.
전해질층은 채널 및 게이트 전극 사이에 배치될 수 있다. 전해질층은 다공성 실리카(porous silica)를 포함할 수 있다. 전해질층의 두께는 200 nm 내지 400 nm 일 수 있다. 바람직하게는, 전해질층은 300 nm 두께일 수 있다.
게이트 전극은 채널에 대항하도록 배치될 수 있다. 게이트 전극은 백금(Pt)을 포함할 수 있다. 게이트 전극의 두께는 20 nm 내지 40 nm일 수 있다. 바람직하게는, 게이트 전극의 두께는 30 nm 일 수 있다. 게이트 전극은 프리-시냅틱 회로(pre-synaptic circuit)에 연결되어 전압이 인가될 수 있다.
다공성 실리카는 모세관으로 인해 공기로부터 수증기를 흡수하고, 게이트 전극으로부터의 프리 시냅스 전위(Vpre)에 의해 물이 H +와 OH-로 전기 분해되고 동시에 이온이 채널로 운반될 수 있다. 도 6을 참고하면, positive Vpre의 인가 후에, NNO 층에서 H 신호의 세기는 증가했다. 이 결과는 positive Vpre가 적용될 때 다공성 실리카의 H+가 실제로 NNO 채널로 인터칼레이션된다는 것을 확인한다. negative Vpre가 H+의 추출을 유도하기 위해 적용되었을 때, 증가된 H 신호는 positive Vpre의 적용 전으로 되돌아 감을 확인할 수 있다. 즉, Vpre에 의한 NNO 채널에서 H+ 의 가역적인 주입 및 추출을 확인할 수 있다.
본 발명의 3 단자 시냅스 모방 소자는 생물학적 시냅스 기능을 모방할 수 있다. 구체적으로, 본 발명의 일 실시예에 따른 시냅스 모방 소자에서 H+ 이동에 의한 analog conductance 스위칭은 생물학적 뉴런 시스템에서 시냅스 무게의 변화를 모방한다. Vpre 펄스에 의해 전해질층 및 채널을 가로지르는 H+ 는 소스 전극과 드레인 전극 사이의 NNO에서 채널 컨덕턴스 G에 점차 영향을 미친다. 이러한 NNO 채널의 G는 생물학적 시냅스에서 pre-synaptic 와 post-synaptic 뉴런 사이 연결의 시냅스 가소성을 모방할 수 있다. H+ 도핑에 의한 NNO 채널에서의 G의 민감하고 비휘발성인 반응으로 인해, 각각의 시냅스 중량 (즉, G)은 게이트 전극으로부터의 Vpre에 의해 변화됨으로써 멀티 비트 및 비휘발성 스위칭을 생성할 수 있다.
이하 본 발명의 일 실시예에 따른 시냅스 모방 소자의 제조 방법을 설명한다.
도 7은 본 발명의 일 실시예에 따른 시냅스 모방 소자의 제조 방법의 흐름도이다. 도 7을 참고하면, 본 발명의 일 실시예에 따른 시냅스 모방 소자의 제조 방법은, 기판 상에 NdNiO3막을 증착하는 단계; 상기 NdNiO3막을 패터닝하는 단계; 상기 NdNiO3막 상에 소스 전극 및 드레인 전극을 위한 금속을 증착하는 단계; 상기 금속 상에 다공성 졸-겔 실리카 필름을 코팅하는 단계; 상기 다공성 졸-겔 실리카 필름 상에 금속을 증착하고 패터닝하는 단계; 및 상기 다공성 졸-겔 실리카 필름을 패터닝하는 단계를 포함할 수 있다.
구체적으로, 도 7의 a를 참고하면, 펄스 레이저 증착을 이용하여 기판 상에 채널을 위한 NdNiO3(NNO)를 에피택셜 성장시킬 수 있다. 이때 기판은 (001) 배향된 SrTiO3 또는 LaAlO3 일 수 있다.
도 7의 b를 참고하면, NNO 박막을 포토리소그래피 및 염산(HCl)을 이용한 습식 에칭(wet etching)을 통해 패터닝할 수 있다.
도 7의 c를 참고하면, NNO 박막 상에 소스 및 드레인 전극용으로 Pt 전극을 고주파 (RF) 마그네트론 스퍼터링으로 증착할 수 있다.
도 7의 d를 참고하면, 상기 Pt 전극 상에 다공성 졸-겔 실리카 필름을 코팅할 수 있다. 다공성 졸-겔 실리카 필름은 테트라에틸 오르토실리케이트(tetraethyl orthosilicate), 에탄올, 물 및 인산의 혼합물을 스핀 코팅하여 형성할 수 있다. 이러한 다공성 졸-겔 실리카 필름을 코팅하는 공정은 두 번 이상 반복될 수 있다.
도 7의 e를 참고하면, 상기 다공성 졸-겔 실리카 필름 상에 Pt 전극을 증착하고 패터닝하여 게이트 전극을 형성할 수 있다. 이때 리프트-오프 공정을 통해 증착 및 패터닝할 수 있다.
도 7의 f를 참고하면, 다공성 졸-겔 실리카 필름을 패터닝하여 소스 전극 및 드레인 전극에 오믹 컨택을 노출시킬 수 있다. 다공성 졸-겔 실리카 필름을 포토리소그래피를 사용하여 패터닝하고 버퍼 산화막 에칭액을 사용하여 에칭할 수 있다.
이하, 구체적인 실시예는 다음과 같다.
실시예
10 nm 두께의 에피택셜 NdNiO3(이하 NNO)막은 (001) 배향된 SrTiO3 및 LaAlO3 기판 각각에 10-6 Torr 이상의 압력으로 펄스 레이저 증착에 의해 성장되었다. A KrF 엑시머 레이저(λ = 248 nm)가 2.2 J/cm2 이상의 fluence 및 10 Hz 의 반복률로 화학량론적인 다결정 NNO 회전 타깃 상에 가해졌다. 박막은 NNO의 온도 의존 금속-절연체 전이를 최적화하기 위해 300 mTorr의 산소 대기 및 650 ° C의 성장 온도에서 성장했다. 성장 후, 샘플을 30 분 동안 실온으로 냉각시켰다. 최적화된 10 nm 두께의 NNO 막을 사용하는 3 단자 시냅스 모방 소자를 제작하기 위해, 포토리소그래피와 염산을 이용한 화학 에칭을 통해 채널폭 200 μm와 다양한 채널 길이 (20 μm 내지 2000 μm)로 NNO 채널을 패터닝했다.
다음으로, 소스 및 드레인 전극용으로 두께 50 nm의 Pt 전극을 고주파 (RF) 마그네트론 스퍼터링에 의해 증착시켰다.
다음으로, 300 nm 두께의 다공성 졸-겔 실리카 필름을 코팅 하였다. 다공성 졸-겔 실리카는 테트라에틸 오르토실리케이트(tetraethyl orthosilicate), 에탄올, 물 및 인산 (85 중량 %)을 1:18:5.55:0.02의 몰비로 혼합하여 제조 하였다. 다음으로, 혼합물을 실온에서 1 시간 동안 교반한 다음, Si-O-Si 사슬의 중합을 촉진시키기 위해 60 ℃의 오븐에 넣고, 이어서 3000 rpm의 속도로 30 초 동안 시료 용액을 샘플 상에 스핀 코팅 하고, 120 ℃에서 30 분 동안 건조하였다. 이러한 코팅 공정은 다공성 실리카층을 통과하는 게이트 누설 전류를 피하기 위해 두 번 반복되었다.
그 후, 30nm 두께의 게이트 전극용 Pt 전극을 리프트-오프 공정을 사용하여 증착하고 패터닝했다. 마지막으로, 소스 및 드레인에 오믹 컨택을 노출시키기 위해 오믹 컨택 바로 위의 다공성 실리카층을 포토리소그래피를 사용하여 패터닝한 다음 버퍼 산화막 에칭액을 사용하여 45 초간 에칭했다.
실험예 1: 기판의 종류에 따른 특성 분석
도 8의 a를 참고하면, (001) 배향된 STO 및 (001)pc 배향된 LAO 기판상의 10 nm 두께의 NNO 막의 (002) reflection의 2θ-ω symmetrical X- 선 회절을 나타낸다. 도 8의 b를 참고하면, 두 기판의 NNO 모두에서 온도 의존 저항은 실온 이하에서 금속-절연체 전이를 명확히 나타내었다. 구체적으로 STO 기판 상의 NNO의 전이 온도는 약 220K이었고, LAO 기판 상의 NNO의 전이 온도는 약 150K이었다. 이는 NNO가 d orbitals에 강한 상관 관계가 있기 때문에 금속 및 절연체 사이의 상계면(phase boundary) 에서 correlated material 임을 확인할 수 있다. 또한, STO 기판 상의 NNO 막은 약 +2.3%의 인장 응력을 받고, LAO 기판 상의 NNO 막은 약 -0.5%의 압축 변형을 받아 NNO 막과 기판 사이의 격자 불일치를 동반한다.
실험예 2: 게이트 바이어스( Vpre ) 유도된 H + 주입/추출이 NNO 채널 전류(I post )에 미치는 영향
Vpre 유도된 H+ 주입/추출이 NNO 채널 전류(Ipost)에 미치는 영향은 pre-synaptic 전압 펄스 트레인(Vpre = +2.0 V)을 10분간 적용한 후 반대 극성의 펄스(Vpre = -2.0 V)를 10분간 적용한 후, 일정한 post-synaptic 전위(Vpost=0.5 V)에서 관찰되었다. 도 9를 참고하면, LAO 및 STO 기판에서 성장한 NNO 채널에서 Vpre에 의한 Ipost의 변화는 가역적이고, 비휘발성이며, monotonic 함을 알 수 있다. 초기 Ipost,o 에 대한 Ipost 의 비율(Ipost/Ipost,o)은 positive Vpre 하에서 점진적으로 감소하였다. positive Vpre가 적용되면, H+가 pre-synaptic 전극에서부터 전해질층을 통과하여 post-synaptic 채널로 흐른다. 전자가 회로를 흐르면서 NNO 는 protonate될 수 있다. 결과적으로, NNO에서 Ni 이온의 전자 배열은 H 혼입으로 인해 Ni3 + (t2g 6eg 1)에서 Ni2 + 로 변화되었다. 따라서, NNO의 전기전도성이 크게 감소하였다. V pre 가 반대 극성인 negative Vpre (- 2 V)으로 전환되자마자 I post 는 가역적으로 초기 상태로 증가하여, 채널에서 H+ 의 제거는 원래의 금속 상으로 NNO 채널이 되돌아갔음을 알 수 있다.
한편, 기판의 종류에 따라 Ipost/Ipost,o의 거동은 다른 경향을 나타내었다. 즉, 도 8을 참고하면, positive Vpre 하에서 STO 기판 상에서 성장한 NNO 채널의 경우, Ipost/Ipost,o가 초기에 매우 빠르게 감소했으나, LAO 기판 상에서 성장한 NNO 채널의 경우 두 단계로 감소하였다. 즉, LAO 기판 상에서 성장한 NNO 채널의 경우 Ipost/Ipost,o가 초기 50 초까지 10- 2으로 감소하고, 300 초까지 일정수준을 유지하다가 다시 10-4으로 감소하였다.
도 9의 b를 참고하면, NNO 채널에서 이축 변형률 의존적인 post-synaptic 전류 변화는 120 초 동안 positive 및 negative synaptic 펄스의 교대 적용 후 Ipost/Ipost,o 측정을 통해 더 확인할 수 있다(|Vpre| = 1V 내지 3V).
NNO/STO 의 Ipost/Ipost,o<10-4 에 대한 임계전압은 1.5V로, 2.2V의 임계전압을 갖는 NNO/LAO보다 낮았다. 이 차이는 인장 변형이 positive Vpre 의 적용 하에서 H+ 결합 및 H+ 유도 금속-절연체 전이를 용이하게 한다는 것을 추가로 확인할 수 있다. 인장 변형은 벌크 H+ 전도도를 면외 방향(out-of-plane direction)으로 증가시키기 때문에 압축 변형된 LAO 기판 상의 NNO 막보다 인장 변형된 STO 기판 상의 NNO 막에서 빠른 H+-유도된 Ipost 변화가 발생할 수 있으며, 감소된 Ni-O 궤도 상호 작용을 갖는 실리카/NNO 계면에서 교환 운동 상수를 증가시킨다. 따라서, 벌크 및 계면에서의 제한 인자에서의 이러한 감소는 인장 변형된 NNO 채널에서 H+ 동역학을 가속시키고, 채널 G를보다 효율적으로 변조하는데 필요한 스위칭 에너지를 감소시킬 수 있다.
도 9의 c를 참고하면, STO 기판 상의 인장 변형된 NNO 채널에서 스위프 폭이 |V pre| ≤ 0.6 V 에서 |V pre| ≤ 1.2 V 증가함에 따른 Ipost 변화를 확인하였다. 낮고 높은 전도성 상태 사이에서 Ipost/Ipost,o가 가역적으로 스위칭할 수 있음을 보여준다. 또한, positive Vpre 하에서 Ipost 는 감소하고, negative Vpre 하에서 Ipost 는 증가하는 경향을 보였다. 초기에 G는 positive Vpre 하에서 낮은 것으로 변경되었지만 negative Vpre 하에서는 높음으로 변경되었다. 전기장이 증가함에 따라 증가된 H+ 주입은 두께 방향을 따라 전체 NNO 채널에서 충분한 양성자화를 유도한다. 게이트 바이어스의 극성에 따라 H+의 가역적인 반응으로 인해, H+는 positive Vpre 하에서 다공성 실리카/NNO 계면으로 이동하고, negative Vpre 하에서는 계면으로부터 일탈하는 경향이 있다.
실험예 3: V pre 유도된 격자 변형
H+ 주입에 의한 Ni 원자가 상태의 감소(Ni3 +에서 Ni2 +)는 격자 팽창을 동반할 수 있다. 구체적으로, 증가된 Ni 이온 반경은 면외 방향을 따라 Ni-O 결합 길이의 증가를 유도하고 이로 인해 격자 팽창을 동반한다. H+ 게이팅에 의해 유도된 가역적인 스위칭의 기본 메커니즘을 보다 살펴보기 위해, 구조적 격자 변형을 관찰하였다. 실시예에 따른 시냅스 모방 소자의 구조적 격자 변형은, 서로 다른 극성의 Vpre 를 적용한 후 3μm × 15μm (수직 × 수평) 크기의 집속된 X 선 빔을 사용하여 공간 분해 싱크로트론 X 선 마이크로 회절 사상(spatially resolved synchrotron x-ray micro-diffraction mappings)을 사용하여 검출하였다. 도 10을 참고하면, H+를 포함하는 다공성 실리카를 따라 Vpre 를 적용하고, H-NNO (qz = 2.89ÅA- 1)와 NNO (qz = 3.27ÅA- 1)에 대한 브래그 회절의 국부 강도를 측면적으로 스캐닝하여 NNO 채널에서 평면 외 격자 파라미터(out-of-plane lattice parameter)의 변화를 검출했다.
게이트 전극에 Vpre = + 2.0V를 5 분 동안 인가한 후, 게이트 전극 아래의 전체 채널에 대해 qz = 3.27ÅA-1 (도 10의 b)에서 피크 강도의 감소를 소모하면서 qz = 2.89ÅA-1에서의 피크(도 10의 a)가 나타났다. 이러한 구조적 변화는 positive Vpre 하에서 절연 H-NNO 위상의 진화를 나타낸다.
극성을 전환하여 Vpre = -2.0V를 5분 동안 인가한 후에는, 단지 qz = 3.27ÅA-1 피크 (도 10의 d의 황색 신호)가 나타났다. 전체 채널과 전극 영역에서 qz = 2.89ÅA-1 피크는 발생하지 않았고 (그림 10의 c에서는 신호가 없음) negative Vpre 를 가함으로써 금속 NNO 상이 가역적으로 되돌아옴을 알 수 있다. 이 가역적 변화는 Vpre 에 의해 주입된 H+가 게이트 전극의 전체 영역에 구조적 변화를 갖는 금속 NNO와 절연 H-NNO 사이의 상전이를 유도함을 나타낸다. 전체 영역에 H+의 가역적 결합은 사이클 간 변동이 줄어들며 신경 미세 소자의 정확도를 향상시킬 수 있다.
실험예 4: 고온 안정성을 갖는 시냅스 모방 소자에서 생체 시냅스의 모방을 위한 시냅스 거동
G의 이온 변조(ionic modulation)는 생물학적 시냅스에서의 전송 과정과 유사하다. 즉, 실시예에서 G의 멀티레벨 비휘발성 상태를 갖는 Ipost의 비휘발성 점진적 변화에 의해 모방 될 수 있다.
특히, 이러한 트랜지스터는 신경 모폴로지 컴퓨팅의 기본 빌딩 블록인 시냅스에서 장기 증강(long-term potentiation, LTP) 및 장기 억압(long-term depression, LTD)를 모방하는 데 적용할 수 있다. 아날로그 컴퓨팅에 필요한 멀티 레벨 상태를 증명하기 위해 실시예는 전압 펄스 트레인을 게이트 전극에 가하여 작동되었다. 예를 들어, 도 11의 a를 참고하면, LTD를 증명하기 위해 5 초 동안 positive Vpre (+ 0.7V)이 연속적으로 인가된 직후 Ipost가 측정되었으며, LTP의 경우 실온에서 5 초 동안 negative Vpre (- 1.0V)가 가해진 후 측정되었다.
도 11의 b를 참고하면, G가 점진적으로 감소하면서 8 개의 구별되는 비휘발성 상태에서 G가 400 μS에서 300 μS로 계속 감소함에 따라 LTD가 모방됨을 알 수 있다. 그 후, Vpre 펄스의 극성을 전환함으로써 G는 300μS에서 원래 값인 400μS까지 8 개의 구별되는 비휘발성 상태에서 점진적으로 증가함에 따라 LTP가 모방됨을 알 수 있다.
한편, NNO 및 다공성 실리카 모두 유기 또는 고분자 재료로 만든 재료보다 열안정성이 더 뛰어나므로, 무기 재료로만 제조된 실시예는 최대 100 °C의 작동 온도에서 안정성 및/또는 신뢰성을 확보할 수 있다. G는 100 ℃에서 Vpre 펄스를 인가하는 동안 8 개의 구별되는 비휘발성 상태에서 350μS에서 500μS로 점진적으로 변했다 (LTD에서는 + 0.7V, LTP에서는 -1.0V). 도 11의 c를 참고하면, 고온에서도 실시예는 Vpre 펄스의 적용에 의해 프로그래밍된 G(즉, 시냅스 가소성)의 다수개의 post-synaptic 상태에 정보를 저장할 수 있다. 거의 대칭적인 스위칭은 강화와 억제 과정 모두에서 달성될 수 있는데, 이는 뉴로모픽(neuromorphic)의 정확한 컴퓨팅에 유리하다. 흥미롭게도, 100 ℃에서 Vpre 펄스에 의한 G 변화는 실온에서의 변화보다 큰 것을 확인하였다. 이러한 차이는 온도가 증가함에 따라 NNO 격자에서 H+의 열적으로 증가된 이동도 (또는 확산도)에서 기인된 것으로 보인다.
생물학적 시냅스에서 시냅스 무게는 자극의 수 또는 빈도를 조정하여 조절된다. 마찬가지로 시냅스 모방 소자의 post-synaptic 상태(즉, 시냅스 무게)는 Vpre 펄스의 진폭이나 지속 시간을 변화시킴으로써 프로그래밍될 수 있다. 도 11의 d를 참고하면, 서로 다른 진폭을 갖는 Vpre 펄스를 100 °C에서 2 초 동안 적용할 경우 |Vpre|<200 mV에서는 G의 변화 ΔGpost가 펄스 진폭에 따라 선형적으로 비례하였고, |Vpre|>200 mV에서는 펄스 진폭에 따라 지수적으로 비례하였다. 측정 가능한 ΔGpost(~ 0.36μS)를 위한 최소 Vpre 펄스 진폭은 50mV 였고, 이것은 다른 기존의 2 단자 시냅스 모방 소자보다 Vpre 의 전압 진폭이 현저히 낮았다.
Vpre 펄스의 지속 시간 또한 post-synaptic 채널에서 시냅스 무게의 정도를 조절하는데 사용될 수 있다. 도 11의 e를 참고하면, ΔGpost는 펄스 지속 시간이 증가함에 따라 대략 선형적으로 증가했다.
도 11의 f를 참고하면, 실시예의 최소 Vpre, 즉, 100 °C에서 50 mV를 기반으로, 실시예의 최소 에너지 소비는 200 μm × 20 μm의 게이트 면적에서 100 °C에서 1.8 pJ로 추정되고, 이는 실시예보다 훨씬 작은 장치 크기를 갖는 2 단자 시냅스 모방 소자와 유사하다.
실시예는 고온에서 안정하기 때문에, H+ 이동 속도를 높이기 위해 작동 온도를 높임으로써 에너지 소비가 더 감소되었다. 생물학적 시냅스 (약 10fJ)와 비교하여 실시예는 더 많은 에너지를 소비하지만 확장 가능한 고체 상태 트랜지스터에서 게이트 영역을 축소(즉, Ipre를 줄임으로써) 할 수 있다.
상술한 실시예에 설명된 특징, 구조, 효과 등은 본 발명의 적어도 하나의 실시예에 포함되며, 반드시 하나의 실시예에만 한정되는 것은 아니다. 나아가, 각 실시예에서 예시된 특징, 구조, 효과 등은 실시예들이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 실시예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
또한, 이상에서 실시예들을 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예들에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부한 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.

Claims (7)

  1. (001) 방향성 SrTiO3를 포함하는 기판;
    상기 기판 상에 에피택셜하게 성장된, NdNiO3를 포함하는 채널;
    상기 채널에 전기적으로 연결되고 상호 이격된 소스 전극 및 드레인 전극;
    상기 채널에 대항하도록 배치된 게이트 전극; 및
    상기 채널 및 상기 게이트 전극 사이에 배치되고, 다공성 실리카(porous silica)를 포함하는 전해질층을 포함하는 시냅스 모방 소자.
  2. 제1항에 있어서,
    상기 게이트 전극은 프리-시냅틱 회로(pre-synaptic circuit)에 연결되고,
    상기 소스 전극 및 드레인 전극은 포스트-시냅틱 회로(post-synaptic circuit)에 연결되는 시냅스 모방 소자.
  3. 제1항에 있어서,
    상기 게이트 전극에 전압이 인가됨에 따라 상기 전해질층 및 상기 채널에서 H+의 주입 또는 추출이 유도되는 시냅스 모방 소자.
  4. 제1항에 있어서,
    상기 게이트 전극에 positive 전압이 인가되면 상기 전해질층에서부터 상기 채널로 H+가 주입되는 시냅스 모방 소자.
  5. 제1항에 있어서,
    상기 게이트 전극에 negative 전압이 인가되면 상기 채널에서부터 상기 전해질층으로 H+가 추출되는 시냅스 모방 소자.
  6. 제3항에 있어서,
    상기 H+의 주입 또는 추출은 비휘발적이고 가역적인 시냅스 모방 소자.
  7. (001) 방향성 SrTiO3를 포함하는 기판 상에 NdNiO3막을 에피택셜하게 성장시키는 단계;
    상기 NdNiO3막을 패터닝하는 단계;
    상기 NdNiO3막 상에 소스 전극 및 드레인 전극을 위한 금속을 증착하는 단계;
    상기 금속 상에 다공성 졸-겔 실리카 필름을 코팅하는 단계;
    상기 다공성 졸-겔 실리카 필름 상에 금속을 증착하고 패터닝하는 단계; 및
    상기 다공성 졸-겔 실리카 필름을 패터닝하는 단계를 포함하는 시냅스 모방 소자의 제조 방법.
KR1020190045682A 2019-04-18 2019-04-18 시냅스 모방 소자 및 이의 제조 방법 KR102169913B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020190045682A KR102169913B1 (ko) 2019-04-18 2019-04-18 시냅스 모방 소자 및 이의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190045682A KR102169913B1 (ko) 2019-04-18 2019-04-18 시냅스 모방 소자 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
KR102169913B1 true KR102169913B1 (ko) 2020-10-26

Family

ID=73006423

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190045682A KR102169913B1 (ko) 2019-04-18 2019-04-18 시냅스 모방 소자 및 이의 제조 방법

Country Status (1)

Country Link
KR (1) KR102169913B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155699A (ko) 2021-05-17 2022-11-24 가천대학교 산학협력단 인공 시냅스 모방 이종 인터페이스 포토트랜지스터 및 이의 제조 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140139904A1 (en) * 2012-11-19 2014-05-22 Institut National De La Recherche Scientifique (Inrs) Passively variable emittance device and method for making the same
KR101425857B1 (ko) * 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20170082996A (ko) * 2017-05-22 2017-07-17 포항공과대학교 산학협력단 컨테이너 분자로 기능화된 적층체, 유기 트랜지스터, 그를 포함하는 바이오센서 및 그의 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425857B1 (ko) * 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
US20140139904A1 (en) * 2012-11-19 2014-05-22 Institut National De La Recherche Scientifique (Inrs) Passively variable emittance device and method for making the same
KR101588980B1 (ko) * 2014-12-04 2016-01-27 포항공과대학교 산학협력단 뉴로모픽 시스템 응용을 위한 시냅스 소자 및 그 제조방법
KR20170082996A (ko) * 2017-05-22 2017-07-17 포항공과대학교 산학협력단 컨테이너 분자로 기능화된 적층체, 유기 트랜지스터, 그를 포함하는 바이오센서 및 그의 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220155699A (ko) 2021-05-17 2022-11-24 가천대학교 산학협력단 인공 시냅스 모방 이종 인터페이스 포토트랜지스터 및 이의 제조 방법

Similar Documents

Publication Publication Date Title
Ge et al. A ferrite synaptic transistor with topotactic transformation
Yang et al. High‐performance neuromorphic computing based on ferroelectric synapses with excellent conductance linearity and symmetry
Wu et al. Artificial synaptic devices based on natural chicken albumen coupled electric-double-layer transistors
Sun et al. Short-term and long-term plasticity mimicked in low-voltage Ag/GeSe/TiN electronic synapse
Chen et al. Recent progress in artificial synaptic devices: materials, processing and applications
Nikam et al. Controlled ionic tunneling in lithium nanoionic synaptic transistor through atomically thin graphene layer for neuromorphic computing
Lapkin et al. Spike-timing-dependent plasticity of polyaniline-based memristive element
Zhou et al. Solution-processed chitosan-gated IZO-based transistors for mimicking synaptic plasticity
Ilyas et al. Controllable resistive switching of STO: Ag/SiO2-based memristor synapse for neuromorphic computing
Gong et al. Tailoring synaptic plasticity in a perovskite QD-based asymmetric memristor
Ren et al. Analytical modeling of organic–inorganic CH3NH3PbI3 Perovskite resistive switching and its application for Neuromorphic recognition
Lin et al. Analog–digital hybrid memristive devices for image pattern recognition with tunable learning accuracy and speed
Dang et al. Physically transient memristor synapse based on embedding magnesium nanolayer in oxide for security neuromorphic electronics
Tian et al. Bivariate-continuous-tunable interface memristor based on Bi 2 S 3 nested nano-networks
Shi et al. Solid-state electrolyte gated synaptic transistor based on SrFeO2. 5 film channel
Zhao et al. Recent progress on neuromorphic synapse electronics: from emerging materials, devices, to neural networks
KR102169913B1 (ko) 시냅스 모방 소자 및 이의 제조 방법
Kim et al. Shape‐deformable and locomotive MXene (Ti3C2Tx)‐encapsulated magnetic liquid metal for 3D‐motion‐adaptive synapses
Chen et al. Versatile SrFeOx for memristive neurons and synapses
Zhao et al. Bio-synapse behavior controlled by interface engineering in ferroelectric tunnel memristors
Nie et al. Ultrathin SrTiO3-based oxide memristor with both drift and diffusive dynamics as versatile synaptic emulators for neuromorphic computing
Guo et al. High-Performance Neuromorphic Computing and Logic Operation Based on a Self-Assembled Vertically Aligned Nanocomposite SrTiO3: MgO Film Memristor
Ng et al. Forming-less compliance-free multistate memristors as synaptic connections for brain-inspired computing
Prakash et al. Multifunctional BiFeO3 Thin Film-Based Memristor Device as an Efficient Synapse: Potential for Beyond von Neumann Computing in Neuromorphic Systems
Kim et al. Mimicking Synaptic behaviors with cross-point structured TiO x/TiO y-based filamentary rram for neuromorphic applications

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant