CN101997538B - 基于脉冲耦合的硅纳米线cmos神经元电路 - Google Patents

Abstract

本发明公开了一种基于脉冲耦合的硅纳米线CMOS神经元电路，该电路由树突电路、积分求和器和脉冲发生电路三部分依次连接构成。该脉冲耦合神经元电路的特点是输出和输入均为脉冲序列串，该电路的器件均为硅纳米线CMOS晶体管。树突电路由一组并联的P型纳米线MOS晶体管与一N型纳米线MOS晶体管通过漏端节点相串联而构成CMOS电路，P型纳米线MOS晶体管的源端输入脉冲电压信号；积分求和器由一电容C∑构成，该电容与树突电路中的P型与N型纳米线MOS晶体管的漏端节点相连接，积累加权电流形成触发电压信号；脉冲发生电路由偶数个串联的CMOS反相器与树突CMOS电路形成反馈回路，产生脉冲序列串输出，输出脉冲序列串的频率受到输入电压脉冲信号的调制。

Description

基于脉冲耦合的硅纳米线CMOS神经元电路

技术领域

本发明涉及纳米神经元电路技术领域，尤其涉及一种基于脉冲耦合的硅纳米线CMOS神经元电路。

背景技术

在过去的30多年中，集成电路技术遵循Moore定律发展，传统平面CMOS晶体管从微米尺度向纳米尺度不断等比例缩小，目前基于45nm栅长平面CMOS晶体管的CPU芯片已经商品化。然而，平面CMOS器件等比例缩小导致开关性能下降、功耗密度提高。低成本、低功耗、高集成度仍在继续驱动CMOS器件的纳米化进程。纳米CMOS晶体管从平面结构向立体纳米线结构发展已经成为一种趋势。基于SOI的鳍形栅硅纳米线晶体管(FinFET)表现出优良的栅控能力，已经接近CMOS理想的开关性能。

硅纳米线CMOS反相器表现出宽的低压噪声容限和优良的瞬态响应特性。国际半导体技术路线图(ITRS 2007)会议曾预测2010年硅纳米线晶体管将取代传统平面CMOS晶体管。硅纳米线CMOS晶体管也存在潜在的缺点，如驱动电流较小，总的驱动电流取决于平行的硅纳米线数目等。纳米电子器件尺寸的缩小将不可避免地带来器件性能波动，器件可靠性的降低，神经网络容错设计理念十分适合构架硅纳米线晶体管电路。神经元电路可仅与附近神经元电路发生局部联系，能够自适应耦合调整信息传递，十分适合于硅纳米线CMOS器件低电流驱动、低功耗和鲁棒性特点。

神经元是构成神经网络系统的结构和功能的基本单位。在生物学上，神经元由一个细胞胞体和一些连接到相邻细胞的树突和轴突组成。通常树突接受刺激信号，并向胞体传送，经胞体整合后从轴突传出。一个神经元的轴突与另一个神经元的树突以突触的方式相互连接。组成神经系统的生物神经元具有如下特性：神经元工作于兴奋和抑制两种状态，超过神经元细胞膜静止电位阈值点就处于兴奋状态，否则处于抑制状态；具有多输入单输出的特点，每个神经元对周围其他神经元输入信号的特定组合的反应通过其轴突上许多分枝以电脉冲形式传输到突触上，而这些电脉冲是以相同的模式被分布在不同的突触上，一个神经元在它的某个突触上接收到的信号与其他许多神经元接收到的是一样的；突触部分的连接强度可以调节。

基于以上特征的生物神经元是一个复杂的结构，该结构负责接受数百个激励性和抑制性输入脉冲信号。这些输入脉冲在“隐蔽求和”过程中被赋予以不同的加权系数(平均的)之后再进行求和。如果求和的值比门限值高，那么神经元自身就会生成一个动作脉冲，该脉冲稍后被输入到相邻的神经单元中。动作脉冲作为特征神经电信号，是神经元在静息电位基础上，受到刺激后膜电位所发生的快速翻转和复原过程。神经单元在起始脉冲之后会沉寂一段时间，称为不应期。不应期为输出脉冲频率设定了软上限。动作脉冲的大小形态并不受刺激信号强度影响，具有“全或无”的阈值现象，能无衰减性传导。动作脉冲是神经元兴奋和活动的标志，是神经信息编码的基本单元，在极为复杂的神经系统网络中，是信息赖以产生、编码、传输、加工和整合的载体。

神经元对信息的处理加工是神经元集群共同完成的，因此神经元集群的运动模式对信息的传递是非常重要的。一个神经元不能完成对连续峰放电的时间编码，而神经元集群能以同步的方式反映共同的突触流。耦合神经元系统的同步问题是其信息处理的关键。时滞普遍存在生态系统中，正是时滞的出现增加了神经元间的同步作用。通过时滞自适应地降低系统速度，两弱耦合的神经元调节初始状态，达到最优耦合强度并取得同步。不同的连接形式对耦合同步有着不同的作用，链式连接需要的耦合强度最大，其次是环式连接，而全局耦合需要最小的耦合强度就可实现完全同步。在Hopfield网络中使用“Hebb规则”来调节神经元之间的连接权重，如果两个单元具有相同的输出，它们之间的相互连接权重被激励；如果它们具有相反的输出，则权重被削弱。在不断地调节各个单元的输出之后，网络所揭示的是单元活动的稳定联系。最终它将有效地从某些仅仅与其存储的“记忆”接近的信息中恢复出该记忆。神经网络的初始连接是由遗传机制控制的，神经元不可避免在时间延迟和处理过程中不断变化，几乎可以肯定生物的进化就建立在这些改变和时间延迟上，并从中获益。

真实神经元不可避免地存在时间延迟和处理过程的不断优化。而以基于误差反向传播算法(Back Propagation，BP)的人工神经网络利用生物神经元有限属性简化模型构建，忽略了神经元具有的延迟特性、非线性耦合调制特性等，因此，它们与实际神经网络差距很大，处理信息之前要经过样本学习或训练的处理过程。尽管存在种种局限性，但是它们仍显示出惊人的完成任务能力。整个领域内充满了新观点。随着生物神经学的发展，作为第三代神经网络的一个重要分支，一种被称为脉冲耦合神经网络(Pulse Coupled Neural Network，PCNN)的人工神经网络的研究正在逐渐升温。PCNN模型直接来自于20世纪90年代Eckhorn等对猫的视觉皮层神经细胞研究，是模拟视觉神经细胞脉冲发放而得到的人工神经元模型。该模型利用了神经元特有的线性相加、非线性相与调制耦合两种特性，考虑了生物电传输的时延特性和指数衰减特性，考虑了相邻连接神经元同步脉冲发放现象；还有内部活动项的偏执一项，当神经元处于抑制状态时，内部活动平衡态的一种等效表示。PCNN为单层模型神经网络，不需要训练过程即可实现模式识别、图像分割、目标分类等，因此非常适合实时图像处理环境。Eckhorn描述的PCNN模型的工作过程是这样的：如果神经元有脉冲输出，则其动态门限突然增加，这样因为门限增大使得第二次不可能产生脉冲输出，于是门限又开始衰减，当门限值衰减到小于其内部活动项值时，脉冲又再次产生，如此周而复始。

PCNN将图像的二维空间变量转化为一维时间脉冲序列。神经元的个数等于输入图像中像素点的个数，神经元与像素点一一对应，像素点的亮度值越大，则该神经元的点火频率就越高。亮度值大的像素点对应神经元先点火，发放出脉冲，通过脉冲的传播，使得对应像素点亮度值相似且空间相邻的神经元发放出同步脉冲。相似的多个神经元对应着图像中相同的区域，从而利用PCNN集群发放同步脉冲串序列传播特性实现图像区分识别。PCNN中相似输入的神经元具有同时发生脉冲的特性，可以弥补输入数据的空间不连贯和幅度上的微小变化，从而较完整地保留了图像的区域信息，这对于图像分割无疑是非常有利的。然而将PCNN的网络模型应用于图像分割中，仍然有很多不利之处，如网络系数难以确定、脉冲门限处理复杂以及迭代次数无法确定等缺点，尤其是模型中的脉冲门限值是按指数规律衰减的，这种变化规律虽然符合人眼对亮度强度响应的非线性特性，但计算机处理时，需要将时间划分为离散的时间段，而时间段的划分不仅直接影响处理速度和分割效果。PCNN的神经元模型还需改进和优化。

PCNN有它的生物学依据，与传统的人工神经网络相比有许多的不同点，是对高级哺乳动物视觉的仿生.在图像处理应用中，PCNN为单层模型神经网络，不需要训练过程即可实现模式识别、图像分割、目标分类。PCNN在图像处理应用中具有优势是与其生物学背景相一致的，同时作为生物视觉这一复杂系统的仿生，目前对它的研究还停留在应用探索阶段。

发明内容

有鉴于此，为了能够提供适合于硅纳米线CMOS晶体管工作的电路，本发明提出了基于脉冲耦合神经网络(PCNN)模型的硅纳米线CMOS晶体管神经元电路。

生物神经元静息时细胞膜是极化的，相当于细胞膜电容处于充电状态。当受到刺激以后，Na⁺离子通道开放，使细胞膜去极化，产生动作脉冲，相当于轴突电容放电。Na⁺离子的内流会增强K+离子外流的驱动力，形成复极化，这相当于去极化过程产生反馈，抑制局部触发电位，使细胞膜电容向充电方向变化，恢复极化状态。根据以上电学仿生分析，可以用并联的电容和硅纳米线CMOS晶体管模仿生物神经元细胞膜电学功能，将输入信号进行积分求和；用带有反馈回路的硅纳米线CMOS反相器结构模仿Na⁺、K⁺离子扩散形成的阈值动作脉冲。

既然生物神经元的输出脉冲序列是由神经元膜上一系列离子通道的开关和信号传递、反馈所产生的，那么神经元电路可以设计为奇数级CMOS反相器串联的反馈回路结构，并将某一级反相器的电源端作为刺激信号输入端，来模仿神经元细胞体生成脉冲串功能。输入电压越高，电路电容的充放电时间越短，输出脉冲的频率越高。这正对应了生物神经元接受的刺激信号越强，神经元越兴奋，动作脉冲放电频率就越高。

脉冲耦合硅纳米线CMOS晶体管神经元电路利用闭合回路中的延迟反馈作用产生脉冲，并利用输入刺激信号电压来调制输出脉冲频率。互联神经元间通过脉冲信号耦合可以实现自适应同步，提高耦合强度，实现神经元集群共同完成信息处理。

为达到上述目的，本发明提供的一种基于脉冲耦合的硅纳米线CMOS神经元电路，其特征在于，包括：

一树突电路，该树突电路由一组并联的P型硅纳米线MOS晶体管与一N型硅纳米线MOS晶体管通过漏端节点相串联而构成硅纳米线CMOS电路，输入脉冲电压信号；

一积分求和器，该积分求和器由一电容C_∑构成，该电容C_∑与树突电路中的P型与N型硅纳米线MOS晶体管的漏端节点相连接，积累加权电流形成触发电压信号；

一脉冲发生电路，该脉冲发生电路由偶数个串联的CMOS反相器与树突CMOS电路形成反馈回路，产生脉冲序列串输出，输出脉冲序列串的频率受到输入信号的调制。

上述方案中，所述树突电路中一组并联的P型硅纳米线MOS晶体管与串联的一N型硅纳米线MOS晶体管的硅纳米线数量之比为电流加权比例。该树突CMOS电路1中的并行通道具有不同的开启电压，可根据开启的通道数量实现电流的加权分配和求和。

上述方案中，所述树突电路中由并联的P型硅纳米线MOS晶体管的源端节点作为脉冲信号的并行输入端。

上述方案中，所述脉冲发生电路的反馈回路由输出端与树突电路中P型与N型纳米线MOS晶体管的栅极相连接。

上述方案中，所述脉冲发生电路的CMOS反相器包括硅纳米线CMOS晶体管T_p2和T_n2、…T_pk和T_nk。

本发明的有益效果是：

1、该脉冲耦合神经元电路的输入端可加载电压脉冲，树突CMOS电路的并行通道具有不同的开启电压，可根据开启的通道数量实现电流的加权分配和求和，为模式自动识别提供了硬件途径。

2、该脉冲耦合神经元电路的输出是以频率可调的脉冲序列串作为信息载体，突破了传统0与1的二值数字式信息描述，可用于具有鲁棒性的模糊处理系统。

3、脉冲耦合神经元电路具有环路反馈结构，能够利用电路延迟实现脉冲输出和神经元间的自适应耦合。

3、脉冲耦合神经元电路的积分求和器可以提供稳定的点火阈值，可提高运算速度和系统信号的稳定性。

4、脉冲耦合神经元电路不需训练，通过输入信号电压来调制输出脉冲频率，就可自适应地调节神经元间的耦合权重。

5、脉冲耦合神经元电路可用于图像信息处理，空间图像信号可以转化为一维时间脉冲序列，便于信息分类、检索和识别。

附图说明

图1为脉冲耦合的硅纳米线CMOS神经元电路图；

图2为硅纳米线CMOS反相器版图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。

图1所示的脉冲耦合的硅纳米线CMOS神经元电路，该电路由树突电路1、积分求和器2和脉冲发生电路3三部分依次连接构成，具体包括：

一树突电路1，该树突电路1由一组并联的P型硅纳米线MOS晶体管T_p11...T_p1m与一N型硅纳米线MOS晶体管T_n1通过漏端节点相串联而构成硅纳米线CMOS电路，输入脉冲电压信号；

一积分求和器2，该积分求和器2由一电容C_∑构成，该电容C_∑与树突电路中的P型硅纳米线MOS晶体管T_p11...T_p1m与N型硅纳米线MOS晶体管T_n1的漏端节点相连接，积累加权电流形成触发电压信号V_∑；

一脉冲发生电路3，该脉冲发生电路3由偶数个串联的CMOS反相器，包括硅纳米线CMOS晶体管T_p2和T_n2、…T_pk和T_nk，与树突CMOS电路形成构成反馈回路，产生脉冲序列串输出V_o，输出脉冲序列串的频率受到并行输入信号V₁、V₂...V_m的调制。

其中所述的树突电路1中，由并联的P型硅纳米线MOS晶体管的源端节点作为脉冲信号V₁、V₂...V_m的并行输入端。

其中所述的树突电路1，一组并联的P型硅纳米线MOS晶体管与串联的一N型硅纳米线MOS晶体管的硅纳米线数量之比为电流加权比例。树突CMOS电路1的并行通道具有不同的开启电压，可根据开启的通道数量实现电流的加权分配和求和，为模式自动识别提供了硬件途径。脉冲耦合神经元电路不需训练，通过输入信号电压来调制输出脉冲频率，就可自适应地调节神经元间的耦合权重。

其中所述脉冲发生电路3的反馈回路，由输出端与树突电路1中并联的P型硅纳米线MOS晶体管T_p11...T_p1m与一N型硅纳米线MOS晶体管T_n1的栅极相连接。

图2所示为硅纳米线CMOS反相器版图，是构成神经元电路的基本电路单元。硅纳米线CMOS反相器版图设计基于N型SOI材料作为衬底，由P沟道硅纳米线晶体管和P阱内N沟道硅纳米线晶体管组成。

参阅脉冲耦合的硅纳米线CMOS神经元电路图1和反相器版图2，一组并行输入振荡脉冲电压信号V₁、V₂…V_m携带一定的频率信息，加载到树突CMOS电路1中一组并联的P型硅纳米线MOS晶体管T_p11...T_p1m的源端，T_p11...T_p1m具有不同数量的纳米线作为电流并行通道，树突CMOS电路1的具有不同的开启电压，可根据开启的通道数量实现电流的加权分配和求和。加权求和电流汇聚到积分求和器2中，形成求和电压V_∑。求和电压V_∑作用于脉冲发生电路3上，达到其点火阈值后，反馈环产生频率依赖于输入电压强度的脉冲序列串。并行输入电压脉冲强度越高，输出脉冲序列串发放频率就越高。发放脉冲的形状和频率还依赖于反馈回路电容和反相器级数所带来的延迟，电容和反相器级数越小，脉冲上升沿越陡，该神经元电路系统输出脉冲序列串的发放频率越高。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (2)

1.一种基于脉冲耦合的硅纳米线CMOS神经元电路，该硅纳米线CMOS神经元电路利用闭合回路中的延迟反馈作用产生脉冲，并利用输入刺激信号电压来调制输出脉冲频率，其特征在于，包括：

一树突电路(1)，该树突电路由一组并联的P型硅纳米线MOS晶体管T_p11...T_p1m与一N型硅纳米线MOS晶体管T_n1通过漏端节点相串联而构成，输入刺激信号为脉冲电压信号V₁、V₂...V_m；

一积分求和器(2)，该积分求和器由一电容C_∑构成，该电容C_∑与树突电路(1)中的P型硅纳米线MOS晶体管T_p11...T_p1m与N型硅纳米线MOS晶体管T_n1的漏端节点相连接，积累加权电流形成触发电压信号V_∑；

一脉冲发生电路(3)，该脉冲发生电路由偶数个串联的CMOS反相器与树突CMOS电路形成反馈回路，产生输出脉冲V_o，输出脉冲V_o的频率受到输入刺激信号V₁、V₂...V_m的调制；

其中，所述树突电路(1)中一组并联的P型硅纳米线MOS晶体管与串联的一N型硅纳米线MOS晶体管的硅纳米线数量之比为电流加权比例；所述树突电路(1)中由并联的P型硅纳米线MOS晶体管的源端节点作为脉冲电压信号的并行输入端，所述脉冲发生电路(3)的反馈回路由输出端与树突电路中P型及N型硅纳米线MOS晶体管的栅极相连接。

2.根据权利要求1所述的基于脉冲耦合的硅纳米线CMOS神经元电路，其特征在于，所述脉冲发生电路的CMOS反相器包括硅纳米线CMOS晶体管T_p2和T_n2、…T_pk和T_nk。

Images