KR102538496B1 - 3단자 시냅스 소자를 이용한 뉴로모픽 시스템 - Google Patents

3단자 시냅스 소자를 이용한 뉴로모픽 시스템 Download PDF

Info

Publication number
KR102538496B1
KR102538496B1 KR1020210019959A KR20210019959A KR102538496B1 KR 102538496 B1 KR102538496 B1 KR 102538496B1 KR 1020210019959 A KR1020210019959 A KR 1020210019959A KR 20210019959 A KR20210019959 A KR 20210019959A KR 102538496 B1 KR102538496 B1 KR 102538496B1
Authority
KR
South Korea
Prior art keywords
channel layer
terminal
synaptic
terminal synaptic
conductance
Prior art date
Application number
KR1020210019959A
Other languages
English (en)
Other versions
KR20220116735A (ko
Inventor
이철준
황현상
김세영
Original Assignee
포항공과대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 포항공과대학교 산학협력단 filed Critical 포항공과대학교 산학협력단
Priority to KR1020210019959A priority Critical patent/KR102538496B1/ko
Publication of KR20220116735A publication Critical patent/KR20220116735A/ko
Application granted granted Critical
Publication of KR102538496B1 publication Critical patent/KR102538496B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/08Learning methods
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Thin Film Transistor (AREA)

Abstract

시냅스 소자의 부호 가중치(sign weight)를 효율적으로 훈련시키기 위한 3단자 시냅스 소자를 이용한 뉴로모픽 시스템이 개시된다. 이는 두 시냅스 소자의 게이트를 공통으로 연결하고, 두 시냅스 소자의 채널층을 상호보완적인 컨덕턴스 특성을 갖는 물질로 형성함으로써, 동일한 게이트 바이어스 펄스를 두 시냅스 소자에 동시에 인가하더라도 두 시냅스 소자의 컨덕턴스가 상호보완적으로 변화되도록 할 수 있다. 따라서, 뉴로모픽 시스템에서 부호 가중치를 트레이닝 하기 위한 트레이닝 속도, 트레이닝 시간 및 전력 소모 등이 개선될 수 있다.

Description

3단자 시냅스 소자를 이용한 뉴로모픽 시스템{Neuromorphic System Using a 3-Terminal Synapse Device}
본 발명은 3단자 시냅스 소자를 이용한 뉴로모픽 시스템에 관한 것으로, 더욱 상세하게는 시냅스 소자의 부호 가중치(sign weight)를 효율적으로 훈련시키기 위한 3단자 시냅스 소자를 이용한 뉴로모픽 시스템에 관한 것이다.
신경 세포의 원리를 이용하여 뉴로모픽 시스템(Neuromorphic System)을 구현할 수 있다. 뉴모로픽 시스템은 인간의 뇌를 구성하는 뉴런을 복수의 소자를 이용하여 구현함으로써 뇌가 데이터를 처리하는 것을 모방한 시스템을 말한다. 따라서, 뉴런 소자를 포함하는 뉴로모픽 시스템을 이용함으로써 뇌와 유사한 방식으로 데이터를 처리하고 학습할 수 있다.
도 1은 일반적인 뉴로모픽 시스템을 나타낸 도면이다.
도 1을 참조하면, 뉴런 소자는 뉴런 소자의 시냅스를 통하여 다른 뉴런 소자와 연결되고, 시냅스를 통하여 다른 뉴런 소자로부터 데이터를 수신할 수 있다. 이때, 뉴런 소자는 수신된 데이터를 저장 및 통합하고 임계전압(Vt) 이상일 경우 이를 발화하여 출력한다. 즉, 뉴런 소자는 데이터의 축적 및 발화(integrate and fire) 기능을 한다. 또한, 시냅스 소자는 입력되는 데이터를 증강(potentiation)하거나 억제(depression)시켜 뉴런 소자에 전달한다. 즉, 시냅스 소자는 입력전압에 따라 선별적으로 출력한다.
이러한 시냅스 소자 중 2단자 시냅스 소자는 쓰기와 소거와 읽기를 동일한 2개의 전극을 사용한다. 따라서 저항 변화를 정확히 제어하기 어렵고, 상대적으로 STDP특성의 구현이 어렵다. 이를 해결하기 위하여, 게이트 전극을 추가하여 소스와 드레인 사이에 흐르는 전류의 양을 제어하는 3단자 시냅스 소자가 소개되었고, 이러한 소자의 시냅스 소자로의 활용 가능성이 높아지고 있다.
도 2는 종래의 3단자 시냅스 소자가 어레이 형태로 배치된 뉴로모픽 시스템을 나타낸 도면이다.
도 3은 종래의 부호 가중치를 구현하기 위한 컨덕턴스 차감 방법을 나타낸 개략도이다.
도 2 및 도 3을 참조하면, 3단자 시냅스 소자는 뉴로모픽 시스템에서 각각 소스가 로우(row) 라인에 연결되고, 드레인이 컬럼(column) 라인에 연결된다. 또한, 게이트는 게이트(gate) 라인에 연결되는 구성을 갖는다.
예컨데, 이온 기반 3단자 시냅스 소자의 경우, 포지티브(positive) 또는 네거티브(negative) 게이트 바이어스를 3단자 시냅스 소자의 게이트에 인가하여 도펀트 이온을 채널 내로 주입 및 추출함으로써 컨덕턴스를 변화시키는 메커니즘으로 동작된다.
한편, 뉴로모픽 시스템에서 요구되는 부호 가중치를 구현하기 위해 두 소자의 컨덕턴스 값을 차감시키는 컨덕턴스 페어(conductance pair) 방법이 이용되고 있다. 즉, 하나의 시냅스 소자에서는 음의 컨덕턴스 값을 구현할 수 없으므로, 두 개의 시냅스 소자를 이용하여 음의 컨덕턴스 값을 구현한다. 예컨데, 도 3에서와 같이, 두 개의 시냅스 소자(10,20)에서 출력되는 두 양의 신호를 차감함으로써 음의 컨덕턴스 값을 구현할 수 있다.
허나, 이러한 방식은 두 시냅스 소자에 대한 독립적인 트레이닝(training)이 요구되기 때문에 트레이닝 속도, 시간 및 전력 소모 측면에서 비효율적인 단점을 갖는다.
한국특허공개 10-2014-0032186
본 발명이 이루고자 하는 기술적 과제는 상호보완적으로 동작하는 두 개의 3단자 시냅스 소자를 이용하여 뉴로모픽 시스템의 트레이닝 속도 및 전력 소모를 개선할 수 있는 3단자 시냅스 소자를 이용한 뉴로모픽 시스템을 제공하는데 있다.
상술한 과제를 해결하기 위해 본 발명의 3단자 시냅스 소자를 이용한 뉴로모픽 시스템은 다수의 로우 라인 및 다수의 비트 라인에 연결되고, 제1 채널층을 갖는 제1 3단자 시냅스 소자 및 상기 제1 3단자 시냅스 소자와 쌍(pair)을 이루고, 제2 채널층을 갖는 제2 3단자 시냅스 소자를 포함하고, 상기 제1 3단자 시냅스 소자와 상기 제2 3단자 시냅스 소자는 게이트 전극이 서로 연결되되, 상기 제1 채널층 및 상기 제2 채널층은 서로 다른 재질을 갖는다.
상기 제1 3단자 시냅스 소자 및 상기 제2 3단자 시냅스 소자의 게이트 전극에는 동일한 극성의 게이트 바이어스가 동시에 인가될 수 있다.
상기 제1 채널층 및 상기 제2 채널층은 상기 동일한 극성의 게이트 바이어스 인가에 의해 서로 반대되는 전도도 변화를 가질 수 있다.
상기 제1 채널층 및 상기 제2 채널층은 동일한 이온 물질로 도핑될 수 있다.
상기 제1 채널층 및 상기 제2 채널층은 산소, 리튬, 수소, 나트륨, 구리 및 은 이온 중 어느 하나의 이온으로 도핑될 수 있다.
상기 산소 이온 도핑시, 상기 제1 채널층은 PCMO, LCMO, SrCoO, SrFeO 및 SmNiO 물질 중 어느 하나의 물질로 형성되고, 상기 제2 채널층은 WOx(1.9<x<2.5) 및 TiOx(1.75<x<1.9) 물질 중 어느 하나의 물질로 형성될 수 있다.
상기 리튬 이온 도핑시, 상기 제1 채널층은 WO, WSe 및 그래핀(graphene) 물질 중 어느 하나의 물질로 형성되고, 상기 제2 채널층은 Li1-xCoO2(0<x<0.2) 물질로 형성될 수 있다.
상기 제1 3단자 시냅스 소자 및 상기 제2 3단자 시냅스 소자에 동일한 극성의 게이트 바이어스가 인가될 때, 상기 제1 채널층의 컨덕턴스가 감소되면, 상기 제2 채널층의 컨덕턴스는 증가하고, 상기 제2 채널층의 컨덕턴스가 증가하면, 상기 제2 채널층의 컨덕턴스는 감소될 수 있다.
상기 제1 3단자 시냅스 소자는, 상기 반도체 기판 상에 배치된 상기 제1 채널층을 사이에 두고 서로 이격되어 배치된 제1 소스 전극 및 제1 드레인 전극, 상기 제1 채널층 상에 배치되고, 전해질 물질로 형성된 제1 중간층 및 상기 제1 중간층 상에 배치된 제1 이온 저장층을 더 포함할 수 있다.
상기 제2 3단자 시냅스 소자는, 상기 반도체 기판 상에 배치된 상기 제2 채널층을 사이에 두고 서로 이격되어 배치된 제2 소스 전극 및 제2 드레인 전극, 상기 제2 채널층 상에 배치되고, 전해질 물질로 형성된 제2 중간층 및 상기 제2 중간층 상에 배치된 제2 이온 저장층을 더 포함할 수 있다.
상술한 본 발명에 따르면, 뉴로모픽 시스템에서 요구되는 부호 가중치를 트레이닝하기 위해, 두 시냅스 소자의 게이트를 공통으로 연결하고, 두 시냅스 소자의 채널층을 상호보완적인 컨덕턴스 특성을 갖는 물질로 형성함으로써, 동일한 게이트 바이어스 펄스를 두 시냅스 소자에 동시에 인가하더라도 두 시냅스 소자의 컨덕턴스가 상호보완적으로 변화되도록 할 수 있다. 따라서, 뉴로모픽 시스템에서 부호 가중치를 트레이닝 하기 위한 트레이닝 속도, 트레이닝 시간 및 전력 소모 등이 개선될 수 있다.
본 발명의 기술적 효과들은 이상에서 언급한 것들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 효과들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
도 1은 일반적인 뉴로모픽 시스템을 나타낸 도면이다.
도 2는 종래의 3단자 시냅스 소자가 어레이 형태로 배치된 뉴로모픽 시스템을 나타낸 도면이다.
도 3은 종래의 부호 가중치를 구현하기 위한 컨덕턴스 차감 방법을 나타낸 개략도이다.
도 4는 본 발명의 3단자 시냅스 소자를 나타낸 도면이다.
도 5는 본 발명의 부호 가중치를 구현하기 위한 3단자 시냅스 소자를 나타낸 도면이다.
도 6은 본 발명에 따른 부호 가중치 방법과 종래의 부호 가중치 방법을 비교하기 위한 도면이다.
도 7은 본 발명의 부호 가중치 방법에 따른 컨덕턴스 변화 특성 및 부호 가중치 특성을 나타낸 도면이다.
도 8은 본 발명의 부호 가중치 방법을 이용한 실시예를 나타낸 도면이다.
도 9는 도 8에 도시한 실시예에 따른 컨덕턴스 변화를 나타낸 그래프이다.
도 10은 도 9에 도시한 실시예에 따른 컨덕턴스 차감에 의한 부호 가중치 특성을 나타낸 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변환, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 본 발명을 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
이하, 본 발명에 따른 실시 예들을 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 4는 본 발명의 3단자 시냅스 소자를 나타낸 도면이다.
도 4를 참조하면, 본 발명에 따른 3단자 시냅스 소자는 반도체 기판(110), 채널층(120), 소스 전극(130), 드레인 전극(140), 중간층(150), 이온 저장층(160) 및 게이트 전극(170)을 포함한다.
반도체 기판(110)은 실리콘 기판, 실리콘-온-인슐레이터(silicon on insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(germanium on insulator : GOI) 기판 또는 실리콘-게르마늄 기판일 수 있으나 이에 한정되지 않는다. 본 발명의 실시예에서는 통상적으로 사용하는 실리콘 기판을 사용할 수 있으며, 상기 반도체 기판(110)은 p형 불순물이 도핑된 p형 반도체 기판 또는 n형 불순물이 도핑된 n형 반도체 기판일 수도 있다.
채널층(120)은 상기 반도체 기판(110) 상에 배치될 수 있다. 채널층(120)은 저분자 유기 반도체, 유기 반도체, 전도성 고분자, 무기 반도체, 산화물 반도체, 이차원 반도체 및 양자점으로 형성된 물질 중 어느 하나의 물질로 형성되거나, 또는 W, Co, Mo, Ti, Ta와 같은 금속 물질 중 어느 하나의 물질로 형성되되, 활성 이온에 의해 컨덕턴스(conductance)가 변화되는 물질로 형성됨이 바람직하다. 일예로, 채널층(120)에는 O, Li, H, Na, Cu 및 Ag 중 어느 하나의 이온 물질을 이용하여 도핑될 수 있다. 채널층(120)을 형성하는 물질에 대한 상세한 설명은 후술하도록 한다.
상기 반도체 기판(110) 상부에는 채널층(120)을 사이에 두고 서로 이격되어 형성된 소스 전극(130)과 드레인 전극(140)이 배치될 수 있다.
상기 소스 전극(130) 및 드레인 전극(140)은 후술할 게이트 전극(170)과 인접하도록 상기 반도체 기판(110) 상에 형성될 수 있다. 또한, 소스 전극(130) 및 드레인 전극(140)은 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금, 및 은 물질 중 어느 하나의 물질로 선택되는 적어도 하나의 금속 재료를 포함할 수 있고, 폴리(3,4-에틸렌디옥시싸이오펜):폴리스티렌설포네이트 (PEDOT:PSS)와 같은 전도성 고분자 재료를 포함할 수 있으며, 도핑된 고분자 재료를 포함할 수 있다.
중간층(150)은 채널층(120) 상에 형성되되, 채널층(120)과 접하도록 형성될 수 있다. 중간층(150)은 활성 이온이 이온 저장층(160)에서 채널층(120)으로 또는 채널층(120)에서 이온 저장층(160)으로 이동되도록 전해질 물질로 형성됨이 바람직하다.
이온 저장층(160)은 중간층(150) 상에 배치될 수 있다. 이온 저장층(160)은 이온성 물질을 포함함에 따라 시냅스 특성을 갖는다. 일예로, 시냅스 자극 스파이크(spike)는 이온 저장층(160) 하부에 형성된 채널층(120)을 향해 활성 이온(Active ion)을 이동시키고, 시냅스 반응 전류(excitatory post-synaptic current, 드레인 전류)를 발생시킨다. 이에, 채널층(120)으로 이동한 활성 이온은 전하를 끌어당기고 축적한다. 이 후, 시냅스 자극 스파이크가 끝나면, 시냅스 반응 전류가 서서히 감소함과 동시에, 활성 이온들은 점차적으로 이온 저장층(160)의 이온젤의 평형수준으로 되돌아오며 시냅스 특성을 갖는다.
여기서, 이온 저장층(160) 내에 형성된 활성 이온은 H+, Li+, Na+등의 양이온 또는 O2-와 같은 음이온을 포함할 수 있다. 또한, 이온 저장층(160)의 활성 이온이 이동되는 채널층(120)은 상기 활성 이온에 의해 전도도가 변화되는 물질로 형성됨이 바람직하다.
이온 저장층(160) 상에는 게이트 전극(170)이 형성될 수 있다. 게이트 전극(170)은 배리어 금속막 및 금속막을 포함할 수 있다. 일예로, 상기 배리어 금속막은 티타늄질화물, 탄탈늄질화물, 텅스텐질화물, 하프늄질화물, 및 지르코늄질화물과 같은 금속 질화막으로 이루어질 수 있다. 상기 금속막은 텅스텐, 구리, 하프늄, 지르코늄, 티타늄, 탄탈륨, 알루미늄, 루테늄, 팔라듐, 백금, 코발트, 니켈 및 도전성 금속 질화물들 중에서 선택된 어느 하나 또는 이들의 조합으로 이루어질 수 있다.
상기 게이트 전극(170)에 외부에서 전압 또는 전류가 인가되면 인가된 입력 신호에 의해 이온 저장층(160)과 채널층(120) 사이에서 활성 이온이 이동하게 되고, 활성 이온의 이동에 의해 채널층(120) 내의 활성 이온 양이 변경되어 채널층(120)의 전도도가 변하기 때문에 시냅틱 특성인 억제(depression) 특성 및 증강(potentiation) 특성을 갖는다.
도 5는 본 발명의 부호 가중치를 구현하기 위한 3단자 시냅스 소자를 나타낸 도면이다.
도 5를 참조하면, 본 발명에 따른 부호 가중치를 구현하기 위해 본 발명에 따른 두 개의 3단자 시냅스 소자(200,300)가 쌍(pair)을 이루어 배치되되, 쌍을 이룬 두 개의 3단자 시냅스 소자(200,300)의 게이트 전극(270,370)이 공통으로 연결될 수 있다. 일예로, 제1 3단자 시냅스 소자(200)의 게이트 전극(270)과 제2 3단자 시냅스 소자(300)의 게이트 전극(370)은 게이트 라인을 통해 공통으로 연결될 수 있다. 따라서, 두 개의 3단자 시냅스 소자에 극성이 다른 게이트 바이어스를 각각 인가하는 종래 방식과는 달리, 동일한 게이트 바이어스 즉, 동일한 포지티브 펄스(positive pulse) 신호 또는 동일한 네거티브 펄스(negative pulse) 신호가 두 개의 3단자 시냅스 소자(200,300)의 게이트 전극(270,370)에 동일하게 인가될 수 있다.
또한, 제1 3단자 시냅스 소자(200) 및 제2 3단자 시냅스 소자(300)의 게이트 전극(270,370)이 공통으로 연결되되, 제1 3단자 시냅스 소자(200)의 제1 채널층(220)과 제2 3단자 시냅스 소자(300)의 제2 채널층(320)은 각각 다른 물질을 포함할 수 있다.
일예로, 제1 3단자 시냅스 소자(200)의 제1 채널층(220)과 제2 3단자 시냅스 소자(300)의 제2 채널층(320)은 서로 비균질 물질(Inhomogeneous material)로 형성되되, 상호보완적인 컨덕턴스 특성을 갖는 물질로 형성될 수 있다. 여기서, 상호보완적인 컨덕턴스 특성은 두 시냅스 소자(200,300)의 채널층(220,320)에 동종의 도펀트 이온을 삽입하고, 동일한 게이트 바이어스를 인가했을 때, 두 시냅스 소자(200,300)의 컨덕턴스 변화에 따른 전도도 변화가 서로 반대의 거동을 갖는 특성으로 지칭될 수 있다. 일예로, 제1 3단자 시냅스 소자(200)와 제2 3단자 시냅스 소자(300)에 동일한 포지티브 펄스 또는 동일한 네거티브 펄스가 인가됐을 경우, 제1 3단자 시냅스 소자(200)의 컨덕턴스는 감소되고, 제2 3단자 시냅스 소자(300)의 컨덕턴스는 증가되거나 또는, 반대로, 제1 3단자 시냅스 소자(200)의 컨덕턴스는 증가되고, 제2 3단자 시냅스 소자(300)의 컨덕턴스는 감소될 수 있다. 즉, 두 시냅스 소자(200,300)에 인가되는 동일한 극성의 게이트 바이어스 신호에 따라 두 시냅스 소자(200,300)의 채널층(220,320)이 상호보완적으로 컨덕턴스가 변화되는 특성을 가질 수 있다.
일예로, 제1 3단자 시냅스 소자(200)의 제1 채널층(220) 및 제2 3단자 시냅스 소자(300)의 제2 채널층(320)에 동일한 산소 이온이 도핑될 경우, 상기 제1 채널층(220)은 PCMO, LCMO, SrCoO2.5, SrFeO2.5 및 SmNiO3 물질 중 어느 하나의 물질로 형성될 수 있고, 상기 제2 채널층(320)은 WOx(1.9<x<2.5) 및 TiOx(1.75<x<1.9) 물질 중 어느 하나의 물질로 형성될 수 있다. 물론, 제1 채널층(220)과 제2 채널층(320)의 물질이 서로 반대의 물질로 형성될 수도 있다.
또한, 제1 3단자 시냅스 소자(200)의 제1 채널층(220) 및 제2 3단자 시냅스 소자(300)의 제2 채널층(320)에 동일한 리튬 이온이 도핑될 경우, 상기 제1 채널층(220)은 WO2.7, WSe2 및 그래핀(graphene) 물질 중 어느 하나의 물질로 형성될 수 있고, 상기 제2 채널층(320)은 Li1-xCoO2(0<x<0.2) 물질로 형성될 수 있다. 상술한 도핑 이온 외에도 H, NA, Cu 또는 Ag 등이 도펀트로 사용될 수 있으며, 도핑되는 도펀트 물질에 따라 두 시냅스 소자(200,300)의 컨덕턴스가 서로 상호보완적으로 변화되는 특성을 갖는 물질이 채널층(220,320)으로 사용될 수 있다.
도 6은 본 발명에 따른 부호 가중치 방법과 종래의 부호 가중치 방법을 비교하기 위한 도면이다.
참고로, 도 6(a)는 종래의 부호 가중치 방법을 나타낸 도면이고, 도 6(b)는 본 발명에 따른 부호 가중치 방법을 나타낸 도면이다.
도 7은 본 발명의 부호 가중치 방법에 따른 컨덕턴스 변화 특성 및 부호 가중치 특성을 나타낸 도면이다.
도 6 및 도 7을 참조하면, 뉴로모픽 시스템을 구성하는 3단자 시냅스 소자는 양의(positive) 컨덕턴스와 음의(negative) 컨덕턴스인 부호 가중치가 구현되어야 한다. 허나, 하나의 시냅스 소자에서는 물리적으로 음의 컨덕턴스 값을 구현할 수 없으므로, 두 개의 쌍을 이루는 3단자 시냅스 소자의 컨덕턴스 값을 차감함으로써 음의 컨덕턴스 값이 구현될 수 있다. 이러한 컨덕턴스 차감 방법을 이용하여 뉴로모픽 시스템에서 요구되는 부호 가중치가 구현될 수 있다.
일예로, 쌍을 이루는 두 시냅스 소자의 차감된 컨덕턴스 값(I+-I-)을 양의(positive) 값에서 음의(negative) 값으로 트레이닝(training) 할 경우, 두 시냅스 소자 중 양의 극성(I+)을 갖는 시냅스 소자는 컨덕턴스를 감소시켜야 하고, 음의 극성(I-)을 갖는 시냅스 소자는 컨덕턴스를 증가시켜야 한다. 즉, 쌍을 이루는 두 개의 3단자 시냅스 소자의 컨덕턴스를 증가 또는 감소시키기 위해 두 개의 3단자 시냅스 소자 모두에 컨덕턴스를 변화시키는 게이트 바이어스 신호가 인가되어야 한다.
일예로, 3단자 시냅스 소자의 컨덕턴스를 증가 또는 감소시키기 위해 3단자 시냅스 소자의 게이트 전극으로 포지티브 또는 네거티브의 펄스 신호가 인가된다. 도 6(a)에서와 같이, 종래의 부호 가중치 트레이닝 방법은 3단자 시냅스 소자의 컨덕턴스를 증가 또는 감소시키기 위해 이에 해당하는 극성이 다른 게이트 바이어스 신호를 시냅스 소자에 각각 인가하여 시냅스 소자에 따른 전도도를 각각 트레이닝(step1, step2) 해줘야 한다. 따라서, 트레이닝 속도, 시간 및 전력 소모 측면에서 비효율적인 단점을 갖는다.
허나, 도 6(b)에 도시한 본 발명에 따른 부호 가중치 트레이닝 방법은 쌍을 이루는 두 개의 3단자 시냅스 소자에 하나의 게이트 바이어스 신호가 동시에 인가되어 두 개의 시냅스 소자의 컨덕턴스가 상호보완적으로 변화되도록 한다. 즉, 하나의 게이트 바이어스 신호에 의해 두 개의 시냅스 소자의 전도도가 동시에 트레이닝(just step1) 되도록 할 수 있다.
일예로, 도 7(a)에서와 같이, 포지티브 또는 네거티브 펄스 신호가 두 시냅스 소자에 동시에 인가되면, 제1 3단자 시냅스 소자의 컨덕턴스가 감소될 때, 제2 3단자 시냅스 소자의 컨덕턴스는 증가하고, 제1 3단자 시냅스 소자의 컨덕턴스가 증가될 때, 제2 3단자 시냅스 소자의 컨덕턴스는 감소한다. 따라서, 도 7(b)에서와 같이, 두 3단자 시냅스 소자의 컨덕턴스를 차감하면 양의 컨덕턴스와 음의 컨덕턴스의 부호 가중치 특성을 얻을 수 있다.
상술한 바와 같이, 본 발명에 따른 본 발명에 따른 부호 가중치 트레이닝 방법은 하나의 게이트 바이어스 신호에 의해 두 개의 시냅스 소자의 전도도가 동시에 트레이닝 되도록 할 수 있기 때문에, 각각의 시냅스 소자를 개별적으로 트레이닝 해야 하는 종래의 방법에 비해 트레이닝 속도, 트레이닝 시간 및 전력 소모 등이 개선되는 효과를 가질 수 있다.
실시예
도 8은 본 발명의 부호 가중치 방법을 이용한 실시예를 나타낸 도면이다.
도 8을 참조하면, 게이트 전극이 서로 전기적으로 연결된 두 개의 3단자 시냅스 소자의 채널층을 각각 La0.7Ca0.3MnO 및 WO2.3 로 형성하고, 트레이닝을 위한 게이트 바이어스 펄스를 두 시냅스 소자에 동시에 인가한다. 이때, 두 개의 3단자 시냅스 소자의 게이트 전극에 동시에 인가되는 펄스 신호는 3V/100ms 의 포지티브 펄스 신호와 -3V/100ms 의 네거티브 펄스 신호로 하여 각각 인가한다.
만약, 두 개의 3단자 시냅스 소자의 게이트 전극에 3V/100ms 의 포지티브 펄스 신호가 인가되면, 산소 이온(oxygen ion)이 채널층으로부터 추출되며, 두 개의 3단자 시냅스 소자 중 La0.7Ca0.3MnO 를 채널층으로 하는 3단자 시냅스 소자에서의 컨덕턴스는 감소하게 되고, WO2.3 를 채널층으로 하는 3단자 시냅스 소자에서의 컨덕턴스는 증가하게 된다.
반대로, 두 개의 3단자 시냅스 소자의 게이트 전극에 -3V/100ms 의 네거티브 펄스 신호가 인가되면, 산소 이온은 채널층 내로 삽입되며, 두 개의 3단자 시냅스 소자 중 La0.7Ca0.3MnO 를 채널층으로 하는 3단자 시냅스 소자에서의 컨덕턴스는 증가하게 되고, WO2.3 를 채널층으로 하는 3단자 시냅스 소자에서의 컨덕턴스는 반대로 감소하게 된다. 즉, 인가되는 펄스 신호의 포지티브 또는 네거티브 극성에 따라, 두 개의 3단자 시냅스 소자는 하나의 펄스 신호에 의해 서로 상호보완적으로 컨덕턴스가 변화하는 특성을 갖는다.
도 9는 도 8에 도시한 실시예에 따른 컨덕턴스 변화를 나타낸 그래프이다.
도 10은 도 9에 도시한 실시예에 따른 컨덕턴스 차감에 의한 부호 가중치 특성을 나타낸 그래프이다.
우선, 도 9를 참조하면, 동시에 인가되는 포지티브 펄스 신호 또는 네거티브 펄스 신호에 따라 채널층이 La0.7Ca0.3MnO 및 WO2.3 로 형성된 두 시냅스 소자의 컨덕턴스 크기가 서로 반대로 변화되는 변화 특성 즉, 서로 상호보완적인 컨덕턴스 변화 특성을 갖는 것을 확인할 수 있다.
또한, 도 10을 참조하면, 채널층이 La0.7Ca0.3MnO 및 WO2.3 로 형성된 두 시냅스 소자에 있어서, 동일하게 인가되는 펄스 신호에 의한 컨덕턴스 차감에 따라 양의 컨덕턴스와 음의 컨덕턴스의 부호 가중치 특성이 나타남을 확인할 수 있다.
상술한 바와 같이, 본 발명에 따른 3단자 시냅스 소자를 이용한 뉴로모픽 시스템은 뉴로모픽 시스템에서 요구되는 부호 가중치를 트레이닝하기 위해, 두 시냅스 소자의 게이트를 공통으로 연결하고, 두 시냅스 소자의 채널층을 상호보완적인 컨덕턴스 특성을 갖는 물질로 형성함으로써, 동일한 게이트 바이어스 펄스를 두 시냅스 소자에 동시에 인가하더라도 두 시냅스 소자가 상호보완적으로 컨덕턴스가 변화되도록 할 수 있다. 따라서, 뉴로모픽 시스템에서 부호 가중치를 트레이닝 하기 위한 트레이닝 속도, 트레이닝 시간 및 전력 소모 등이 개선될 수 있다.
한편, 본 명세서와 도면에 개시된 본 발명의 실시 예들은 이해를 돕기 위해 특정 예를 제시한 것에 지나지 않으며, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시 예들 이외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형 예들이 실시 가능하다는 것은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것이다.
110 : 반도체 기판 120 : 채널층
130 : 소스 전극 140 : 드레인 전극
150 : 중간층 160 : 이온 저장층
170 : 게이트 전극 200 : 제1 3단자 시냅스 소자
300 : 제2 3단자 시냅스 소자

Claims (10)

  1. 다수의 로우 라인 및 다수의 비트 라인에 연결되고, 제1 채널층을 갖는 제1 3단자 시냅스 소자; 및
    상기 제1 3단자 시냅스 소자와 쌍(pair)을 이루고, 제2 채널층을 갖는 제2 3단자 시냅스 소자를 포함하고,
    상기 제1 3단자 시냅스 소자와 상기 제2 3단자 시냅스 소자는 게이트 전극이 서로 연결되고, 상기 제1 채널층 및 상기 제2 채널층은 서로 다른 재질을 가지되,
    상기 제1 3단자 시냅스 소자는,
    반도체 기판 상에 배치된 상기 제1 채널층을 사이에 두고 서로 이격되어 배치된 제1 소스 전극 및 제1 드레인 전극; 상기 제1 채널층 상에 배치되고, 전해질 물질로 형성된 제1 중간층; 및 상기 제1 중간층 상에 배치된 제1 이온 저장층을 포함하고,
    상기 제2 3단자 시냅스 소자는,
    반도체 기판 상에 배치된 상기 제2 채널층을 사이에 두고 서로 이격되어 배치된 제2 소스 전극 및 제2 드레인 전극; 상기 제2 채널층 상에 배치되고, 전해질 물질로 형성된 제2 중간층; 및 상기 제2 중간층 상에 배치된 제2 이온 저장층을 포함하는 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  2. 제1항에 있어서,
    상기 제1 3단자 시냅스 소자 및 상기 제2 3단자 시냅스 소자의 게이트 전극에는 동일한 극성의 게이트 바이어스가 동시에 인가되는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  3. 제2항에 있어서,
    상기 제1 채널층 및 상기 제2 채널층은 상기 동일한 극성의 게이트 바이어스 인가에 의해 서로 반대되는 전도도 변화를 갖는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  4. 제1항에 있어서,
    상기 제1 채널층 및 상기 제2 채널층은 동일한 이온 물질로 도핑되는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  5. 제1항에 있어서,
    상기 제1 채널층 및 상기 제2 채널층은 산소, 리튬, 수소, 나트륨, 구리 및 은 이온 중 어느 하나의 이온으로 도핑되는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  6. 제5항에 있어서, 상기 산소 이온 도핑시,
    상기 제1 채널층은 PCMO, LCMO, SrCoO, SrFeO 및 SmNiO 물질 중 어느 하나의 물질로 형성되고,
    상기 제2 채널층은 WOx(1.9<x<2.5) 및 TiOx(1.75<x<1.9) 물질 중 어느 하나의 물질로 형성되는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  7. 제5항에 있어서, 상기 리튬 이온 도핑시,
    상기 제1 채널층은 WO, WSe 및 그래핀(graphene) 물질 중 어느 하나의 물질로 형성되고,
    상기 제2 채널층은 Li1-xCoO2(0<x<0.2) 물질로 형성되는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  8. 제1항에 있어서,
    상기 제1 3단자 시냅스 소자 및 상기 제2 3단자 시냅스 소자에 동일한 극성의 게이트 바이어스가 인가될 때, 상기 제1 채널층의 컨덕턴스가 감소되면, 상기 제2 채널층의 컨덕턴스는 증가하고, 상기 제2 채널층의 컨덕턴스가 증가하면, 상기 제2 채널층의 컨덕턴스는 감소하는 것인 3단자 시냅스 소자를 이용한 뉴로모픽 시스템.
  9. 삭제
  10. 삭제
KR1020210019959A 2021-02-15 2021-02-15 3단자 시냅스 소자를 이용한 뉴로모픽 시스템 KR102538496B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210019959A KR102538496B1 (ko) 2021-02-15 2021-02-15 3단자 시냅스 소자를 이용한 뉴로모픽 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210019959A KR102538496B1 (ko) 2021-02-15 2021-02-15 3단자 시냅스 소자를 이용한 뉴로모픽 시스템

Publications (2)

Publication Number Publication Date
KR20220116735A KR20220116735A (ko) 2022-08-23
KR102538496B1 true KR102538496B1 (ko) 2023-05-30

Family

ID=83092535

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210019959A KR102538496B1 (ko) 2021-02-15 2021-02-15 3단자 시냅스 소자를 이용한 뉴로모픽 시스템

Country Status (1)

Country Link
KR (1) KR102538496B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101425857B1 (ko) 2012-09-06 2014-07-31 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
KR102519809B1 (ko) * 2015-12-30 2023-04-11 에스케이하이닉스 주식회사 뉴로모픽 소자의 시냅스들의 가중치를 업데이트하는 방법들
KR101894439B1 (ko) * 2016-11-11 2018-09-03 서울대학교산학협력단 비대칭 듀얼 게이트를 가진 반도체 소자 및 그 어레이
KR102167125B1 (ko) * 2018-09-03 2020-10-16 성균관대학교 산학협력단 크로스바 메모리 구조를 이용한 뉴로모픽 소자

Also Published As

Publication number Publication date
KR20220116735A (ko) 2022-08-23

Similar Documents

Publication Publication Date Title
KR101695737B1 (ko) 흥분/억제 기능을 포함하는 신경 모방 소자
van De Burgt et al. Organic electronics for neuromorphic computing
Jiang et al. Emerging synaptic devices: from two-terminal memristors to multiterminal neuromorphic transistors
US10748059B2 (en) Architecture for an electrochemical artificial neural network
Sun et al. Organic synaptic devices for neuromorphic systems
Kim et al. Emerging memory technologies for neuromorphic computing
KR102074942B1 (ko) 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
Yu et al. Ionotronic neuromorphic devices for bionic neural network applications
Wang et al. Thin-film transistors for emerging neuromorphic electronics: Fundamentals, materials, and pattern recognition
KR20170138047A (ko) 뉴런 모방 소자 및 회로
US20210012974A1 (en) Fully-printed all-solid-state organic flexible artificial synapse for neuromorphic computing
Ismail et al. Neuromorphic synapses with high switching uniformity and multilevel memory storage enabled through a Hf-Al-O alloy for artificial intelligence
CA3192550A1 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
CN109787592B (zh) 一种随机神经脉冲发生器
Wang et al. Hybrid oxide brain-inspired neuromorphic devices for hardware implementation of artificial intelligence
CN113196307B (zh) 神经元及包括其的神经形态系统
Park et al. Dual-Terminal Stimulated Heterosynaptic Plasticity of IGZO Memtransistor with Al2O3/TiO2 Double-Oxide Structure
KR102538496B1 (ko) 3단자 시냅스 소자를 이용한 뉴로모픽 시스템
KR101954254B1 (ko) 재구성 가능한 신경모방 소자 및 어레이
Ng et al. Forming-less compliance-free multistate memristors as synaptic connections for brain-inspired computing
KR102619356B1 (ko) 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이
KR102415183B1 (ko) 3단자 저항변화소자 기반 발화형 뉴런회로 및 이의 동작 방법
KR102249655B1 (ko) 뉴런 및 이를 포함하는 뉴로모픽 시스템
KR102481915B1 (ko) 3단자 시냅스 소자 및 이를 이용한 최대 컨덕턴스 제한 방법
US20220164640A1 (en) Synaptic mechanotransistors

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant