KR20170138047A - 뉴런 모방 소자 및 회로 - Google Patents

뉴런 모방 소자 및 회로 Download PDF

Info

Publication number
KR20170138047A
KR20170138047A KR1020170068262A KR20170068262A KR20170138047A KR 20170138047 A KR20170138047 A KR 20170138047A KR 1020170068262 A KR1020170068262 A KR 1020170068262A KR 20170068262 A KR20170068262 A KR 20170068262A KR 20170138047 A KR20170138047 A KR 20170138047A
Authority
KR
South Korea
Prior art keywords
gate electrode
doped
neuron
gate
doped region
Prior art date
Application number
KR1020170068262A
Other languages
English (en)
Other versions
KR102058579B1 (ko
Inventor
이종호
우성윤
Original Assignee
서울대학교산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교산학협력단 filed Critical 서울대학교산학협력단
Publication of KR20170138047A publication Critical patent/KR20170138047A/ko
Application granted granted Critical
Publication of KR102058579B1 publication Critical patent/KR102058579B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/749—Thyristor-type devices, e.g. having four-zone regenerative action with turn-on by field effect
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/044—Recurrent networks, e.g. Hopfield networks
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/102—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including bipolar components
    • H01L27/1027—Thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H01L29/4011—Multistep manufacturing processes for data storage electrodes
    • H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42308—Gate electrodes for thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
    • H01L29/42344—Gate electrodes for transistors with charge trapping gate insulator with at least one additional gate, e.g. program gate, erase gate or select gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
    • H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
    • H01L29/7436—Lateral thyristors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/01—Details
    • H03K3/012—Modifications of generator to improve response time or to decrease power consumption
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7855—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with at least two independent gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Biophysics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Artificial Intelligence (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Manufacturing & Machinery (AREA)
  • Neurology (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

본 발명은 뉴런 모방 소자 및 이를 이용한 뉴런 모방 회로에 관한 것이다. 상기 뉴런 모방 소자는 기판 상에 wall-shape 또는 dumbbell-shape으로 형성된 제1 반도체 영역; 상기 제1 반도체 영역에 순차적으로 형성된 제1, 제2, 제3, 제4 도핑 영역; 상기 제2 도핑 영역의 양 측면에 각각 형성된 제1 및 제2 게이트 절연막 스택; 제2 도핑 영역의 양 측면에 각각 위치하되, 제1 및 제2 게이트 절연막 스택에 의해 제2 도핑 영역과 전기적으로 절연된 제1 및 제2 게이트 전극; 상기 제1 및 제4 도핑영역과 각각 전기적으로 연결된 제1 및 제2 전극을 구비한다.
본 발명의 뉴런 모방 소자는 전하저장층을 가지는 게이트 절연막 스택을 이용하여 integrate 기능을 구현하고, 소자 자체에서 positive feedback이 일어나도록 구성하여 fire 기능을 하는 회로를 단순화시킴으로써, 저전력과 고집적을 달성한다.

Description

뉴런 모방 소자 및 회로 {Neuromorphic devices and circuits}
본 발명은 신경 모방(neuromorphic) 기술에서, 저전력 및 고집적으로 뉴런(neuron)을 모방할 수 있는 기술에서 뉴런 소자에 관한 것이다.
최근 폰 노이만 아키텍처 기반의 집적회로에서 전력 소모가 크게 증가하고 발열 문제가 심각해지면서 동물의 신경계를 모방하려는 시도가 많이 시도되고 있다. 특히, 동물의 신경계를 모방한 기술에서는 전력 소모를 크게 줄이면서, 인지 기능이 가능하고 학습이 가능함으로써 인식 기능과 판단 기능을 개선할 수 있게 되었다. 이에 따라 기존의 폰 노이만 방식의 집적회로의 기능을 대체하거나 크게 개선할 수 있는 기회가 생겼다. 따라서, 이에 대한 관심이 증가하고 연구의 필요성이 크게 대두되었다.
뉴런의 기본 기능은 임계치 이상의 자극을 받았을 경우 전기적 스파이크를 발생시켜 다른 세포에 정보를 전달하는 것이다. 이렇게 발생하는 전기 신호를 활동전위(活動電位:action potential)라고 한다. 뉴런은 크게 세 가지 부분으로 나눌 수 있다. 핵이 있는 세포 부분이 신경세포체이며, 다른 세포에서 신호를 받는 부분이 수상돌기(樹狀突起:dendrite), 그리고 다른 세포에 신호를 주는 부분이 축삭돌기(軸索突起:axon)이다. 돌기 사이에 신호를 전달하는 부분을 시냅스(synapse)라고 한다.
뉴런은 다른 신경세포나 자극수용세포에서 자극을 받아 다른 신경세포 또는 샘세포로 자극을 전달하는데, 이러한 자극의 상호교환은 시냅스에서 일어난다. 1개의 신경세포(뉴런)는 다수의 시냅스를 통하여 자극을 받아 흥분을 통합한 후 신경세포체에 가까운 축삭 돌기로 전기적 스파이크를 전달하여 시냅스에 도달하게 한다. 이와 같이, 뉴런의 흥분이 시냅스를 거쳐 다른 신경세포에 전해지는 것을 흥분 전달이라고 한다. 시냅스에서의 흥분전달은 신경섬유로부터 세포체 또는 수상돌기 방향으로만 전해지고, 역방향으로는 전달되지 않으므로, 전체로서 한 방향으로만 흥분을 전달하게 된다.
또한, 시냅스는 단지 흥분을 전달하는 중계 장소일 뿐만 아니라 거기에 도착하는 흥분의 시간적/공간적 변화에 따라 가중을 일으키거나, 또는 억제를 일으켜 신경계의 고차적인 통합작용을 가능하게 하고 있다.
한편, 시냅스는 흥분을 전달하는 것 이외에 다른 신경세포로부터의 흥분의 전달을 억제하는 작용을 가진 것도 있다. 이런 것을 억제성 시냅스라고 한다. 어떤 신경섬유를 따라 전달되어 온 흥분이 억제성 시냅스에 도달하면 거기에서 억제성 전달물질이 분비된다. 이 물질은 시냅스에 접하는 신경세포의 세포막에 작용하여 그 세포의 흥분(활동전위의 발생)을 억제하는 작용이 있다. 그 때문에 억제성 전달물질이 작용하고 있는 동안, 다른 시냅스에 도달한 흥분은 전달되지 않게 된다.
이와 같이, 뉴런은 하나 또는 둘 이상의 신경 세포로부터 전달된 흥분을 시냅스를 통해 다음 신경 세포로 전달하는 흥분 전달 기능을 수행하거나, 다수 개의 신경 세포로부터 전달된 흥분들을 통합하여 다음 신경 세포로 전달하는 흥분 통합/전달 기능을 수행하거나, 다른 신경세포로부터의 흥분의 전달을 억제하는 흥분 억제 기능을 수행하게 된다.
종래 기술의 CMOS기반 뉴런회로의 경우, integrate 기능을 담당하는 커패시터, 특정 역치 값 이상의 신호가 인가되면 fire하는 comparator와 딜레이 및 안정성 확보를 위한 부가 회로들로 구성되어 있다. 따라서, 종래 기술의 CMOS 기반의 뉴런 회로는 integrate 커패시터의 큰 사이즈로 인해 전체적인 면적이 크게 늘어나고, 소자 수 증가에 따라 면적이 증가하고 전력 소모 또한 증가하는 문제를 가지고 있다. 이러한 구조적 한계로 인해 뉴로모픽 시스템의 구성이 복잡해지고 정밀도에 제한이 가해지는 등 다양한 단점을 가지게 된다.
따라서 본 발명에서는 integrate 기능을 하는 면적이 큰 커패시터를 대체하기 위해 전하저장층을 가지는 게이트 절연막 스택을 고안하고, fire 기능을 하는 회로를 단순화하기 위해 소자 자체에서 positive feedback이 일어나도록 하는 뉴런 모방 소자와 단순화된 회로를 제안한다.
국제특허공개공보 WO2009/113993 A1
Neuromorphic silicon neuron circuits (Front. Neurosci., vol. 5, pp77 (2011))
본 발명에서는 기존의 뉴런 회로가 갖는 큰 면적과 높은 전력 소모 등의 문제점을 해결하면서, 뛰어난 신뢰성과 저전력, 그리고 높은 집적도를 갖는 뉴런 모방 소자와 회로를 제공하는 것을 목적으로 한다.
전술한 목적을 달성하기 위한 본 발명의 제1 특징에 따른 뉴런 모방 소자는, 기판 상에 형성되되 기판의 표면으로부터 돌출된 형태로 이루어진 제1 반도체 영역; 상기 제1 반도체 영역에 순차적으로 형성된 제1, 제2, 제3 및 제4 도핑 영역들; 상기 제1 내지 제4 도핑 영역들 중 적어도 제2 및 제3 도핑 영역과 상기 기판의 사이에 형성되어, 적어도 제2 및 제3 도핑 영역이 상기 기판으로부터 일정 거리 이격되도록 하는 제1 절연막; 제2 도핑 영역의 일 측면에 위치하되, 제2 도핑 영역과 전기적으로 분리된 제1 게이트 전극; 및 상기 제1 게이트 전극이 위치한 상기 제1 반도체 영역의 일 측면에 적어도 구비된 제1 게이트 절연막 스택; 상기 제1 및 제4 도핑영역과 각각 전기적으로 연결된 제1 및 제2 전극;을 구비하고, 상기 제1 게이트 절연막 스택에 의해 상기 제1 게이트 전극과 상기 제2 도핑 영역이 서로 전기적으로 분리된다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 반도체 영역(110)은 기판상에 형성되되, 기판의 표면으로 돌출된 wall-shape 또는 dumbbell-shape으로 이루어진 것을 특징으로 한다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극; 및
상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 구비된 제2 게이트 절연막 스택;을 더 구비하고,
상기 제2 게이트 절연막 스택에 의해 상기 제2 게이트 전극과 상기 제2 도핑 영역이 서로 전기적으로 분리된 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극; 제3 도핑 영역의 일측면에 위치하되, 제3 도핑 영역과 전기적으로 절연되도록 형성된 제3 게이트 전극; 및 상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 형성된 제2 게이트 절연막 스택; 을 더 구비하고,
상기 제1, 제2 및 제3 게이트 전극들은 서로 전기적으로 분리되고,
상기 제2 및 제3 게이트 전극은 상기 제2 게이트 절연막 스택에 의해 제1 반도체 영역과 전기적으로 분리된 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극; 제3 도핑 영역의 일측면에 위치하되, 제3 도핑 영역과 전기적으로 절연되도록 형성된 제3 게이트 전극; 제4 도핑 영역의 일측면에 위치하되, 제4 도핑 영역과 전기적으로 절연되도록 형성된 제4 게이트 전극, 제1 도핑 영역의 일측에 위치하되, 제1 도핑 영역과 전기적으로 절연되도록 형성된 제5 게이트 전극, 및 상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 형성된 제2 게이트 절연막 스택; 을 더 구비하고,
상기 제1, 제2, 제3, 제4 및 제5 게이트 전극들은 서로 전기적으로 분리되고, 상기 제2, 제3, 제4 및 제5 게이트 전극은 상기 제2 게이트 절연막 스택에 의해 제1 반도체 영역과 전기적으로 분리된 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 및 제2 게이트 절연막 스택은 단일 절연막으로 구성되거나, 또는 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성되고,
상기 제1 및 제2 게이트 절연막 스택이 각각 전하 저장층을 포함하는 경우, 제1 및 제2 게이트 절연막 스택의 전하 저장층들은 서로 전하 저장 기간이 상이하도록 구성된 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 상기 제1 및 제3 도핑영역은 동일한 유형의 불순물로 도핑되고, 제2 및 제4 도핑 영역은 동일한 유형의 불순물로 도핑되고, 상기 제1 및 제3 도핑영역은 상기 제2 및 제4 도핑영역과 반대 유형의 불순물로 도핑된 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 제1 게이트 전극에 인가되는 전압이 조절되도록 하거나 제1 게이트 절연막 스택이 전하저장층을 포함하는 경우 양 또는 음의 전하가 integrate 기간 동안 저장되도록 하여, 제2 또는 제3 도핑 영역에서 positive feedback 동작이 trigger되도록 하고 제1 내지 제4 도핑영역을 통해 전류를 급격히 증가시킴으로써, 뉴런의 integrate-and-fire 기능을 구현한 것이 바람직하다.
전술한 제1 특징에 따른 뉴런 모방 소자에 있어서, 제1 및 제2 게이트 전극은 서로 다른 일함수를 갖는 물질로 형성된 것이 바람직하다.
본 발명의 제2 특징에 따른 뉴런 모방 회로는, 전술한 제1 특징에 따른 특성을 갖는 뉴런 모방 소자; 및 상기 뉴런 모방 소자에 연결되어 전류를 전압으로 바꾸는 전류-전압 변환 회로; 및 상기 뉴런 모방 소자의 일측에 연결된 하나 이상의 스위치 소자;를 구비한다.
전술한 제2 특징에 따른 뉴런 모방 회로에 있어서, 상기 뉴런 모방 소자의 제1 또는 제2 게이트 전극 중 어느 한 전극은 전류 미러 (current mirror) 회로를 통해 시냅스 어레이와 연결된 것을 특징으로 하며,
상기 전류-전압 변환 회로의 출력을 시냅스 어레이로 feedback하는 회로를 포함하는 것이 바람직하다.
전술한 제2 특징에 따른 뉴런 모방 회로에 있어서, 상기 전류-전압 변환 회로의 출력에서 전압으로 변환된 fire 신호가 상기 뉴런 모방소자의 제1 또는 제2 게이트 전극 중 어느 하나에 자동으로 인가되도록 하여 상기 뉴런 모방 소자의 fire 문턱 전압이 조절되게 함으로써, 뉴런의 firing rate을 조절하여 항상성(homeostasis) 기능을 하는 것이 바람직하다.
본 발명에 따른 뉴런 모방 소자는 메모리 기능이 가능한 전하 저장층과 positive feedback 가능한 소자구조를 가짐으로써, 다수의 시냅스로부터 입력되는 흥분/억제 신호들을 integrate할 수 있고, integrate된 신호가 한계를 넘을 때 fire하는 뉴런의 기능을 모방할 수 있다.
또한, 기존 CMOS 뉴런 회로에서 축적 (integrate) 기능을 구현하는 큰 면적의 커패시터를 대체하기 위해, 본 발명에 따른 뉴런 모방 소자는 메모리 기능을 가진 게이트 전극을 활용함으로써, 뉴런 회로의 면적을 크게 줄일 수 있는 특징이 있다.
또한, 본 발명에 따른 뉴런 모방 소자는 추가로 구비된 게이트 전극을 도입하여 전압을 조절함으로써 특정 도핑 영역의 캐리어 농도를 조절할 수 있게 하거나, 전하저장 기능을 가진 게이트 절연막 스택을 상기 전극과 상기 특정 도핑 영역에 추가하여 상기 도핑 영역의 캐리어 농도를 조절하는 특징을 갖도록 한다.
또한, 추가의 게이트 전극을 가지는 뉴런소자는 이 전극과 절연막 스택을 사이에 두고 구비된 상기 도핑 영역의 캐리어 농도를 조절할 수 있어, 다수개의 뉴런을 어레이로 구현할 때, 상기 뉴런 소자의 fire 특성을 균일하게 만들 수 있는 특징이 있다.
또한, 본 발명에 따른 뉴런 모방 소자는 기본적으로 PNPN 구조를 구비하고, 여기에 상기 게이트 전극 및 적어도 하나 이상의 추가의 게이트 전극을 구비하여 positive feedback이 일어나게 함으로써, 급격하게 증가하는 전류가 뉴런의 fire 기능을 모방할 수 있도록 한다.
또한, 본 발명에 따른 뉴런 모방 소자는 상기 positive feedback을 갖는 뉴런 소자를 이용함으로써, 기존 CMOS 기반 뉴런회로 대비 소자 수를 크게 줄이고, 결과적으로 면적을 크게 줄일 수 있다.
또한, 본 발명에 따른 뉴런 모방 소자는 뉴런의 integrate-and-fire 기능을 모방하며, fire 되었을 때 흐르는 전류를 전압으로 변화하는 기능과 이를 시냅스 어레이에 되먹임(feedback)하는 회로를 제공하여 뉴런의 전체기능이 구현될 수 있도록 한다.
또한, 본 발명에 따른 뉴런 모방 소자는 상기 뉴런 소자의 fire 횟수에 따라 뉴런 모방소자의 특정 게이트 전극에 전압이 자동으로 인가되도록 하여 뉴런의 fire 문턱 전압이 조절되게 함으로써, 뉴런의 firing rate을 조절할 수 있고 따라서 항상성(homeostasis) 기능을 구현할 수 있다.
또한, 본 발명에 따른 뉴런 모방 소자는 게이트 전극 중 적어도 어느 하나에 전하를 저장할 수 있는 기능을 구현하되, 전하를 장기 또는 단기로 저장할 수 있는 게이트 절연막 스택을 도입하여, 뉴런의 다양한 기능을 모방할 수 있게 된다.
도 1a는 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자를 도시한 사시도이며, 도 1b는 제1 실시예에 따른 뉴런 모방 소자의 변형된 구조를 도시한 사시도이다.
도 2a, 도 2b, 도 2c, 도 2d, 도 2e 및 도 2f는, 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자에 있어서, 도 1의 A-A' 방향에 대한 단면도들로서, 게이트 절연막 스택의 다양한 실시 형태들을 도시한 것이다.
도 3a 및 도 3b는 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자에 있어서, 도 1의 B-B' 방향 단면도들로서, 뉴런 모방 소자가 기판과 절연되어 있는 설명하기 위한 다양한 실시 형태들을 도시한 것이다.
도 4는 본 발명의 바람직한 제1 실시예에 뉴런 모방 소자에 있어서, 도 1의 C-C' 방향에 대한 단면도이다.
도 5는 본 발명의 제2 실시예에 따른 뉴런 모방 소자를 도시한 단면도이다.
도 6은 본 발명의 제3 실시예에 따른 뉴런 모방 소자를 도시한 단면도이다.
도 7은 본 발명의 제4 실시예에 따른 뉴런 모방 소자를 도시한 단면도이다.
도 8은 본 발명의 제5 실시예에 따른 뉴런 모방 소자를 도시한 단면도이다.
도 9는 본 발명의 제6 실시예에 따른 뉴런 모방 소자를 도시한 단면도이다.
도 10은 본 발명에 따른 뉴런 모방 소자에 있어서, 제 1 실시예의 단면도 및 그에 따른 에너지 밴드를 나타낸다.
도 11은 본 발명에 따른 뉴런 모방 소자에 있어서, 뉴런 모방 소자의 전압 및 전류 동작 특성을 나타낸다.
도 12는 본 발명에 따른 뉴런 모방 소자에 있어서, 다른 전극에 인가되는 전압에 따른 뉴런 모방 소자의 전압 및 전류 동작 특성을 나타내는 그래프이다.
도 13은 본 발명에 따른 뉴런 모방 소자에 있어서, 전하 저장층에 저장된 전자 또는 정공의 양에 따른 뉴런 모방 소자의 전압 및 전류 동작 특성을 나타내는 그래프이다.
도 14a는 본 발명에 따른 뉴런 모방 소자와 전류-전압 변환 회로가 연결된 회로도이며, 도 14b 및 도 14c는 본 발명에 따른 뉴런 모방 소자를 이용한 시냅스 어레이 및 뉴런 회로의 개념도이다.
도 15는 본 발명에 따른 뉴런 모방 소자에 있어서, 도 14a의 뉴런 모방 소자 및 회로에 대한 동작 특성을 나타내는 그래프이다.
본 발명에서는 시냅스 어레이와 더불어 효과적으로 집적할 수 있고 저전력 및 고집적의 뉴런 모방 소자와 회로를 제공한다. 특히, 본 발명에 따른 뉴런 모방 소자는 전하 저장층에 프로그램 또는 이레이져 동작에 따라 일반적인 뉴런이 가지는 integrate 기능을 가지기 때문에 면적 측면에서 매우 효과적으로 신경 모방 시스템을 구축할 수 있다. 또한, 본 발명에 따른 뉴런 모방 소자는 integrate 기능을 가질 뿐 만 아니라, 특정 역치 값에 도달하면 순식간에 다음 시냅스로 신호를 전달하는 fire 기능을 뉴런 모방 소자 내에서 전자와 정공의 positive feedback 동작을 통해 작은 면적에서 구현이 가능하도록 한다.
개념적으로 본 발명의 뉴런 모방 소자는 수직으로 구성된 담장 모양(wall-shape)의 얇은 반도체 물질 또는 수평으로 얇게 형성된 반도체 물질이며, 기판과 절연 물질로 분리되어 있다. 또한, 전기적으로 유도되거나 서로 다른 불순물이 주입되어 있으며, 이들 물질의 적어도 일 측면에 게이트 절연막 스택이 있고, 상기 게이트 절연막 스택은 메모리 기능을 가지며, 상기 게이트 절연막 스택의 다른 한 쪽에는 게이트 전극이 형성된다.
또한, 뉴런 모방 회로는 본 발명에 따른 뉴런 모방 소자에 전압-전류 변환 회로 및 스위치를 연결하여 구성하게 되며, 상기 전압-전류 변환 회로 및 스위치를 구성하기 위해 n형 및 p형 MOSFET가 사용된다. 이들 MOSFET은 벌크 기판이나 SOI 기판에 구현될 수 있고, 아울러 뉴런 모방 소자도 같은 기판에 구현될 수 있다. 벌크 기판에 뉴런 모방 회로를 구현할 경우, pnpn 도핑 영역과 절연막을 사이에 두고 구비된 게이트로 구성된 뉴런 모방 소자에서 pnpn 영역의 가운데 두 영역(-np-)은 적어도 기판과 전기적으로 분리되도록 구현해야 한다.
본 특허에서 게이트 전극을 가진 pnpn 접합에서 positive feedback이 trigger되는 역치 전압 (threshold voltage)는 온도에 따라 변하는데, 온도에 따른 특성변화를 보상하기 위한 추가의 소자나 회로 블록이 추가될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들에 따른 뉴런 모방 소자에 대하여 구체적으로 설명한다.
도 1a는 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자를 도시한 사시도이며, 도 1b는 제1 실시예에 따른 뉴런 모방 소자의 변형된 구조를 도시한 사시도이다. 이하, 도 1a를 참조하여, 본 발명의 바람직한 실시예에 따른 뉴런 모방 소자의 구조 및 동작에 대하여 구체적으로 설명한다.
도 1a를 참조하면, 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자는, 절연막(100), 기판(10), 기판 상에 반도체 물질로 형성되되, 수직 또는 수평의 얇은 담장 모양(wall-shape)으로 형성된 제1 반도체 영역(110), 제1 반도체 영역에 순차적으로 형성된 제1, 제2, 제3 및 제4 도핑영역(111, 112, 113, 114), 제2 도핑 영역의 양 측면에 각각 위치하는 제1 및 제2 게이트 전극(SG1, SG2)(120, 121), 제1 게이트 전극과 제2 도핑 영역 사이에 구비된 제1 게이트 절연막 스택(130), 제2 게이트 전극과 제2 도핑 영역 사이에 구비된 제2 게이트 절연막 스택(140)을 구비한다.
전술한 뉴런 모방 소자의 각 구성요소들에 대하여 보다 구체적으로 설명한다.
상기 기판(10)은 반도체 기판 또는 SOI(Silicon On Insulator) 와 같은 절연막 기판을 사용할 수 있다.
상기 절연막(100)은 SiO2와 같은 절연막을 사용할 수 있다.
상기 제1 반도체 영역(110)은 기판상에 형성되되, 기판의 표면으로 돌출된 wall-shape 또는 dumbbell-shape으로 이루어진 것을 특징으로 한다.
제1 및 제2 게이트 전극(SG1, SG2)(120, 121)은 제2 도핑영역(112)의 양 측면에 각각 위치하되, 절연막(100)위에 서로 전기적으로 격리되어 구비된다.
상기 제1 게이트 절연막 스택(130) 및 상기 제2 게이트 절연막 스택(140)은 상기 제1 반도체 영역의 양 측면에 각각 형성된다 따라서, 상기 제1 게이트 절연막 스택(130)은 상기 제1 게이트 전극(120)과 제2 도핑영역의 사이에 구비되며, 상기 제2 게이트 절연막 스택(140)은 상기 제2 게이트 전극(121)과 제2 도핑영역의 사이에 구비된다.
본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자에 있어서, 도 2a, 도 2b, 도 2c, 도 2d, 도 2e 및 도 2f는 제1 및 제2 게이트 절연막 스택의 다양한 실시 형태들을 설명하기 위하여 도시한 도 1의 A-A' 방향에 대한 단면도들이다.
도 2a를 참조하면, 상기 제1 및 제2 게이트 절연막 스택(130, 140)은 각각 단일의 절연막으로 구성될 수 있다. 도 2b를 참조하면, 상기 제1 및 제2 게이트 절연막 스택(130, 140)은 각각 다수 개의 절연막들이 적층되어 구성될 수 있으며, 다수 개의 절연막들 중 적어도 하나는 전하 저장이 가능한 전하 저장층을 포함함으로써 비휘발성 메모리 기능을 구현할 수 있도록 한다.
상기 제1 및 제2 게이트 절연막 스택은, 예를 들면 블록킹 절연막, 전하 저장층, 터널링 절연막의 적층 구조로 형성되거나, 전하 저장층과 터널링 절연막의 적층 구조로 형성되거나, 블록킹 절연막과 전하 저장층의 적층 구조로 형성될 수 있다.
또한, 도 2c 및 2d를 참조하면, 상기 제1 및 제2 게이트 절연막 스택(230, 240) 중 하나에 전하 저장층(231)을 포함한 다수 개의 절연막들(231, 232, 233)의 적층 구조로 형성함으로써, 하나의 게이트로만 비휘발성 메모리 기능을 구현하는 구조로 형성될 수 있다. 또한 제2 도핑 영역의 상부 및 일 측면의 절연막 스택의 두께는 기능에 따라 달리 형성될 수 있다.
또한, 도 2e 및 2f를 참조하면, 상기 제1 및 제2 게이트 절연막 스택(330, 340, 430, 440)의 전하 저장층(332, 342, 432, 442)은 단일층으로 형성되거나, 적어도 둘 이상의 층이 적층되어 형성될 수 있다. 상기 전하 저장층이 적어도 둘 이상의 층이 적층되어 구성되는 경우, 각 층은 서로 다른 유전상수를 갖는 물질 또는 전하를 저장하는 트랩의 깊이가 서로 다른 물질들로 구성될 수 있다. 또한 전하 저장층의 물질이나 터널링 절연막의 두께 혹은 적층 구조에 따라 데이터를 짧은 기간 저장하는 단기간 메모리 구현이 가능하다. 상기 제1 및 제2 게이트 절연막 스택이 전하 저장층과 절연막을 포함하는 경우, 프로그램이나 이레이져 동작을 수행함에 있어 제1 및 제2 게이트 전극 중 적어도 어느 한 전극으로부터 캐리어(전자 또는 정공)가 프로그램(program) 또는 이레이져(erase) 되거나, 상기 제2 도핑 영역으로부터 캐리어가 프로그램 또는 이레이져될 수 있다. 또한 상기 제1 및 제2 게이트 절연막 스택이 전하 저장층과 절연막을 포함하는 경우, 프로그램과 이레이져 동작을 수행함에 있어 제1 및 제2 게이트 전극 중 적어도 어느 한 전극으로부터 캐리어(전자 또는 정공)가 프로그램되고 상기 제2 도핑 영역으로 캐리어가 이레이져되거나 그 반대로 이레이져되어 프로그램될 수 있다.
상기 제1 및 제2 게이트 절연막 스택에 포함된 전하 저장층은 저장되는 전하들의 보유 기간이 서로 상이하도록 구성될 수 있으며, 전하 저장층들에 대해 요구되는 전하 보유 기간에 따라 그 구조 및 재질들이 설정되는 것이 바람직하다. 상기 전하 저장층은 질화막, 금속 산화물, 나노 입자 및 도전성 물질 중에서 선택된 어느 하나로 구성될 수 있다. 이는 소자의 응용에 따라 자유롭게 구성될 수 있다.
상기 제1 또는 제2 게이트 전극에 인가되는 신호에 따라 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장되는 전하들의 양이 다르며, 이에 따라 뉴런 모방 소자의 문턱 전압 조절이 가능하여 뉴런의 integrate 기능 구현이 가능하다. 또한 뉴런의 integrate 기능을 담당하는 게이트 절연막 스택과 별개로 다른 게이트 절연막 스택에 뉴런이 동작 횟수 증가에 따라 전하 저장층에 전하를 저장하여 뉴런 모방 소자의 문턱 전압이 조절되게 함으로써, 뉴런의 firing rate을 조절하여 항상성(homeostasis) 기능을 구현할 수 있다.
본 발명의 바람직한 제1 실시예에 뉴런 모방 소자에 있어서, 도 3a는 뉴런 모방 소자가 기판과 절연된 경우를 설명하기 위한 도 1의 B-B' 방향 단면도이며, 도 3b는 뉴런 모방 소자의 다른 일례에 대한 도 1의 B-B' 방향 단면도이다.
제1 반도체 영역은 절연막(100) 위에 형성되어 있으며, 순차적으로 형성된 제1, 제2, 제3 및 제4 도핑영역(111, 112, 113, 114)으로 구성되어 있다. 또한 상기 제1, 제2, 제3 및 제4 도핑영역에 있어서, 제1, 제2, 제3 및 제4 도핑영역은 서로 다른 불순물이 주입되어 형성된 것이 바람직하되,
상기 제1 및 제3 도핑 영역은 동일한 유형의 불순물로 도핑되고, 제2 및 제4 도핑 영역은 동일한 유형의 불순물로 도핑되며, 상기 제1 및 제3 도핑영역은 상기 제2 및 제4 도핑영역과 반대 유형의 불순물로 도핑되는 것이 바람직하다.
도 3b는 본 발명에 따른 뉴런 모방 소자에 있어서, 기판과 제1 반도체 영역 사이의 절연 구조에 대한 다른 실시 형태를 도시한 단면도이다.
도 3b를 참조하면, 기판과 제1 반도체 영역 사이의 절연 구조를 구현한 다른 실시 형태는, 상기 제1 내지 제4 도핑영역들 중 적어도 제2 및 제3 도핑영역은 절연막(100)에 의해 상기 기판(10)으로부터 일정 거리 이격되도록 형성되며, 제1 및 제4 도핑 영역 중 적어도 어느 한 영역이 상기 기판에 연결되도록 구성된다.
상기 기판과 연결된 상기 제1 또는 제4 도핑 영역은 기판의 불순물 유형과 같은 경우, 실리콘 기판 및 다른 도핑영역으로 발생하는 누설 전류를 막기 위해 기판의 불순물 유형과 반대 유형의 불순물로 도핑된 웰(well)을 형성하고, 상기 웰 속에 상기 도핑영역을 형성하는 것이 바람직하다. ,
한편, 제1 및 제2 전극(150, 151)은 각각 상기 제1 및 제4 도핑영역과 전기적으로 연결되어 있는 것이 바람직하며, 상기 제1 및 제2 전극은 동일한 물질로 형성될 수 있다.
도 4는 본 발명의 바람직한 제1 실시예에 따른 뉴런 모방 소자에 있어서, 도 1의 C-C' 방향에 대한 단면도이다.
도 4를 참조하면, 제1 및 제2 게이트 절연막 스택(130, 140)은 제1, 제2, 제3 및 제4 도핑영역(111, 112, 113, 114) 측면에 형성되어 있으며, 제1 및 제2 게이트 전극(120, 121)은 제 2 도핑영역(112)의 양 측면에 각각 제1 및 제2 게이트 절연막 스택(130, 140)을 사이에 두고 위치한다.
따라서, 본 발명의 뉴런 모방 소자는 개념적으로 제1 전극과 제2 전극 사이에 접합을 이루는 제1 반도체 영역이 있으며, 제1 반도체 영역의 양 측면에 각각 제1 및 제2 게이트 절연막 스택들이 있고, 상기 제1 및 제2 게이트 절연막 스택들은 메모리 기능을 가질 수 있으며, 제1 및 제2 게이트 절연막 스택들의 다른 측면에는 각각 제1 및 제2 게이트 전극이 형성되어 있는 구조이다.
도 5는 본 발명의 제2 실시예에 따른 뉴런 모방 소자의 사시도이다. 도 5 를 참조하면, 본 발명의 제2 실시예에 따른 뉴런 모방 소자는 제1 실시예에 따른 뉴런 모방 소자와 유사한 구조를 가지며, 다만 제3 도핑영역의 일 측면에 에 제3 게이트 전극(122)을 더 구비하는 것을 특징으로 한다. 제3 게이트 전극(122)은 제3 도핑 영역 일 측면에 위치하며, 제3 게이트 전극과 제3 도핑 영역 사이에 제1 또는 제2 게이트 절연막 스택이 위치한다. 제3 게이트 전극(122)은 제1 및 제2 게이트 전극과 전기적으로 분리되어 있다. 제1 또는 제2 게이트 절연막이 전하 저장층을 포함하는 경우, 제3 게이트 전극의 측면에 존재하는 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제3 게이트 전극에 인가된 전압에 의해 제3 도핑영역의 캐리어 농도를 조절할 수 있다.
도 6는 본 발명의 제3 실시예에 따른 뉴런 모방 소자의 사시도이다. 도 6 을를 참조하면, 본 발명의 제3 실시예에 따른 뉴런 모방 소자는 제1 실시예에 따른 뉴런 모방 소자와 유사한 구조를 가지며, 다만 제3 도핑 영역 및 제4 도핑 영역의 일 측면에 각각 제3 게이트 전극(122) 및 제4 게이트 전극(123)을 더 구비하는 것을 특징으로 한다.
제3 게이트 전극과 제3 도핑 영역의 사이 및 제4 게이트 전극과 제4 도핑 영역 사이에 제1 또는 제2 게이트 절연막 스택이 위치한다. 상기 제3 게이트 전극은 제1, 제2 및 제4 게이트 전극들과 전기적으로 분리되며,. 제4 게이트 전극은 제1, 제2 및 제3 게이트 전극과 전기적으로 분리된다. , 제1 또는 제2 게이트 절연막이 전하 저장층을 포함하는 경우, 제3 게이트 전극의 측면에 존재하는 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제3 게이트 전극에 인가된 전압으로 제3 도핑 영역의 캐리어 농도를 조절할 수 있다. 또한, 제1 또는 제2 게이트 절연막이 전하 저장층을 포함하는 경우, 제4 게이트 전극의 측면에 존재하는 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제4 게이트 전극에 인가된 전압으로 제4 도핑 영역의 캐리어 농도를 조절할 수 있다.
도 7은 본 발명의 제4 실시예에 따른 뉴런 모방 소자의 사시도이다. 도 7을 참조하면, 본 발명의 제4 실시예에 따른 뉴런 모방 소자는 제1 실시예에 따른 뉴런 모방 소자와 유사한 구조를 가지며, 다만 제3 도핑영역, 제4 도핑 영역 및 제1 도핑 영역의 일측면에 각각 위치한 제3, 제4 및 제5 게이트 전극을 더 구비하는 것을 특징으로 한다.
본 발명의 제4 실시예에 따른 뉴런 모방 소자에 있어서, 상기 제3 게이트 적극과 제3 도핑 영역의 사이, 제4 게이트 전극과 제4 도핑 영역의 사이 및 제5 게이트 전극과 제1 도핑 영역의 사이에는 제1 또는 제2 게이트 절연막 스택이 위치한다. 제1, 제2, 제3, 제4 및 제5 게이트 전극들은 서로 전기적으로 분리된다. 제1 또는 제2 게이트 절연막이 전하 저장층을 포함하는 경우, 제5 게이트 전극의 측면에 존재하는 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제5 게이트 전극에 인가된 전압에 의해 제1 도핑영역의 캐리어 농도를 조절할 수 있다. 또한, 제1 또는 제2 게이트 절연막이 전하 저장층을 포함하는 경우, 제3 및 제4 게이트 전극들의 측면에 존재하는 제1 또는 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제3 또는 제4 게이트 전극에 인가된 전압들에 의해 제3 또는 제4 도핑영역의 캐리어 농도를 조절할 수 있다.
도 8은 본 발명의 제5 실시예에 따른 뉴런 모방 소자의 사시도이다. 도 8을를 참조하면, 본 발명의 제5 실시예에 따른 뉴런 모방 소자는 제1 실시예에 따른 뉴런 모방 소자와 유사한 구조를 가지며, 다만 제3 도핑영역 양 측면에 제1 및 제2 게이트 전극이 형성된 것을 특징으로 한다. 제1 및 제2 게이트 전극 측면에 존재하는 제1 및 제2 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 제1 및 제2 게이트 전극에 인가된 전압에 의해 제3 도핑영역의 캐리어 농도를 조절할 수 있다.
도 9는 본 발명의 제6 실시예에 따른 뉴런 모방 소자의 사시도이다. 도 9를 참조하면, 본 발명의 제6 실시예에 따른 뉴런 모방 소자는 제4 실시예에 따른 뉴런 모방 소자와 유사한 구조를 가지되, 제1 반도체 영역에 불순문을 주입하지 않은 것을 특징으로 한다. 또한 각 게이트 전극 측면에 존재하는 게이트 절연막 스택의 전하 저장층에 저장된 전하량 및 각 제1 내지 제5 게이트 전극에 인가된 전압으로 전기적으로 캐리어를 유도하여 제1, 제2, 제3 및 제4 도핑영역의 캐리어 농도를 조절하는 것을 특징으로 한다.
도 10는 본 발명의 제 1실시예에 따른 뉴런 모방 소자의 에너지 밴드를 나타낸다. 본 발명의 뉴런 모방 소자는 서로 다른 불순물이 주입되어 있는 제2 및 제3 도핑영역의 접합으로 인해 제1 및 제4 도핑영역 사이에 에너지 배리어가 형성되어 있는 것을 특징으로 한다. 또한, 전술한 제2, 제3, 제4 제5 및 제6 실시예에 따른 뉴런 모방 소자의 제3, 제4 및 제5 게이트 전극에 인가된 전압으로 인해 에너지 밴드의 에너지 밴드 배리어 조절이 가능하다.
전술한 본 발명의 제1, 제2, 제3, 제4, 제5 및 제6 실시예에 따른 뉴런 모방 소자는 제2 및 제3 도핑 영역에서 전자와 정공의 positive feedback 동작을 통해 뉴런의 fire 기능을 구현할 수 있으며, 이 소자의 fire 기능 구현에 대해 다음과 같이 설명한다. 본 발명의 뉴런 모방 소자에 있어서, 제1 게이트 전극에 전압이 인가되면 제2 도핑영역의 에너지 밴드 배리어가 낮아지게 되고, 제1 및 제3도핑영역 사이의 에너지 배리어가 낮아져 제1 도핑영역으로부터 제3 도핑영역으로 전자가 이동하게 되고, 이동한 전자에 의해 제3 도핑영역의 에너지 배리어 또한 낮아지게 되어, 제4 도핑영역으로부터 제2 도핑영역으로 정공이 원활히 이동하게 된다. 이렇게 되면 제2 도핑영역의 에너지 밴드가 더 낮아지게 되므로 제1 도핑영역에서 제3 도핑영역으로 더 많은 전자들이 이동하게 되며, 급격하게 캐리어 이동이 증가하게 된다. 이러한 현상을 본 명세서에서는 전자와 정공의 positive feedback 동작이라 정의한다. 따라서 외부에서 문턱 전압 이상의 신호가 들어오게 되면 positive feedback 동작이 trigger되도록 하고 제1 내지 제4 도핑영역을 통해 전류를 급격히 증가시킴으로써, 뉴런의 fire 기능을 구현 할 수 있다.
또한, 전술한 본 발명의 제1, 제2, 제3, 제4, 제5 및 제6 실시예에 따른 뉴런 모방 소자는 제1, 제2, 제3, 제4 및 제5 게이트 전극을 이용하여 소자별로 프로그램 및 이레이즈 할 수 있다. 본 발명에 따른 뉴런 모방 소자는 전술한 프로그램 및 이레이즈를 통해 소자들의 기능을 재구성 하여 뉴런의 integrate 기능을 구현할 수 있다.
전술한 구성을 갖는 본 발명의 제1, 제2, 제3, 제4, 제5 및 제6 실시예에 따른 뉴런 모방 소자는 게이트가 있는 다이오드로 구성되고, 이 소자의 integrate 기능 구현에 대해 다음과 같이 설명한다. 먼저 제1 게이트 전극에 시냅스들로부터 외부 신호가 전달된다고 가정한다. 일례로, 소자의 문턱 전압보다 작은 양의 신호들이 시냅스로부터 전달되고 터널링 절연막이 게이트 전극 측면에 형성되어 있어 게이트 전극으로부터 정공이 주입되어 이레이즈하면 소자의 문턱 전압 점차적으로 낮아진다. 이렇게 설정된 문턱 전압 보다 큰 신호가 시냅스로부터 인가되면 전자와 정공의 positive feedback에 의해 소자의 전류가 흐르게 된다. 반면에 제1 게이트 전극에 음의 신호가 인가되면 제1 게이트 전극으로부터 전자가 주입되어 프로그램이 되면 소자의 문턱 전압이 높아져 초기 상태로 돌아간다. 전술한 뉴런 모방 소자의 프로그램 및 이레이즈를 뉴런의 integrate 기능과 reset 기능을 구현 할 수 있다. 결과적으로, 이들 기능을 통해 아주 작은 면적에서 뉴런의 integrate-and-fire 기능이 신뢰성 있게 구현될 수 있으며, 외부로부터 오는 자극의 전달이 가능해진다.
도 11은 전술한 본 발명의 제1 실시예에 따른 뉴런 모방 소자의 동작 특성을 전압과 전류로 나타낸 그래프이다. 일례로 제1 게이트 전극으로 외부로부터 전압이 인가되는 경우를 나타낸다. 제1 게이트 전극으로 소자의 문턱전압보다 낮은 전압이 인가될 경우, 제2 도핑영역의 에너지 밴드 배리어가 높아 제1 도핑영역의 전자 이동이 거의 없어 전류가 흐르지 않는다. 반면, 제1 게이트 전극으로 특정치 이상의 전압이 인가될 경우, 제1 도핑영역에서 전자들이 이동하면서 전자와 정공의 이동이 서로 positive feedback 효과를 만들어 전류가 순식간에 흐르게 된다. 또한, 도 12을 참조하면, 제2 게이트 전극 및 제2 게이트 절연막 스택을 이용하여 뉴런 모방 소자의 문턱 전압을 조절할 수 있다. 제2 게이트 전극에 음의 전압을 인가하거나 제2 게이트 절연막 스택에 전자를 주입하면 제2 도핑영역의 에너지 밴드가 올라가 전자의 이동을 방해하기 때문에 제1 게이트 전극에 더 높은 전압을 인가해야 전류가 흐르게 된다. 이러한 설정을 통해 뉴런이 다음 뉴런으로 신호를 전달하는 fire 횟수에 따라 뉴런의 역치 값을 달리하여 firing rate을 조절하는 항상성(homeostasis) 기능을 구현할 수 있다.
도 13를 참조하면, 전술한 본 발명의 제1 실시예에 따른 뉴런 모방 소자의 일례로 제1 게이트 전극에 4번의 양의 전압이 인가되어 제1 게이트 절연막 스택에 정공이 주입되게 되면 소자의 문턱전압이 점차적으로 낮아지지만 인가된 양의 전압이 소자의 문턱 전압보다 작기 때문에 전류는 흐르지 않는다. 반면, 다음 인가된 양의 전압이 소자의 낮아진 문턱 전압보다 클 경우 전류가 흐르게 된다. 또한, reset 전압을 인가하여 제1 게이트 절연막 스택을 초기 상태로 설정하고 같은 전압을 인가하였을 때, 같은 동작 특성을 나타낸다. 이러한 동작 특성은 생물학적 뉴런이 가지고 있는 integrate-and-fire 기능과 아주 유사하며, 하나의 소자를 이용하여 신뢰성 있게 생물학적 뉴런을 모방할 수 있다.
도 14a는 본 발명에 따른 뉴런 모방 소자와 전류-전압 변환 회로가 연결된 회로도이다. 상기 전류-전압 변환 회로는 일반적인 n-MOSFET와 p-MOSFET로 구성되어 있으며, 상기 n-MOSFET 과 p-MOSFET은 뉴런 모방 소자의 공정상에서 같이 형성되는 것을 특징으로 한다. 도 14a를 참조하면, 제1 게이트 전극에 외부 시냅스로부터 신호들이 인가되고 제1 게이트 절연막 스택에 전하가 축적되다가 뉴런 모방 소자의 전류가 흐르게 되면 인버터(INV1)의 입력단의 전위가 내려가고 출력단인 OUT 노드의 전위가 올라가게 되어 다음 시냅스 및 뉴런으로 신호를 전달하게 된다.
또한, 도 14b 및 도 14c는 본 발명에 따른 뉴런 모방 소자를 이용한 시냅스 어레이 및 뉴런 회로의 개념도이다. 상기 뉴런 모방 회로에서 상기 뉴런 모방 소자의 제1 또는 제2 게이트 전극 중 어느 한 전극은 전류 미러 (current mirror) 회로 블록을 통해 시냅스 어레이와 연결되며, 상기 전류를 전압으로 변환하는 회로 블록의 출력을 시냅스 어레이로 feedback하는 회로 블록을 통하여 시냅스의 학습할 수 있다.
도 15는 도 14a에 도시된 뉴런 회로의 동작 특성을 시간에 대한 전압 그래프로 나타낸 것으로 뉴런의 integrate 기능과 fire 기능 구현할 수 있다. 또한, 상기 전류-전압 변환 회로의 출력에서 전압으로 변환된 fire 신호가 상기 뉴런 모방소자의 제1 또는 제2 게이트 전극 중 어느 하나에 자동으로 인가되도록 하여 상기 뉴런 모방 소자의 fire 문턱 전압이 조절되게 함으로써, 뉴런의 firing rate을 조절하여 항상성(homeostasis) 기능을 구현할 수 있다.
이상에서 본 발명에 대하여 그 바람직한 실시 예들을 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
본 발명에 따른 뉴런 모방 소자는 점유 면적이 작아 집적도를 높일 수 있으며, 실리콘 기술 기반으로 신뢰성이 있으며, 신경모방 기술에서 구현해야 하는 다양한 기능의 구현이 가능하므로, 신경모방 기술 분야에 널리 사용될 수 있다.
10 : 기판
100 : 제1 절연막
110 : 제1 반도체 영역
111 : 제1 도핑영역
112 : 제2 도핑영역
113 : 제3 도핑영역
114 : 제4 도핑영역
120 : 제1 게이트 전극
121 : 제2 게이트 전극
122 : 제3 게이트 전극
123 : 제4 게이트 전극
124 : 제5 게이트 전극
130 : 제1 게이트 절연막 스택
140 : 제2 게이트 절연막 스택
150 : 제1전극
151 : 제2전극

Claims (20)

  1. 기판 상에 형성되되 기판의 표면으로부터 돌출된 형태로 이루어진 제1 반도체 영역;
    상기 제1 반도체 영역에 순차적으로 형성된 제1, 제2, 제3 및 제4 도핑 영역들;
    상기 제1 내지 제4 도핑 영역들 중 적어도 제2 및 제3 도핑 영역과 상기 기판의 사이에 형성되어, 적어도 제2 및 제3 도핑 영역이 상기 기판으로부터 일정 거리 이격되도록 하는 제1 절연막;
    제2 도핑 영역의 일 측면에 위치하되, 제2 도핑 영역과 전기적으로 분리된 제1 게이트 전극; 및
    상기 제1 게이트 전극이 위치한 상기 제1 반도체 영역의 일 측면에 적어도 구비된 제1 게이트 절연막 스택;
    상기 제1 및 제4 도핑영역과 각각 전기적으로 연결된 제1 및 제2 전극;
    을 구비하고, 상기 제1 게이트 절연막 스택에 의해 상기 제1 게이트 전극과 상기 제2 도핑 영역이 서로 전기적으로 분리된 것을 특징으로 하는 뉴런 모방 소자.
  2. 제1항에 있어서,
    상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극; 및
    상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 구비된 제2 게이트 절연막 스택;을 더 구비하고,
    상기 제2 게이트 절연막 스택에 의해 상기 제2 게이트 전극과 상기 제2 도핑 영역이 서로 전기적으로 분리된 것을 특징으로 하는 뉴런 모방 소자.
  3. 제1항에 있어서,
    상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극;
    제3 도핑 영역의 일측면에 위치하되, 제3 도핑 영역과 전기적으로 절연되도록 형성된 제3 게이트 전극; 및
    상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 형성된 제2 게이트 절연막 스택;
    을 더 구비하고,
    상기 제1, 제2 및 제3 게이트 전극들은 서로 전기적으로 분리되고,
    상기 제2 및 제3 게이트 전극은 상기 제2 게이트 절연막 스택에 의해 제1 반도체 영역과 전기적으로 분리된 것을 특징으로 하는 뉴런 모방 소자.
  4. 제1항에 있어서,
    상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연되도록 형성된 제2 게이트 전극;
    제3 도핑 영역의 일측면에 위치하되, 제3 도핑 영역과 전기적으로 절연되도록 형성된 제3 게이트 전극;
    제4 도핑 영역의 일측면에 위치하되, 제4 도핑 영역과 전기적으로 절연되도록 형성된 제4 게이트 전극,
    제1 도핑 영역의 일측에 위치하되, 제1 도핑 영역과 전기적으로 절연되도록 형성된 제5 게이트 전극, 및
    상기 제1 게이트 절연막 스택이 위치한 상기 제1 반도체 영역의 일측면과 대향되는 다른 측면에 형성된 제2 게이트 절연막 스택; 을 더 구비하고,
    상기 제1, 제2, 제3, 제4 및 제5 게이트 전극들은 서로 전기적으로 분리되고,
    상기 제2, 제3, 제4 및 제5 게이트 전극은 상기 제2 게이트 절연막 스택에 의해 제1 반도체 영역과 전기적으로 분리된 것을 특징으로 하는 뉴런 모방 소자.
  5. 제1항에 있어서,
    상기 제1 게이트 절연막 스택은 단일 절연막으로 구성되거나, 또는 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 한 것을 특징으로 하는 뉴런 모방 소자.
  6. 제2항에 있어서,
    상기 제1 및 제2 게이트 절연막 스택은 단일 절연막으로 구성되거나, 또는 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 하는 뉴런 모방 소자.
  7. 제2항에 있어서,
    상기 제1 및 제2 게이트 절연막 스택은 단일 절연막으로 구성되거나, 또는 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 하며,
    상기 제1 및 제2 게이트 절연막 스택이 각각 전하 저장층을 포함하는 경우, 제1 및 제2 게이트 절연막 스택의 전하 저장층들은 서로 전하 저장 기간이 상이하도록 구성된 것을 특징으로 하는 뉴런 모방 소자.
  8. 제1항에 있어서, 상기 제1 및 제3 도핑영역은 동일한 유형의 불순물로 도핑되고,
    제2 및 제4 도핑 영역은 동일한 유형의 불순물로 도핑되고,
    상기 제1 및 제3 도핑영역은 상기 제2 및 제4 도핑영역과 반대 유형의 불순물로 도핑된 것을 특징으로 하는 뉴런 모방 소자.
  9. 제5 항에 있어서,
    제1 게이트 전극에 인가되는 전압이 조절되도록 하거나 제1 게이트 절연막 스택이 전하저장층을 포함하는 경우 양 또는 음의 전하가 integrate 기간 동안 저장되도록 하여, 제2 또는 제3 도핑 영역에서 positive feedback 동작이 trigger되도록 하고 제1 내지 제4 도핑영역을 통해 전류를 급격히 증가시킴으로써, 뉴런의 integrate-and-fire 기능을 구현 한 것을 특징으로 하는 뉴런 모방 소자.
  10. 제7 항에 있어서,
    제1 또는 제2 게이트 전극에 인가되는 전압이 조절되도록 하거나 제1 및 제2 게이트 절연막 스택에 전하저장층이 포함된 경우 양 또는 음의 전하가 integrate 기간 동안 저장되도록 하여, 제2 또는 제3 도핑 영역에서 positive feedback 동작이 trigger되도록 하고 제1 내지 제4 도핑영역을 통해 전류를 급격히 증가시킴으로써, 뉴런의 integrate-and-fire 기능을 구현 한 것을 특징으로 하는 뉴런 모방 소자.
  11. 제2항에 있어서,
    제1 및 제2 게이트 전극은 서로 다른 일함수를 갖는 물질로 형성된 것을 특징으로 하는 뉴런 모방 소자.
  12. 제6항에 있어서,
    상기 제1 및 제2 게이트 절연막 스택이 전하 저장층과 절연막을 포함하는 경우, 프로그램이나 이레이져 동작을 수행함에 있어 제1 및 제2 게이트 전극 중 적어도 어느 한 전극으로부터 캐리어(전자 또는 정공)가 프로그램 또는 이레이져 되거나, 상기 제2 및 제3 도핑 영역 중 적어도 어느 한 영역으로부터 캐리어가 프로그램 또는 이레이져되는 것을 특징으로 하는 뉴런 모방 소자.
  13. 제6항에 있어서,
    상기 제1 및 제2 게이트 절연막 스택이 전하 저장층과 절연막을 포함하는 경우, 프로그램과 이레이져 동작을 수행함에 있어 제1 및 제2 게이트 전극 중 적어도 어느 한 전극으로부터 캐리어(전자 또는 정공)가 프로그램되고 상기 제2 및 제3 도핑 영역 중 적어도 어느 한 영역으로 캐리어가 이레이져되거나 그 반대로 이레이져되어 프로그램되는 것을 특징으로 하는 뉴런 모방 소자.
  14. 제6항에 있어서,
    제1 및 제2 게이트 전극 중 적어도 어느 한 전극의 전압을 조절함으로써 제2 도핑 영역의 캐리어 농도를 조절할 수 있게 하거나, 제1 및 제2 게이트 절연막 스택이 전하 저장층을 포함하는 경우 저장된 전하량을 조절하여 상기 제2 및 제3 도핑 영역의 캐리어 농도를 조절하는 것을 특징으로 하는 뉴런 모방 소자.
  15. 제1항에 있어서,
    제1 및 제4 도핑 영역 중 적어도 어느 한 영역이 상기 기판에 연결되어 형성된 것을 특징으로 하며,
    상기 기판과 연결된 상기 영역의 불순물 유형이 기판의 불순물 유형과 같으면, 상기 영역은 기판의 불순물 유형과 반대 유형의 불순물로 도핑된 웰(well) 속에 형성된 것을 특징으로 하는 뉴런 모방소자.
  16. 제2항에 있어서,
    제1 및 제4 도핑 영역 중 적어도 어느 한 영역이 상기 기판에 연결되어 형성된 것을 특징으로 하며,
    상기 기판과 연결된 상기 영역의 불순물 유형이 기판의 불순물 유형과 같으면, 상기 영역은 기판의 불순물 유형과 반대 유형의 불순물로 도핑된 웰(well) 속에 형성된 것을 특징으로 하는 뉴런 모방소자.
  17. 제1항에 있어서,
    상기 제1 게이트 전극은 상기 제2 도핑 영역의 일 측면, 마주보는 측면, 그리고 상부에 위치하되, 제2 도핑 영역과 전기적으로 분리되도록 상기 제1 게이트 절연막 스택이 상기 제2 도핑 영역의 일 측면, 마주보는 측면, 그리고 상부에 적어도 구비된 것을 특징으로 하는 뉴런 모방 소자.
  18. 뉴런 모방 소자;
    상기 뉴런 모방 소자에 연결되어 전류를 전압으로 바꾸는 전류-전압 변환 회로; 및
    상기 뉴런 모방 소자의 일측에 연결된 하나 이상의 스위치 소자;
    를 구비하고,
    상기 뉴런 모방 소자는,
    기판 상에 형성되되 상기 기판으로부터 돌출된 형태로 이루어진 제1 반도체 영역;
    상기 제1 반도체 영역에 순차적으로 형성된 제1, 제2, 제3, 제4 도핑 영역;
    상기 제1 내지 제4 도핑영역들 중 적어도 제2 및 제3 도핑영역과 상기 기판의 사이에 형성되어, 적어도 제2 및 제3 도핑 영역이 기판으로부터 일정 거리 이격되도록 한 제1 절연막;
    제2 도핑 영역의 일 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연된 제1 게이트 전극;
    상기 제2 도핑 영역의 일 측면과 상기 제1 게이트 전극 사이에 형성된 제1 게이트 절연막 스택;
    상기 제1 게이트 전극이 위치한 제2 도핑 영역의 일 측면과 마주보는 다른 측면에 위치하되, 제2 도핑 영역과 전기적으로 절연된 제2 게이트 전극;
    제1 게이트 절연막 스택이 위치한 상기 제2 도핑 영역의 일측면과 대향되는 다른 측면과 상기 제2 게이트 전극 사이에 형성된 제2 게이트 절연막 스택;
    상기 제1 및 제4 도핑영역과 각각 전기적으로 연결된 제1 및 제2 전극;
    을 구비하는 것을 특징으로 하는 뉴런 모방 회로.
  19. 제18항에 있어서,
    상기 뉴런 모방 회로에서 상기 뉴런 모방 소자의 제1 또는 제2 게이트 전극 중 어느 한 전극은 전류 미러 (current mirror) 회로를 통해 시냅스 어레이와 연결된 것을 특징으로 하며,
    상기 전류-전압 변환 회로의 출력을 시냅스 어레이로 feedback하는 회로를 포함하는 것을 특징으로 하는 뉴런 모방 회로.
  20. 제18항에 있어서,
    상기 전류-전압 변환 회로의 출력에서 전압으로 변환된 fire 신호가 상기 뉴런 모방소자의 제1 또는 제2 게이트 전극 중 어느 하나에 자동으로 인가되도록 하여 상기 뉴런 모방 소자의 fire 문턱 전압이 조절되게 함으로써, 뉴런의 firing rate을 조절하여 항상성(homeostasis) 기능을 구현할 수 있는 것을 특징으로 하는 뉴런 모방 회로.


KR1020170068262A 2016-06-03 2017-06-01 뉴런 모방 소자 및 회로 KR102058579B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662345179P 2016-06-03 2016-06-03
US62/345,179 2016-06-03

Publications (2)

Publication Number Publication Date
KR20170138047A true KR20170138047A (ko) 2017-12-14
KR102058579B1 KR102058579B1 (ko) 2019-12-24

Family

ID=60483509

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170068262A KR102058579B1 (ko) 2016-06-03 2017-06-01 뉴런 모방 소자 및 회로

Country Status (2)

Country Link
US (1) US10868160B2 (ko)
KR (1) KR102058579B1 (ko)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021624A (ko) 2018-08-21 2020-03-02 인천대학교 산학협력단 저항 스위치 소자 및 그 제조 방법
WO2020130345A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
WO2020130342A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
WO2020130344A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
CN112418414A (zh) * 2019-08-22 2021-02-26 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路
KR20210026905A (ko) 2019-09-02 2021-03-10 광운대학교 산학협력단 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
KR20210058463A (ko) 2019-11-14 2021-05-24 고려대학교 산학협력단 p-n-p-n 다이오드를 이용한 무전원의 뉴런 모방 회로
KR20210084907A (ko) 2019-12-30 2021-07-08 광운대학교 산학협력단 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
KR102321676B1 (ko) 2020-07-01 2021-11-04 고려대학교 산학협력단 단일 실리콘 소자를 이용한 스파이크 펄스 발생 회로
KR20240057267A (ko) 2022-10-24 2024-05-02 서울대학교산학협력단 Cmos 집적 기술을 기반으로 한 시냅스 어레이 구조 및 그 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11211429B2 (en) 2019-02-26 2021-12-28 International Business Machines Corporation Vertical intercalation device for neuromorphic computing
US20210391462A1 (en) * 2020-06-15 2021-12-16 Korea Advanced Institute Of Science And Technology Single Transistor with Double Gate Structure for Adjustable Firing Threshold Voltage, and Neuromorphic System Using the Same

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113993A1 (en) 2008-03-14 2009-09-17 Hewlett-Packard Development Company, L.P. Neuromorphic circuit

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6690038B1 (en) * 1999-06-05 2004-02-10 T-Ram, Inc. Thyristor-based device over substrate surface
US6583452B1 (en) * 2001-12-17 2003-06-24 T-Ram, Inc. Thyristor-based device having extended capacitive coupling
WO2013101007A1 (en) * 2011-12-28 2013-07-04 Intel Corporation Methods of integrating multiple gate dielectric transistors on a tri-gate (finfet) process
US8878238B2 (en) * 2012-10-01 2014-11-04 Pakal Technologies Llc MCT device with base-width-determined latching and non-latching states
KR102074942B1 (ko) * 2013-07-29 2020-02-10 삼성전자 주식회사 비휘발성 메모리 트랜지스터 및 이를 포함하는 소자
US10410109B2 (en) * 2014-08-25 2019-09-10 International Business Machines Corporation Peripheral device interconnections for neurosynaptic systems
US9431099B2 (en) * 2014-11-11 2016-08-30 Snu R&Db Foundation Neuromorphic device with excitatory and inhibitory functionalities
KR102446409B1 (ko) * 2015-09-18 2022-09-22 삼성전자주식회사 시냅스 메모리 소자의 제조방법
KR20170045872A (ko) * 2015-10-20 2017-04-28 에스케이하이닉스 주식회사 시냅스 및 이를 포함하는 뉴로모픽 장치
US20170194337A1 (en) * 2015-12-30 2017-07-06 SK Hynix Inc. Neuromorphic device
US10199472B2 (en) * 2015-12-30 2019-02-05 SK Hynix Inc. Neuromorphic device including gating lines with different widths

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009113993A1 (en) 2008-03-14 2009-09-17 Hewlett-Packard Development Company, L.P. Neuromorphic circuit

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Bhattacharya, Debajit, and Niraj K. Jha. FinFETs: From devices to architectures. Advances in Electronics 2014. 2014.9.7. *
Neuromorphic silicon neuron circuits (Front. Neurosci., vol. 5, pp77 (2011))
Tohara, Takashi, et al. Silicon nanodisk array with a fin field-effect transistor for time-domain weighted sum calculation toward massively parallel spiking neural networks. Applied Physics Express 9. *

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200021624A (ko) 2018-08-21 2020-03-02 인천대학교 산학협력단 저항 스위치 소자 및 그 제조 방법
WO2020130345A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
WO2020130342A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
WO2020130344A1 (ko) * 2018-12-19 2020-06-25 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
KR20200076543A (ko) * 2018-12-19 2020-06-29 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
KR20200076542A (ko) * 2018-12-19 2020-06-29 한양대학교 산학협력단 뉴런 및 이를 포함하는 뉴로모픽 시스템
US11699721B2 (en) 2019-08-22 2023-07-11 Korea University Research And Business Foundation Integrate-and-fire neuron circuit using single-gated feedback field-effect transistor
CN112418414A (zh) * 2019-08-22 2021-02-26 高丽大学校产学协力团 利用单栅极的反馈电场效电子器件的整合放电神经元电路
KR20210023277A (ko) 2019-08-22 2021-03-04 고려대학교 산학협력단 단일 게이트의 피드백 전계효과 전자소자를 이용하는 축적 및 발화 뉴런회로
KR20210026905A (ko) 2019-09-02 2021-03-10 광운대학교 산학협력단 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
US11972340B2 (en) 2019-09-02 2024-04-30 Kwangwoon Univ Industry-Academic Collaboration Fdn Weight memory device with variable capacitance, weight memory system, and operation methods therefor
US11531872B2 (en) 2019-11-14 2022-12-20 Korea University Research And Business Foundation Neuron circuit using p-n-p-n diode without external bias voltages
KR20210058463A (ko) 2019-11-14 2021-05-24 고려대학교 산학협력단 p-n-p-n 다이오드를 이용한 무전원의 뉴런 모방 회로
KR20210084907A (ko) 2019-12-30 2021-07-08 광운대학교 산학협력단 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
KR20220076445A (ko) 2019-12-30 2022-06-08 광운대학교 산학협력단 가변 정전 용량형 가중치 메모리 소자와 가중치 메모리 시스템 및 그 동작 방법
KR102321676B1 (ko) 2020-07-01 2021-11-04 고려대학교 산학협력단 단일 실리콘 소자를 이용한 스파이크 펄스 발생 회로
US11444606B2 (en) 2020-07-01 2022-09-13 Korea University Research And Business Foundation Spike pulse generation circuit comprising single silicon device
KR20240057267A (ko) 2022-10-24 2024-05-02 서울대학교산학협력단 Cmos 집적 기술을 기반으로 한 시냅스 어레이 구조 및 그 제조 방법

Also Published As

Publication number Publication date
US10868160B2 (en) 2020-12-15
US20170352750A1 (en) 2017-12-07
KR102058579B1 (ko) 2019-12-24

Similar Documents

Publication Publication Date Title
KR102058579B1 (ko) 뉴런 모방 소자 및 회로
KR101695737B1 (ko) 흥분/억제 기능을 포함하는 신경 모방 소자
US10103162B2 (en) Vertical neuromorphic devices stacked structure and array of the structure
KR102224320B1 (ko) 신경 모방 시스템
US5172204A (en) Artificial ionic synapse
US5253196A (en) MOS analog memory with injection capacitors
US10651316B2 (en) Synaptic semiconductor device and neural networks using the same
CN113196307B (zh) 神经元及包括其的神经形态系统
KR20170034215A (ko) 시냅스 메모리 소자의 제조방법
KR101954254B1 (ko) 재구성 가능한 신경모방 소자 및 어레이
KR101526554B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR101517915B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR102619356B1 (ko) 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이
KR102097055B1 (ko) 재구성 가능 신경 모방 소자
US11922298B2 (en) Neuron device using spontaneous polarization switching principle
CN111834371A (zh) 一种浮栅型flash突触器件结构及其制备方法
KR101452836B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR102036595B1 (ko) 신경 모방 소자
KR102456357B1 (ko) 시냅스 모방 소자 및 어레이
CN115668226A (zh) 神经元和具有铁电调制金属半导体肖特基二极管的突触及方法
KR102178183B1 (ko) 크로스-포인트 커패시터 기반의 가중치 소자 및 이를 이용한 뉴럴 네트워크
KR102499815B1 (ko) 시냅스 소자
KR102645354B1 (ko) 3차원 적층형 시냅스 스트링 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 적층형 시냅스 스트링의 제조 방법
KR102538496B1 (ko) 3단자 시냅스 소자를 이용한 뉴로모픽 시스템
US20230153590A1 (en) Semiconductor device including overpass-type channel

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant