KR102097055B1 - 재구성 가능 신경 모방 소자 - Google Patents

재구성 가능 신경 모방 소자 Download PDF

Info

Publication number
KR102097055B1
KR102097055B1 KR1020180060603A KR20180060603A KR102097055B1 KR 102097055 B1 KR102097055 B1 KR 102097055B1 KR 1020180060603 A KR1020180060603 A KR 1020180060603A KR 20180060603 A KR20180060603 A KR 20180060603A KR 102097055 B1 KR102097055 B1 KR 102097055B1
Authority
KR
South Korea
Prior art keywords
upper electrode
active layer
semiconductor active
nerve
reconfigurable
Prior art date
Application number
KR1020180060603A
Other languages
English (en)
Other versions
KR20190135300A (ko
Inventor
이종호
배종호
Original Assignee
서울대학교 산학협력단
한국과학기술연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서울대학교 산학협력단, 한국과학기술연구원 filed Critical 서울대학교 산학협력단
Priority to KR1020180060603A priority Critical patent/KR102097055B1/ko
Publication of KR20190135300A publication Critical patent/KR20190135300A/ko
Application granted granted Critical
Publication of KR102097055B1 publication Critical patent/KR102097055B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0646—PN junctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

본 발명은 재구성 가능 신경 모방 소자에 관한 것이다. 상기 신경 모방 소자는 하부 전극 2개와, 그 상부에 상부 전극 2개와 반도체 활성층이 만드는 접합이 형성되도록 구성함으로써 신경 모방 소자를 구현할 수 있게 된다. 특히, 본 발명에 따른 신경 모방 소자에 있어서, 제1 상부 전극 및 제2 상부 전극의 형성 물질의 종류를 바꾸어 접합의 유형 및 종류를 바꾸거나, 하부 전극들에 전압을 인가하거나 제1 절연막의 전하저장층에 전하를 주입함으로써 접합들의 유형 및 종류를 바꿔, 상기 신경 모방 소자의 유형을 게이트를 가지는 n형 또는 p형 쇼트키 다이오드, 2개의 게이트를 가지는 MOSFET (Dual-gate MOSFET), MOSFET, BJT, TFET, 사이리스터 등으로 재구성 할 수 있으며, 제1 상부 전극과 제2 상부 전극 사이에 흐르는 전류의 크기를 조절하여 신경 모방 기능에 활용할 수 있다.

Description

재구성 가능 신경 모방 소자{Reconfigurable neuromorphic device}
본 발명은 신경 모방 기술에서 시냅스, 시냅스 어레이, 뉴런을 흉내낼 수 있는 소자에 관한 것으로서, 더욱 구체적으로는 하나의 구조에서, 반도체 활성층의 불순물 도핑 및 전기적 도핑을 바꿈에 따라, 상부 전극과 반도체 활성층의 사이 및 반도체 활성층의 내부에 형성되는 접합을 재구성하여 게이트를 가지는 쇼트키 다이오드, 또는 MOSFET, 또는 BJT, 또는 터널 FET, 또는 게이트를 가지는 다이오드, 또는 사이리스터의 동작으로 신경 모방 기능을 구현할 수 있는 재구성 가능 신경 모방 소자에 관한 것이다.
최근 폰 노이만 아키텍처 기반의 집적회로에서 전력 소모가 크게 증가하고 발열 문제가 심각해지면서 동물의 신경계를 모방하려는 시도가 많이 시도되고 있다. 특히, 동물의 신경계를 모방한 기술에서는 전력 소모를 크게 줄이면서, 인지 기능이 가능하고 학습이 가능함으로써 인식 기능과 판단 기능을 개선할 수 있게 되었다. 이에 따라 기존의 폰 노이만 방식의 집적회로의 기능을 대체하거나 크게 개선할 수 있는 기회가 생겼다. 따라서, 이에 대한 관심이 증가하고 연구의 필요성이 크게 대두되었다.
뉴런의 기본 기능은 임계치 이상의 자극을 받았을 경우 전기적 스파이크를 발생시켜 다른 세포에 정보를 전달하는 것이다. 이렇게 발생하는 전기 신호를 활동전위(活動電位:action potential)라고 한다. 뉴런은 크게 세 가지 부분으로 나눌 수 있다. 핵이 있는 세포 부분이 신경세포체이며, 다른 세포에서 신호를 받는 부분이 수상돌기(樹狀突起:dendrite), 그리고 다른 세포에 신호를 주는 부분이 축삭돌기(軸索突起:axon)이다. 돌기 사이에 신호를 전달하는 부분을 시냅스(synapse)라고 한다.
뉴런은 다른 신경세포나 자극수용세포에서 자극을 받아 다른 신경세포 또는 샘세포로 자극을 전달하는데, 이러한 자극의 상호교환은 시냅스에서 일어난다. 1개의 신경세포(뉴런)는 다수의 시냅스를 통하여 자극을 받아 흥분을 통합한 후 신경세포체에 가까운 축삭 돌기로 전기적 스파이크를 전달하여 시냅스에 도달하게 한다.
이와 같이, 뉴런의 흥분이 시냅스를 거쳐 다른 신경세포에 전해지는 것을 흥분 전달이라고 한다. 시냅스에서의 흥분전달은 신경섬유로부터 세포체 또는 수상돌기 방향으로만 전해지고, 역방향으로는 전달되지 않으므로, 전체로서 한 방향으로만 흥분을 전달하게 된다.
또한, 시냅스는 단지 흥분을 전달하는 중계 장소일 뿐만 아니라 거기에 도착하는 흥분의 시간적/공간적 변화에 따라 가중을 일으키거나, 또는 억제를 일으켜 신경계의 고차적인 통합작용을 가능하게 하고 있다.
한편, 시냅스는 흥분을 전달하는 것 이외에 다른 신경세포로부터의 흥분의 전달을 억제하는 작용을 가진 것도 있다. 이런 것을 억제성 시냅스라고 한다. 어떤 신경섬유를 따라 전달되어 온 흥분이 억제성 시냅스에 도달하면 거기에서 억제성 전달물질이 분비된다. 이 물질은 시냅스에 접하는 신경세포의 세포막에 작용하여 그 세포의 흥분(활동전위의 발생)을 억제하는 작용이 있다. 그 때문에 억제성 전달물질이 작용하고 있는 동안, 다른 시냅스에 도달한 흥분은 전달되지 않게 된다.
이와 같이, 뉴런은 하나 또는 둘 이상의 신경 세포로부터 전달된 흥분을 시냅스를 통해 다음 신경 세포로 전달하는 흥분 전달 기능을 수행하거나, 다수 개의 신경 세포로부터 전달된 흥분들을 통합하여 다음 신경 세포로 전달하는 흥분 통합/전달 기능을 수행하거나, 다른 신경세포로부터의 흥분의 전달을 억제하는 흥분 억제 기능을 수행하게 된다.
본 발명은 이러한 뉴런과 시냅스들이 수행하는 흥분 통합/전달/억제 등과 같은 다양한 기능들을 모방할 수 있는 신경 모방 소자를 제안하고자 한다. 이 기능은 일례이고, 딥 뉴럴넷 (deep neural network)의 다양한 응용에 적용될 수 있는 신경모방소자를 제안한다.
종래의 기술은 주로 멤리스터 기반의 기술과 SRAM에 기반한 기술이 대부분이다. 멤리스터 기반의 기술의 경우 기존의 RRAM이나 PRAM을 주로 사용하고 있으며, STT-MRAM을 사용하기도 한다. 기본적으로 모두 2단자 소자로 간단해 보이지만 실제 시냅스 어레이 구현에 있어 흥분(excitatory)이나 억제(inhibitory) 기능을 구현하는데 있어 배선 복잡성이 크게 증가한다. 또한, 어레이 환경에서 누설 전류를 줄이기 위한 선택 소자를 각 시냅스 모방 소자에 연결하여 형성해야 하는 단점이 있다. RRAM과 PRAM의 경우는 시냅스 기능 모방에 적절한 아날로그 형태의 메모리 구현이 가능하나 SRAM의 경우는 디지털 메모리 이므로 하나의 시냅스를 구현하는데 있어 그 한계가 있다. 특히, RRAM은 내구성에 큰 문제가 있고 PRAM은 내구성과 높은 전력소모에 따른 문제가 있다. 시냅스 모방을 위한 기존의 SRAM 셀은 통상 8개의 트랜지스터로 구현되므로 점유 면적이 너무 크고, 앞서 언급한 것과 같이 디지털 메모리로서 갖는 한계가 있어 집적도에 매우 큰 문제가 있다.
한국특허공개공보 제 10-2016-56816호
본 발명의 목적은 전압 인가 또는 전하 저장 기능을 이용하여 반도체 활성층에 유기되는 캐리어의 농도 및 종류를 조절할 수 있는 재구성 가능성을 가지는 소자를 이용하여 기존의 신경 모방 소자가 갖는 높은 전력 소모 등의 문제점을 해결하면서, 높은 신뢰도 및 집적도를 갖는 재구성 가능 신경 모방 소자를 제공하는 것이다.
전술한 목적을 달성하기 위한 본 발명의 제1 특징에 따른 재구성 가능 신경 모방 소자는, 기판; 상기 기판 위에 서로 전기적으로 절연되어 배치되되, 도전성 물질로 형성된 제1 및 제2 하부 전극들; 상기 제1 및 제2 하부 전극들의 사이에 배치되어 상기 제1 및 제2 하부 전극들을 전기적으로 분리시키는 분리 절연막; 적어도 일부 영역은 상기 제1 및 제2 하부 전극, 상기 분리 절연막 상부에 배치되는 제1 절연막; 적어도 일부 영역은 상기 제1 절연막 위에 배치되는 반도체 활성층; 적어도 일부 영역은 상기 제1 하부 전극의 상부에 배치되되, 반도체 활성층과 일 측면 이상을 접하는 도전성 물질로 형성된 제1 상부 전극; 적어도 일부 영역은 상기 제2 하부 전극의 상부에 배치되며 상기 제1 상부 전극과는 이격되어 배치되되, 반도체 활성층과 일 측면 이상을 접하는 도전성 물질로 형성된 제2 상부 전극; 을 구비한다.
전술한 제1 특징에 따른 재구성 가능 신경 모방 소자에 있어서, 상기 제1 상부 전극은, 반도체 활성층과 쇼트키 접합을 형성하는 금속 물질로 형성되어 제1 상부 전극과 반도체 활성층의 사이에 쇼트키 접합을 형성하거나, 고농도 도핑된 반도체 물질 또는 반도체 활성층과 오믹 접합을 형성하는 금속 물질로 형성되어 제1 상부 전극과 반도체 활성층의 사이에 PN 다이오드 또는 오믹 접합을 형성하며,
상기 제2 상부 전극은, 반도체 활성층과 쇼트키 접합을 형성하는 금속 물질로 형성되어 제2 상부 전극과 반도체 활성층의 사이에 쇼트키 접합을 형성하거나, 고농도 도핑된 반도체 물질 또는 반도체 활성층과 오믹 접합을 형성하는 금속 물질로 형성되어 제2 상부 전극과 반도체 활성층의 사이에 PN 다이오드 또는 오믹 접합을 형성하는 것이 바람직하다.
전술한 제1 특징에 따른 재구성 가능 신경 모방 소자에 있어서, 상기 기판은, 절연 기판으로 이루어지거나, 기판 본체 및 기판 본체의 상부에 형성된 제2 절연막으로 이루어지거나, 기판 본체 및 기판 본체의 상부에 형성된 웰(well)로 이루어지고, 상기 웰은 불순물이 도핑되어 제1 및 제2 하부 전극들과 기판 본체가 서로 전기적으로 절연되도록 하는 것이 바람직하며,
상기 기판이 기판 본체 및 기판 본체의 상부에 형성된 제2 절연막으로 이루어진 경우, 제2 절연막이 제1 및 제2 하부 전극, 분리 절연막 측면의 적어도 일부분과 접촉하는 것이 더욱 바람직하다.
전술한 제1 특징에 따른 재구성 가능 신경 모방 소자에 있어서, 상기 제1 절연막은, 단일 절연막으로 구성되거나, 적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것이 바람직하며,
상기 제1 절연막이 전하저장층과 절연막을 포함하는 경우, 상기 제1 절연막의 전하저장층은 제1, 제2 하부 전극 상부 및 분리 절연막 상부 중 적어도 일부 영역에 배치되는 것이 바람직하다.
전술한 제1 특징에 따른 재구성 가능 신경 모방 소자에 있어서, 상기 반도체 활성층은, 불순물 도핑이 되어 있지 않거나, 제1 하부 전극 상부 또는 분리 절연막 상부 또는 제2 하부 전극 상부에 배치된 영역 중 적어도 일부는 불순물 도핑 되거나, 전체적으로 같은 유형의 불순물이 도핑 되거나, 적어도 일부 영역에 불순물이 도핑 되되, 제1 하부 전극 상부에 배치된 영역 중 일부와 제2 하부 전극 상부에 배치된 영역 중 일부는 불순물 유형이 다르게 도핑 된 것이 바람직하다.
본 발명에 따른 재구성 가능 신경 모방 소자는, 고집적으로 형성된 하부 전극들의 상부에, 반도체 활성층과 제1 및 제2 상부 전극의 접촉에 의해 각각 제1 및 제2 접합을 형성하고, 반도체 활성층의 불순물 도핑, 또는 하부 전극들에 전압을 인가하거나, 또는 전하저장층에 전하를 저장해서 제1 및 제2 접합의 동작을 조절하여, 소자의 유형을 재구성 할 수 있다. 제1 하부 전극 또는 제2 하부 전극, 또는 제1 절연막의 전하저장층을 이용하여 반도체 활성층의 전기적 도핑을 조절하고, 이에 따라 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류가 조절되며, 이를 통해 신경 모방 기능을 구현할 수 있다.
제1 상부 전극과 반도체 활성층 사이에 형성되는 제1 접합이 역방향 쇼트키 다이오드로서 동작하는 경우, 제1 하부 전극을 이용한 전기적 도핑을 통해 쇼트키 다이오드의 전류의 크기를 조절할 수 있으며, 이는 제1 하부 전극을 게이트로 가지는 쇼트키 다이오드의 동작이다. 제1 접합 하부에 위치한 제1 절연막에 전하저장층이 존재하는 경우, 전하저장층에 주입되는 전하의 양을 조절함에 따라 전류의 크기를 연속적으로 변화시킬 수 있으며, 이러한 연속적인 전류 변화 특성은 고성능 인공 신경망을 구성할 때, 시냅스 모방 소자의 시냅스 가중치 변화 또는 뉴런 모방 소자의 흥분 통합 기능으로 활용할 수 있다. 또한, 역방향 쇼트키 다이오드의 전류는 그 크기가 기존의 신경 모방 소자들에 비해 매우 작으므로, 쇼트키 다이오드의 역방향 전류를 이용하는 경우, 저전력 신경 모방 소자로서 활용이 가능하다.
제2 접합이 쇼트키 다이오드로서 동작하는 경우, 제2 하부 전극 상부에 배치된 반도체 활성층에 불순물 도핑을 하거나, 제2 하부 전극을 이용한 전기적 도핑을 통해, 제2 하부 전극 상부 반도체 활성층의 전기적 도핑의 정도와 극성을 조절하여, 제2 접합의 극성을 재구성하고, 반도체 활성층 영역의 도핑 농도 차이로 인해 형성되는 다이오드의 정류 기능을 이용해 동작 유형을 n형 또는 p형 으로 재구성할 수 있다. 이러한 소자의 극성을 바꿀 수 있는 재구성 가능성을 활용하면, 인공 신경망 시스템 설계의 배선 및 주변 회로 부담을 줄일 수 있다. 이 때, 제2 상부 전극을 반도체 활성층과 오믹 접합을 형성하는 도전성 물질로 형성하면, 재구성 가능성을 가지지 않는 신경 모방 소자로서 활용도 가능하다.
본 발명에 의한 재구성 가능 신경 모방 소자는, 재구성 가능성을 이용하고, 제1 및 제2 상부 전극의 형성 물질을 조절함으로써, 제1 상부 전극과 반도체 활성층, 그리고 제2 상부 전극 사이에 형성되는 접합들을 다양한 형태로 재구성 할 수 있으며, 이를 통해 상기 게이트를 가지는 쇼트키 다이오드의 동작 이외에도, MOSFET, BJT, 터널 FET (TFET), 사이리스터(thyristor) 등 다양한 소자의 동작이 가능하다. 제1 하부 전극, 또는 제2 하부 전극, 또는 제1 하부 전극과 제2 하부 전극을 이용하거나, 제1 절연막 내 전하저장층에 저장되는 캐리어의 양을 조절하여 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류의 크기를 조절할 수 있다.
또한, 본 발명에 따른 재구성 가능 신경 모방 소자는, 기존의 MOSFET 1개와 유사하거나 더 작은 크기를 가질 수 있다. 그 결과, 기존 트랜지스터 1개의 크기 또는 더 작은 크기로 신경 모방 소자를 형성할 수 있게 되어, 고집적이 가능하다.
또한, 본 발명에 따른 재구성 가능 신경 모방 소자의 동작에서, 다수개의 신경 모방 소자의 제1 상부 전극 및 제1 하부 전극, 또는 제2 상부 전극 및 제2 하부 전극을 공유하는 설계를 통해, 소자 어레이를 형성할 때 단위 소자의 유효 집적도를 더 높일 수 있다.
도 1은 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자를 도시한 단면도이다.
도 2a 내지 도 2c는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 기판의 다양한 실시 형태를 도시한 단면도들이다.
도 3a 내지 도 3g는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 절연막의 구조에 대한 다양한 실시 형태를 도시한 단면도들이다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층의 배치 형태에 따른 다양한 실시 형태를 도시한 단면도들이다.
도 5a 내지 도 5k는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층의 도핑에 따른 다양한 실시 형태를 도시한 단면도들이다.
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층이 전기적 도핑 된 경우의 일례로, 제1 절연막이 단일의 절연막으로 구성된 경우의 단면도와 에너지 밴드들을 도시한 것이다.
도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층이 전기적 도핑 된 경우의 일례로, 제1 절연막이 전하저장층과 절연막들로 구성된 경우의 단면도와 에너지 밴드들을 도시한 것이다.
도 8a 내지 도 8b는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 접합을 형성하는 경우, 제1 접합에서 반도체 활성층의 전기적 도핑 정도에 따른 에너지 밴드, 캐리어의 이동 및 유효 쇼트키 장벽의 높이를 도시한 것이다.
도 9a 내지 도 9k는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 불순물 도핑 및 전기적 도핑의 농도 및 유형 변화에 따라 게이트를 가지는 쇼트키 다이오드, MOSFET, TFET, 사이리스터로 동작하는 경우의 에너지 밴드들을 도시한 것이다.
도 10a 내지 도 10c는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에서, 제1 접합 및 제2 접합이 쇼트키 다이오드를 형성하는 경우, 제1 하부 전극 상부 반도체 활성층의 도핑 농도 변화 따른 역방향 전류의 변화를 보여준다.
도 11a 내지 도 11b는 본 발명에 따른 재구성 가능 신경 모방 소자 어레이를 도시한 단면도들이다.
본 발명은 2개의 하부 전극의 상부에 배치된 2개의 접합들이 반도체 활성층을 통해 서로 연결되도록 구성함으로써 신경 모방 소자를 구현할 수 있도록 한 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 재구성 가능 신경 모방 소자들의 구조 및 동작에 대하여 구체적으로 설명한다.
< 제1 실시예 >
이하, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자의 구조 및 동작에 대하여 구체적으로 설명한다.
도 1은 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자를 도시한 단면도이다. 이하, 도 1을 참조하여, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자의 구조 및 동작에 대하여 구체적으로 설명한다.
도 1을 참조하면, 본 실시예에 따른 재구성 가능 신경 모방 소자(1)는, 기판(100), 제1 하부 전극(110), 제2 하부 전극(112), 분리 절연막(120), 제1 절연막(130), 제1 상부 전극(140), 제2 상부 전극(142) 및 반도체 활성층(150)을 구비하여, 상기 제1 하부 전극(110) 및 제2 하부 전극(112)과 반도체 활성층(150)은 제1 절연막(130)을 사이에 두고 전기적으로 절연되고, 상기 반도체 활성층(150)은 제1 상부 전극(140)의 적어도 일 측면과 접촉되어 제1 접합을 형성하고, 제2 상부 전극(142)의 적어도 일 측면과 접촉되어 제2 접합을 형성한 것을 특징으로 한다. 상기 기판(100)은 절연체, 반도체, 도체로 구성될 수 있다. 이하, 전술한 각 구성 요소들에 대하여 구체적으로 설명한다.
상기 기판(100)은 제1 하부 전극 및 제2 하부 전극과 전기적 절연되도록 구성된다. 도 2는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 기판의 다양한 실시 형태를 도시한 단면도들이다.
도 2a 내지 도 2c를 참조하면, 상기 기판(100)은 도 2a에 도시된 바와 같이 절연 기판(102)으로 이루어지거나, 도 2b에 도시된 바와 같이 기판 본체(103)위에 제2 절연막(105)을 배치하여 구성되거나, 도 2c에 도시된 바와 같이 반도체 기판 본체(106)위에 고농도 도핑된 반도체 영역인 반도체 웰(well)(107)으로 구성하되, 제1 하부 전극 및 제2 하부 전극이 불순물로 고농도 도핑된 반도체 물질로 형성된 경우, 상기 웰 영역은 고농도 도핑된 반도체 물질로 형성된 제1 및 제2 하부 전극과 반대 유형의 불순물로 도핑되어, 기판과 제1 및 제2 하부 전극이 서로 전기적으로 절연되도록 한다.
상기 제1 하부 전극(110)과 제2 하부 전극(112)은 상기 기판 위에 배치되되 분리 절연막(120)에 의해 서로 전기적으로 절연되어 배치된다. 상기 제1 및 제2 하부 전극은 도전성 물질로서, 불순물로 고농도 도핑된 반도체 물질로 구성되거나 금속 물질로 구성될 수 있다. 예를 들면, 상기 제1 및 제2 하부 전극은, n+ 또는 p+ 폴리실리콘(poly-Si), 텅스텐(W), 티타늄(Ti), 티타늄 나이트라이드(TiN) 등으로 구성될 수 있다.
상기 분리 절연막(120)은 상기 제1 및 제2 하부 전극들의 사이에 배치되어 상기 제1 및 제2 하부 전극들을 전기적으로 분리한다.
상기 제1 절연막(130)은 적어도 상기 제1 및 제2 하부 전극과 분리 절연막 상부의 일부 영역에 배치되어, 제1 및 제2 하부 전극과 반도체 활성층, 제1 및 제2 상부 전극의 사이에 배치된다. 그 결과, 제1 및 제2 하부 전극은 반도체 활성층, 제1 및 제2 상부 전극과 전기적으로 분리된다. 만약 제1 및 제2 하부 전극과 그들 사이에 있는 분리 절연막을 제외한 기판 상부 영역에 추가의 절연막이 형성된 경우, 상기 제1 절연막(130)은 제1 및 제2 하부 전극 상부에만 형성되는 것이 바람직하다.
도 3a 내지 도 3g는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 절연막의 구조에 대한 다양한 실시 형태를 도시한 단면도들이다.
상기 제1 절연막은 도 1에 도시된 바와 같이 단일의 절연막으로 구성될 수 있으며, 도 3에 도시된 바와 같이 상기 제1 절연막은 전하저장층과 절연막을 포함하는 다수 개의 막들로 구성될 수 있다.
상기 제1 절연막의 구조에 대한 예시로, 도 3a 내지 도 3d를 참고하면, 상기 제1 절연막은 다수 개의 절연막들이 적층되어 구성될 수 있으며, 다수 개의 절연막들 중 적어도 하나는 전하 저장이 가능하도록 트랩을 포함하는 절연막, 나노 입자를 포함하는 절연막, 또는 전극으로 구성된 전하저장층을 포함함으로써 메모리 기능을 구현할 수 있다. 예를 들면, 상기 제1 절연막은, 도 3a와 같이 게이트 측 절연막(301), 전하저장층(302), 활성층 측 절연막(303)의 적층 구조로 형성되거나, 도 3b와 같이 전하저장층(302)과 활성층 측 절연막(303)의 적층 구조로 형성되거나, 도 3c와 같이 게이트 측 절연막(301)과 전하저장층(302)의 적층 구조로 형성되거나, 도 3d와 같이 게이트 측 절연막(301)과 서로 다른 전하저장층들(305,306)의 적층 구조로 형성될 수 있다.
또한, 도 3e 내지 도 3g를 참조하면, 상기 제1 절연막의 전하저장층(302)은 제1 하부 전극 위 일부에만 형성되거나, 제2 하부 전극 위 일부에만 형성되거나, 분리 절연막 및 제1 및 제2 하부 전극의 상부 일부 영역에만 형성되어 배치된 제1 절연막 중 일부 영역만 메모리 기능을 구현할 수 있는 구조로 형성될 수 있다.
상기 제1 절연막의 구조에 대한 설명은 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다.
상기 제1 절연막의 전하저장층은, 반도체 활성층 또는 제1 상부 전극 또는 제2 상부 전극으로부터 캐리어(전자 또는 정공)가 주입되거나, 제1 하부 전극 또는 제2 하부 전극으로부터 캐리어가 주입되어, 프로그램(program)되거나 이레이즈(erase) 되어 메모리 기능을 구현할 수 있다.
상기 제1 상부 전극은, 금속 또는 고농도 도핑된 반도체와 같은 전도성 물질로 형성될 수 있다. 예를 들면, 상기 반도체 활성층이 단결정 실리콘 또는 폴리실리콘으로 형성되는 경우, 상기 제1 상부 전극을 알루미늄(Al), 니켈실리사이드(Ni silicide), 플래티넘실리사이드(Pt silicide), 티타늄(Ti), 티타늄 나이트라이드(TiN) 등의 물질로 형성하면 진성(intrinsic) 또는 낮은 농도로 n형 또는 p형 불순물로 도핑 된 반도체 활성층에 대해 쇼트키 다이오드를 형성할 수 있고, n+ 또는 p+로 고농도 도핑 된 폴리실리콘으로 형성하면 반도체 활성층과 오믹 접합 또는 PN 접합 또는 단극성 접합(Unipolar junction)을 형성할 수 있다. 마찬가지로, 제2 상부 전극 역시 금속 또는 고농도 도핑된 반도체와 같은 전도성 물질로 형성되어, 제2 상부 전극과 반도체 활성층 접촉면에 쇼트키 다이오드, 또는 오믹 접합, 또는 PN 접합, 또는 단극성 접합을 형성할 수 있다.
이 때, 적어도 상기 제1 상부 전극(140)의 일부 영역은 상기 제1 하부 전극의 상부에 위치하고, 적어도 상기 제2 상부 전극(142)의 일부 영역은 상기 제2 하부 전극의 상부에 위치한다. 또한, 상기 제2 상부 전극은, 상기 제1 상부 전극과 이격되어 형성된다.
상기 반도체 활성층(150)은, 일부 영역이 상기 제1 상부 전극의 일 측면 이상과 접하고 일부 영역이 상기 제2 상부 전극의 일 측면 이상과 접하도록 배치되며, 상기 제1 상부 전극과 반도체 활성층이 접촉하는 영역은 제1 접합을 형성하고, 상기 제2 상부 전극과 반도체 활성층이 접촉하는 영역은 제2 접합을 형성하되, 상기 제1 및 제2 접합은 반도체 활성층을 통해 서로 연결된다. 이 때, 상기 제1 접합의 적어도 일부 영역은 제1 하부 전극 상부에 형성하고, 상기 제2 접합의 적어도 일부 영역은 제2 하부 전극 상부에 형성한다.
도 4a 내지 도 4h는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층의 배치 형태에 따른 다양한 실시 형태를 도시한 단면도들이다.
상기 반도체 활성층의 배치 형태에 대한 예시로, 도 4a 및 도 4b를 참조하면, 상기 반도체 활성층(150, 151)은 제1 절연막 상부에 배치되되, 제1 및 제2 상부 전극(140, 142)과 제1 절연막(130)의 사이에 배치되고, 일부 영역은 제1 상부 전극과 접촉하여 제1 접합을 형성하고, 일부 영역은 제2 상부 전극과 접촉하여 제2 접합을 형성하도록 배치될 수 있다.
도 4c를 참조하면, 상기 반도체 활성층(152)은 제1 절연막 상부에 배치되되, 제1 및 제2 상부 전극의 사이 일부 영역에 배치되고, 일부 영역은 제1 상부 전극과 접촉하여 제1 접합을 형성하고, 일부 영역은 제2 상부 전극과 접촉하여 제2 접합을 형성하도록 배치될 수 있다.
도 4d를 참조하면, 상기 반도체 활성층(153)은 제1, 제2 상부 전극(140, 142) 및 제1 절연막(130)의 상부 일부 영역에 배치되되, 제1 상부 전극과 제2 상부 전극 사이 일부 영역에 배치되고, 일부 영역은 제1 상부 전극과 접촉하여 제1 접합을 형성하고, 일부 영역은 제2 상부 전극과 접촉하여 제2 접합을 형성하도록 배치될 수 있다.
도 4b 및 도 4d를 참조하면, 상기 반도체 활성층은 제1 상부 전극 및 제2 상부 전극과 각각 일측면 이상을 접하도록 배치될 수 있다.
도 4e 내지 도 4h를 참조하면, 상기 반도체 활성층(154,155,156,157)은 제1 상부 전극(140)의 일측면 이상과 접촉하고, 제2 상부 전극(142)의 일측면 이상과 각각 접하도록 배치될 수 있다. 이 때, 제1 상부 전극과 반도체 활성층 및 제2 상부 전극과 반도체 활성층의 배치 형태는 서로 대칭적이지 않을 수 있다. 예를 들어, 제1 상부 전극과 반도체 활성층의 접촉 및 배치 형태, 그리고 제2 상부 전극과 반도체 활성층의 접촉 및 배치 형태는 각각 도 4a 내지 도 4d 중 어떤 하나의 형태로 배치될 수 있다.
한편, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 상기 반도체 활성층은 제작 공정 중에 불순물 도핑을 하지 않거나, 적어도 일부의 영역에 이온 주입하여 p형 또는 n형의 불순물을 도핑하거나, 적어도 일부의 영역에 p형의 불순물을 도핑하고 그 외의 영역 중 일부 영역에 n형의 불순물을 도핑하거나, 전체적으로 p형 또는 n형의 불순물을 도핑함으로써, 제1 또는 제2 접합의 장벽 높이를 조절하여 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류의 크기 또는 소자의 동작 유형을 조절할 수 있다. 소자의 동작 유형은, 전류를 발생시키는 캐리어의 종류에 따라 결정되며, 본 명세서에서는 전자의 이동을 조절하여 전류를 조절하는 경우 n형 동작, 정공의 이동을 조절하여 전류를 조절하는 경우를 p형 동작으로 정의한다.
도 5a 내지 도 5k는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 반도체 활성층의 도핑에 따른 다양한 실시 형태를 도시한 단면도들이다.
도 5a를 참조하면, 상기 반도체 활성층(150a)은 불순물이 도핑되지 않을 수 있다.
도 5b를 참조하면, 상기 반도체 활성층(150b)에 전체적으로 n형 또는 p형의 불순물을 도핑하여 제1 및 제2 접합의 장벽 높이를 조절할 수 있다.
도 5c, 도 5d, 도 5e를 참조하면, 상기 반도체 활성층의 제2 하부 전극 상부 및 분리 절연막 상부에 배치된 적어도 일부 영역(150b)에 n형 또는 p형의 불순물을 도핑하어 제2 접합의 적어도 일부 영역의 장벽 높이를 조절할 수 있다.
도 5f, 도 5g, 도 5h를 참조하면, 상기 반도체 활성층의 제1 하부 전극 상부 및 분리 절연막 상부에 배치된 적어도 일부 영역(150b)에 n형 또는 p형의 불순물을 도핑하여 제1 접합의 적어도 일부 영역의 장벽 높이를 조절할 수 있다.
도 5i, 도 5j, 도 5k를 참조하면, 상기 반도체 활성층의 제1 하부 전극 상부에 배치된 적어도 일부 영역(150b)에 n형 또는 p형의 불순물을 도핑하고, 제2 하부 전극 상부에 배치된 적어도 일부 영역(150c)에 다른 유형의 불순물을 도핑하여, 제1 및 제2 접합의 적어도 일부 영역의 장벽 높이를 각각 조절할 수 있다. 이 때, 분리 절연막 상부에 배치된 반도체 활성층도 불순물을 도핑할 수 있다. 또한, 반도체 활성층의 위치에 따른 불순물 도핑 또는 전기적 도핑의 농도 및 유형의 차이에 따라, 반도체 활성층의 내부에 하나 이상의 PN 접합 또는 단극성 접합 (unipolar junction)이 형성 될 수 있다.
전술한 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자는, 제1 하부 전극에 전압을 인가하거나, 제1 절연막이 전하저장층을 포함하는 경우 프로그램 또는 이레이즈 동작을 통해, 제1 하부 전극 상부의 반도체 활성층에 유기되는 캐리어의 농도를 조절해서 전기적 특성을 바꿀 수 있다. 이러한 동작을 본 명세서에서는 전기적 도핑이라고 정의한다. 마찬가지로, 제2 하부 전극에 전압을 인가하거나, 제1 절연막이 전하저장층을 포함하는 경우 프로그램 또는 이레이즈 동작을 통해, 제2 하부 전극 상부에 전기적 도핑을 할 수 있다.
도 6a 내지 도 6e는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 상부 전극(140)이 반도체 활성층(150,152,153)과 쇼트키 접합을 형성하는 금속 물질로 형성되어 제1 접합이 쇼트키 접합으로 형성 된 경우의 일례로, 제1 절연막(130)이 단일의 절연막으로 구성된 경우의 단면도와 에너지 밴드들을 도시한 것이다.
도 6a 내지 도 6c는 반도체 활성층의 배치 위치에 따른 다양한 실시 형태에서, 에너지 밴드가 표현된 위치를 도시한 것이다.
도 6d는 제1 하부 전극(110)에 양전압이 인가되고 제1 상부 전극(140)은 접지되어 반도체 활성층(150)과 제1 절연막(130)의 계면에 전자가 유기된 경우 경우이며, 도 6e는 제1 하부 전극(110)에 음전압이 인가되고 제1 상부 전극(140)은 접지되어 반도체 활성층(150)과 제1 절연막(130)의 계면에 정공이 유기된 경우를 나타낸다.
도 7a 내지 도 7e는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 접합을 형성한 경우의 일례로, 제1 절연막이 전하저장층과 절연막들로 구성된 경우의 단면도와 에너지 밴드들을 도시한 것이다.
도 7a 내지 도 7c는 반도체 활성층의 배치 위치에 따른 다양한 실시 형태에서, 에너지 밴드가 표현된 위치를 도시한 것이다.
도 7d는 제1 절연막의 전하저장층(302)에 정공이 저장되고 제1 하부 전극 및 제1 상부 전극은 접지되어 전자가 유기된 경우를 나타내며, 도 7e는 제1 절연막의 전하저장층(302)에 전자가 저장되고 제1 하부 전극(110) 및 제1 상부 전극(140)은 접지되어 정공이 유기된 경우를 나타낸다.
도 6 및 도 7에 설명된 바와 같이, 제1 하부 전극 상부에 배치된 반도체 활성층의 전기적 도핑을 n형 또는 p형으로 조절하면 쇼트키 접합으로 형성된 제1 접합을 통해 캐리어(전자 또는 정공)가 이동할 수 있으며, 전기적 도핑의 농도에 따라 이동하는 캐리어의 양을 조절할 수 있다. 도 6 및 도 7에서 설명된 에너지 밴드들은 제1 접합 및 제1 하부 전극에 대한 에너지 밴드이며, 제2 상부 전극을 반도체 활성층과 쇼트키 다이오드를 형성하는 금속 물질로 형성하는 경우, 제2 접합에서도 또한 제1 접합과 동일한 원리로 캐리어가 이동할 수 있다.
도 8a 내지 도 8b는 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 접합을 형성하는 경우, 제1 접합에서 반도체 활성층의 전기적 도핑 농도에 따른 에너지 밴드, 캐리어의 이동 및 유효 쇼트키 장벽의 높이를 도시한 것이다. 도 8a는 반도체 활성층이 n형으로 전기적 도핑이 된 경우 전기적 도핑 농도에 따른 도 6a, 도 6b, 도 6c에서 A-A' 또는 도 7a, 도 7b, 도 7c에서 B-B' 에 있어서, 제1 절연막의 일부, 반도체 활성층과 제1 상부 전극의 에너지 밴드들이며, 도 8b는 반도체 활성층이 p형으로 전기적 도핑이 된 경우 전기적 도핑 농도에 따른 도 6a, 도 6b, 도 6c에서 A-A' 또는 도 7a, 도 7b, 도 7c에서 B-B' 에 있어서, 제1 절연막의 일부, 반도체 활성층과 제1 상부 전극의 에너지 밴드들이다.
도 8을 참조하면, 제1 하부 전극에 인가되는 전압의 크기 또는 제1 절연막의 전하저장층에 저장된 캐리어의 양에 따라 전기적 도핑 농도가 조절되고, 전기적 도핑 농도가 증가함에 따라 쇼트키 다이오드를 형성하는 반도체 활성층에 더 큰 전계가 형성된다. 이 때, 쇼트키 장벽을 통해 캐리어가 터널링 할 확률은 쇼트키 다이오드를 형성하는 반도체 활성층에 형성되는 전계의 크기에 비례하며, 반도체 활성층의 불순물 도핑 또는 전기적 도핑에 의해 쇼트키 다이오드 내부에 형성되는 전계의 크기가 큰 경우, 캐리어가 쇼트키 장벽을 통과할 때 극복해야 하는 쇼트키 장벽 높이, 즉 유효 쇼트키 장벽의 높이가 작다. 이 때, 유효 쇼트키 장벽의 높이가 감소함에 따라 캐리어의 터널링 확률, 반도체 활성층에 유기되는 캐리어의 농도 및 쇼트키 다이오드의 전류가 증가한다. 도 8에 설명된 바와 같이, 전술한 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 접합을 형성하는 경우, 제1 하부 전극을 이용한 반도체 활성층의 전기적 도핑에 의해 제1 접합을 통해 흐르는 전류의 크기를 바꿀 수 있다. 따라서 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류가 조절되고, 이를 통해 신경 모방 기능을 구현할 수 있다.
전술한 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 접합을 형성하는 경우, 제1 접합을 형성하는 반도체 활성층에 고농도로 불순물을 도핑하거나 전기적 도핑이 되어 쇼트키 다이오드의 유효 쇼트키 장벽의 높이가 매우 작아져 터널링 확률이 매우 큰 경우, 제1 접합은 순방향 및 역방향 동작에서 오믹 접합과 유사하게 낮은 저항을 가지는 준 오믹 접합 (Ohmic-like junction)으로 동작할 수 있다. 또한, 쇼트키 다이오드는 반도체 활성층의 불순물 도핑 유형 또는 전기적 도핑 유형에 따라 n형 또는 p형 중 하나로 동작할 수 있으므로, 고농도 전기적 도핑을 통해 준 오믹 접합을 형성하는 경우, 준 오믹 접합을 n형 또는 p형으로 재구성 할 수 있다.
같은 원리로, 제2 접합을 형성하는 제2 상부 전극이 금속 물질로 형성되어 제2 접합이 쇼트키 다이오드로 동작할 때, 쇼트키 다이오드를 형성하는 반도체 활성층이 고농도의 불순물로 도핑되거나 고농도로 전기적 도핑이 된 경우, 제2 접합은 n형 또는 p형으로 재구성 가능한 준 오믹 접합으로 동작할 수 있다.
또한, 제2 상부 전극이 고농도 도핑 된 반도체 물질로 형성 된 경우 제2 접합은 오믹 접합으로 형성될 수 있다.
제1 접합의 저항 변화를 신경 모방 기능 구현에 사용하는 경우, 제2 접합의 저항을 작게 조절해 제1 접합의 저항이 전체 전류를 결정하도록 하는 것이 바람직하며, 따라서 제2 접합을 준 오믹 접합 또는 오믹 접합으로 동작하도록 하는 것이 바람직하다. 또한, 제1 접합을 통해 흐르는 전류가 작은 경우 신경 모방 기능의 저전력 구현이 가능하므로, 제1 접합을 역방향 쇼트키 다이오드로서 동작시켜 순방향 쇼트키 다이오드에 비해 상대적으로 작은 전류가 흐르는 역방향 쇼트키 다이오드의 동작을 이용하는 것이 바람직하다.
도 9a 내지 도 9k는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자의 단면도와 에너지 밴드들의 일례를 도시한 것이다.
도 9a, 내지 도 9c는 반도체 활성층의 배치 위치에 따른 다양한 실시 형태에서, 에너지 밴드들이 표현된 위치를 도시한 것이다.
도 9d는 제1 실시예에 따른 재구성 가능 신경 모방 소자가 게이트를 가지는 쇼트키 다이오드로 동작하는 경우의 일례로, 도 9a, 도 9b, 도 9c의 C-C' 에 있어서, 제1 접합이 쇼트키 다이오드를 형성하고 역방향으로 동작하고, 제2 접합이 오믹 접합을 형성하고, 제1 하부 전극을 이용하여 반도체 활성층의 전기적 도핑 농도가 바뀌는 경우, 제1 접합, 제1 접합과 제2 접합을 연결하는 반도체 활성층, 및 제2 접합의 에너지 밴드들의 일례를 도시한 것이다.
도 9d는, 제1 하부 전극 상부의 반도체 활성층이 제2 하부 전극 상부의 반도체 활성층과 같은 유형으로 전기적 도핑된 경우, 제1 접합의 전기적 도핑 농도에 따른 밴드 다이어그램이다. 전자 또는 정공의 터널링을 표기하는 화살표의 머리 크기는, 쇼트키 장벽에서의 캐리어 터널링 확률을 의미한다. 제1 접합의 전기적 도핑이 증가함에 따라, 쇼트키 장벽에서의 캐리어 터널링의 확률이 증가하고, 쇼트키 다이오드의 역방향 전류가 증가한다.
도 9e는, 도 9d 와 동일한 조건에서, 단지 제1 하부 전극 상부의 반도체 활성층의 전기적 도핑 유형이 제2 하부 전극 상부의 반도체 활성층의 도핑과 반대 유형인 경우의 에너지 밴드들을 도시한 것 이다. 이 때, 쇼트키 다이오드로 형성된 제1 접합은 순방향으로 동작하고, 제1 하부 전극 상부의 반도체 활성층과 제2 하부 전극 상부의 반도체 활성층의 도핑 유형의 차이로 인해 제1 하부 전극 상부의 반도체 활성층과 과 제2 하부 전극 상부 반도체 활성층의 사이에 제3 접합이 형성되며, 이 제3 접합은 역방향으로 동작한다. 따라서, 제1 상부 전극과 제2 상부 전극의 사이에는 제3 접합을 통해 흐르는 PN 다이오드의 누설 전류가 흐른다.
전술한 바와 같이, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자에 있어서, 제1 접합이 쇼트키 다이오드로 동작하는 경우, 제2 하부 전극 상부에 배치된 반도체 활성층의 도핑 유형이 결정되면, 반도체 활성층 내부 도핑 농도 차이에 의해 형성되는 제3 접합의 정류 기능을 이용하여 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자가 n형 또는 p형으로만 동작하도록 소자의 유형을 결정하거나, 소자의 전류를 켜고 끌 수 있다. 다시 말해, 제2 하부 전극에 인가하는 전압의 부호를 바꾸거나, 제1 절연막이 전하저장층을 포함하는 경우 전하저장층에 저장하는 전하(정공 또는 전자)를 바꿔 제2 하부 전극 상부 반도체 활성층의 전기적 도핑의 유형을 조절하면, 재구성 가능 신경 모방 소자의 유형을 전기적으로 재구성 할 수 있다.
도 9f는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자가 MOSFET으로 동작하는 경우의 일례로, 제1 상부 전극과 제2 상부 전극이 같은 유형의 불순물로 고농도 도핑 된 반도체 물질로 형성되어 제1 및 제2 접합이 다이오드를 형성하는 경우, 제1 접합, 제1 접합과 제2 접합을 연결하는 반도체 활성층 및 제2 접합의 에너지 밴드들의 일례를 보여준다.
도 9f를 참조하면, 상기 제1 및 제2 상부 전극이 불순물이 고농도로 도핑 된 반도체 물질로 형성되고 반도체 활성층에 불순물 도핑이 되지 않은 경우, 제1 및 제2 접합은 다이오드를 형성하며, 제1 및 제2 다이오드는 서로 반대로 연결된 구조가 된다. 따라서, 제1 상부 전극과 제2 상부 전극을 각각 소스와 드레인 또는 드레인과 소스로 가지고, 반도체 활성층을 채널로 가지고, 제1 하부 전극과 제2 하부 전극을 각각 제1 및 제2 게이트로 가지는 두 개의 게이트를 가지는 MOSFET (Dual-gate MOSFET)의 형태이다. 또한, 제1 상부 전극과 제2 상부 전극을 각각 콜렉터와 이미터 또는 이미터와 콜렉터로 가지는 플로팅 바디 BJT (floating body BJT)의 형태이다. 이 때, 제1 또는 제2 하부 전극에 인가하는 전압을 조절하거나, 제1 절연막이 전하저장층을 포함하는 경우 제1 하부 전극의 상부에 배치된 반도체 활성층 또는 제2 하부 전극의 상부에 배치된 반도체 활성층의 전기적 도핑을 조절하여 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 신경 모방 소자의 전류를 조절할 수 있다. 이 때, 제1 하부 전극 또는 제2 하부 전극의 상부에 배치된 반도체 활성층의 전기적 도핑 농도가 다른 경우, 제1 하부 전극의 상부에 배치된 반도체 활성층과 제2 하부 전극의 상부에 배치된 반도체 활성층 중 더 높은 에너지 장벽을 가지는 영역이 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 결정하게 된다.
이 때, 반도체 활성층 중 제1 하부 전극의 상부에 배치된 영역 또는 제2 하부 전극의 상부에 배치된 두 영역 중 하나의 영역에 제1 상부 전극 또는 제2 상부 전극과 같은 유형으로 고농도의 불순물을 도핑 하거나 전기적 도핑을 하면, 고농도 도핑된 반도체 활성층 영역은 소스 또는 드레인이 확장된 형태가 되며 재구성 가능 신경 모방 소자는 하나의 게이트를 가지는 MOSFET으로 동작한다.
도 9g를 참조하면, 예를 들어, 상기 MOSFET 동작에서, 제2 상부 전극이 드레인으로 동작하되, 제2 하부 전극 상부에 배치된 반도체 활성층에 제2 상부 전극과 동일한 유형으로 고농도의 불순물을 도핑한 경우, 제2 접합은 오믹 접합 또는 준 오믹 접합을 형성하여 드레인이 제2 하부 전극의 상부에 배치된 반도체 활성층까지 확대된 것으로 생각할 수 있으며, 신경 모방 소자는 제1 하부 전극을 게이트로 가지는 MOSFET으로 동작한다. 마찬가지로, 제1 하부 전극 상부에 배치된 반도체 활성층에 제1 상부 전극과 동일한 유형의 불순물을 고농도 도핑한 경우, 신경 모방 소자는 제2 하부 전극을 게이트로 가지는 MOSFET으로 동작할 수 있다.
도 9h, 도 9i, 도 9j는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자가 TFET으로 동작하는 경우의 예시들로, 제1 상부 전극과 제2 상부 전극이 서로 반대 유형의 불순물로 고농도 도핑 된 반도체 물질로 형성된 경우, 제1 접합, 제1 접합과 제2 접합을 연결하는 반도체 활성층 및 제2 접합의 에너지 밴드들의 일례를 보여준다.
도 9h를 참조하면, 상기 제1 및 제2 상부 전극이 서로 반대 유형의 불순물이 고농도로 도핑 된 반도체 물질로 형성되고, 제1 및 제2 하부 전극에 전압을 인가하거나, 제1 절연막이 전하저장층을 포함하는 경우, 프로그램 또는 이레이즈를 통해, 제1 접합을 다이오드로, 제2 및 제3 접합을 오믹 접합으로 동작하도록 할 수 있다. 이 때, 신경 모방 소자는 게이트를 가지는 다이오드의 동작으로 생각할 수 있다. 제1 접합을 통해 PN 다이오드의 역방향 터널링 전류가 흐르는 경우, 제1 하부 전극에 인가하는 전압을 조절하거나, 제1 절연막의 전하저장층의 프로그램 또는 이레이즈를 통해 전하저장층에 저장된 캐리어의 양을 조절하여 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류의 크기를 조절할 수 있다. 이는 터널 FET (Tunnel FET, TFET)의 동작으로 생각할 수 있고, 이를 신경 모방 기능에 이용할 수 있다.
이 때, 제1 하부 전극의 상부에 배치된 반도체 활성층 및 제2 하부 전극의 상부에 배치된 반도체 활성층의 전기적 도핑 또는 불순물 도핑의 유형과 농도를 조절하여 제1 접합, 제2 접합 또는 제3 접합 중 어떤 하나의 접합을 PN 다이오드로 동작하도록 할 수 있다.
도 9i를 참조하면, 예를 들어, 전기적 도핑 또는 불순물 도핑의 유형과 농도를 조절하여 제1 및 제2 접합을 오믹 접합으로, 그리고 제3 접합을 다이오드로 동작하도록 할 수 있다. 이 때, 제3 접합을 통해 PN 다이오드의 역방향 터널링 전류가 흐르는 경우, 제1 하부 전극, 또는 제2 하부 전극, 또는 제1 및 제2 하부 전극에 인가하는 전압을 조절하거나, 제1 절연막의 전하저장층의 프로그램 또는 이레이즈를 통해 전하저장층에 저장된 캐리어의 양을 조절하여 제3 접합을 통해 흐르는 PN 다이오드의 역방향 전류의 크기를 조절할 수 있고, 이를 통해 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 조절하여 신경 모방 기능에 이용할 수 있다.
도 9j를 참조하면, 마찬가지로, 전기적 도핑 또는 불순물 도핑의 유형과 농도를 조절하여 제1 및 제3 접합을 오믹 접합으로, 그리고 제2 접합을 다이오드로 동작하도록 할 수 있다. 이 때, 제2 접합을 통해 PN 다이오드의 역방향 터널링 전류가 흐르는 경우, 제2 하부 전극에 인가하는 전압을 조절하거나, 제1 절연막의 전하저장층의 프로그램 또는 이레이즈를 통해 전하저장층에 저장된 캐리어의 양을 조절하여 제2 접합을 통해 흐르는 PN 다이오드의 역방향 전류의 크기를 조절할 수 있고, 이를 통해 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 조절하여 신경 모방 기능에 이용할 수 있다.
상기 TFET 또는 역방향 다이오드의 동작에서, 제1 접합의 역방향 다이오드 동작을 이용하는 경우, 제2 하부 전극 상부에 배치된 반도체 활성층의 전기적 도핑을 조절하면, 상기 제1 접합을 통해 흐르는 TFET 전류를 제2 및 제3 접합이 형성하는 MOSFET 동작으로 켜고 끌 수 있다. 마찬가지로, 제3 접합의 역방향 다이오드전류를 이용하는 경우, 제1 하부 전극 상부에 배치된 반도체 활성층의 전기적 도핑을 조절하면, 상기 제3 접합을 통해 흐르는 TFET 전류를 제1 및 제2 접합이 형성하는 MOSFET 동작으로 켜고 끌 수 있다.
도 9k를 참조하면, 제1 상부 전극과 제2 상부 전극의 불순물 도핑의 유형과 농도 및 반도체 활성층의 전기적 도핑 또는 불순물 도핑의 유형과 농도를 조절하여 제1 접합, 제3 접합 및 제2 접합이 각각 PN, NP 및 PN 접합을 형성하는 경우, 일종의 연결된 PNPN 접합을 형성할 수 있으며, 이는 제1 하부 전극을 게이트로 가지거나, 또는 제2 하부 전극을 게이트로 가지거나, 또는 제1 및 제2 하부 전극을 게이트들로 가지는 사이리스터(thyristor)의 형태이다. 이 때, 제1 하부 전극 또는 제2 하부 전극에 인가하는 전압을 조절하거나 제1 절연막의 전하저장층의 프로그램 또는 이레이즈를 통해 전하저장층에 저장된 캐리어의 양을 조절하여, PNPN 장벽의 높이 및 제1 상부 전극과 제2 상부 전극 사이에 흐르는 전류를 조절할 수 있으며, 이를 신경 모방 기능에 이용할 수 있다. 상기 사이리스터는, 제1 상부 전극과 제2 상부 전극의 불순물 도핑 및 반도체 활성층의 전기적 도핑 또는 불순물 도핑의 유형과 농도를 조절하여 PNPN 또는 NPNP의 형태로 형성 가능하다.
전술한 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자를 이용하는 신경 모방 기능 구현의 일례로, 제1 상부 전극에 전압 펄스를 인가하여 뉴런의 흥분 신호가 전달되는 경우, 전압 펄스가 인가되는 동안 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류의 크기 또는 전하의 양으로서 시냅스 가중치가 반영 된 흥분 신호를 모사할 수 있으며, 이전 뉴런에서 발생한 흥분 신호에 시냅스 가중치가 반영되어 다음 뉴런으로 전달되는 흥분 전달 과정을 모사할 수 있다. 이 때, 제1 접합의 저항의 크기가 시냅스 모방 기능 중 흥분 전달의 시냅스 가중치(synaptic weight)로 활용될 수 있다.
또한, 이전 뉴런들에서 전달된 시냅스 가중치가 반영되어 더해진 흥분 신호의 크기에 비례해서 제1 하부 전극의 상부에 배치된 반도체 활성층의 전기적 도핑을 조절하여 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 조절하는 경우, 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류의 크기로서 뉴런의 흥분 정도를 표현할 수 있으며, 이를 뉴런 모방 기능 중 흥분을 통합하는 흥분 통합 기능으로서 활용할 수 있다.
도 10a 내지 도 10c는, 본 발명의 제1 실시예에 따른 재구성 가능 신경 모방 소자가 게이트를 가지는 역방향 쇼트키 다이오드로서 동작하는 경우의 일례로, 제1 접합 및 제2 접합이 쇼트키 다이오드를 형성하고, 제1 절연막은 블로킹 절연막 (게이트 측 절연막), 트랩을 포함하는 전하저장층, 터널링 절연막 (활성층 측 절연막)으로 구성되되, 블로킹 절연막은 제1 및 제2 하부 전극 및 분리 절연막의 상부에 형성하고, 터널링 절연막은 반도체 활성층의 하부에 형성한 경우, 제1 하부 전극 상부 반도체 활성층의 전기적 도핑 농도 변화에 따른 제1 상부 전극과 제2 상부 전극 사이에 흐르는 전류의 변화를 보여준다. n형 동작 시에는, 제2 하부 전극에 큰 양전압을 인가하여, 제2 하부 전극 상부 반도체 활성층은 전기적으로 n형으로 도핑되어 제2 접합은 n형 준 오믹 접합을 형성하고, 제1 상부 전극은 접지하고 제2 상부 전극에 양전압을 인가하여 제1 접합이 역방향으로 동작한다. 또한 p형 소자 동작 시에는, 제2 하부 전극에 큰 음전압을 인가하여, 제2 하부 전극 상부 반도체 활성층은 전기적으로 p형 도핑되어 제2 접합은 p형 준 오믹 접합을 형성하고, 제1 상부 전극은 접지하고 제2 상부 전극에 음전압을 인가하여 제1 접합이 역방향으로 동작한다.
도 10a 내지 도 10c에 있어서, S, O, BGS, BGO는 각각 제1 상부 전극, 제2 상부 전극, 제1 하부 전극, 제2 하부 전극을 의미하며, Vs, Vo, VBGS, VBGO 는 각각 제1 상부 전극, 제2 상부 전극, 제1 하부 전극, 제2 하부 전극에 인가되는 전압들을 의미한다. 또한, I R, V ERS, V PGM은 각각 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류, 이레이즈를 위해 제1 하부 전극에 인가하는 음 전압 펄스의 크기, 프로그램을 위해 제1 하부 전극에 인가하는 양 전압 펄스의 크기를 의미한다.
도 10a는, 제1 하부 전극의 전압을 인가함에 따라 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 소자의 전류를 나타낸다. 도 10a를 참조하면, 제1 하부 전극의 전압이 바뀜에 따라 n형 및 p형 소자 동작에서, 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류(I R)가 조절되거나 정류된다.
도 10b는, n형 소자 동작에서, 제1 상부 전극, 제2 상부 전극 및 제2 하부전극은 접지하고, 제1 하부 전극에 음 전압 펄스를 반복적으로 인가하여, 전하저장층에 정공을 여러 번에 걸쳐서 저장하여, 제1 상부 전극을 통해 흐르는 제1 접합의 역방향 동작 전류가 연속적으로 조절된 결과를 보여준다. 가장 아래에 그려지는 검정색 그래프는 음 전압 펄스를 1번 인가한 경우의 V O에 대한 I R 그래프를 나타내며, V O에 대한 I R 그래프는 V ERS를 1번, 2번 ~ 10번까지 연속적으로 인가함에 따라, 검정색, 빨간색, ~ 갈색 그래프로 변화하며, 점차 전류의 크기가 증가한다. 제1 하부 전극에 음 전압 펄스가 인가된 횟수가 증가함에 따라, 반도체 활성층에 유기된 정공이 전하저장층에 저장되며, 따라서 I R의 크기가 연속적으로 증가한다. 전하저장층에 저장된 정공은, 제1 하부 전극에 양 전압 펄스를 인가하여 제거할 수 있다.
도 10c는, p형 소자 동작에서 제1 하부 전극에 양 전압 펄스를 반복적으로 인가하여, 전하저장층에 전자를 여러 번에 걸쳐서 저장하여, 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류가 연속적으로 조절된 결과를 보여준다. 가장 아래에 그려지는 검정색 그래프는 양 전압 펄스를 1번 인가한 경우의 V O에 대한 I R 그래프를 나타내며, V O에 대한 I R 그래프는 V ERS를 1번, 2번 ~ 10번까지 연속적으로 인가함에 따라, 검정색, 빨간색, ~ 갈색 그래프로 바뀐다. 제1 하부 전극에 양 전압 펄스가 인가된 횟수가 증가함에 따라, 반도체 활성층에 유기된 정공이 전하저장층에 저장되며, 따라서 I R의 크기가 연속적으로 증가한다. 전하저장층에 저장된 전자는, 음 전압 펄스를 인가하여 제거할 수 있다.
이 때, 제1 하부 전극에 전압 펄스가 반복적으로 인가됨에 따라, 소자의 I R이 점진적으로 증가하는 현상을, 전술한 시냅스 모방 또는 뉴런 모방 기능에 활용할 수 있다.
한편, 본 발명에 따른 재구성 가능 신경 모방 소자를 둘 이상 배치하여 신경 모방 소자 어레이를 구성할 수 있다.
도 11a 내지 도 11b는 본 발명에 따른 신경 모방 소자 어레이의 일례로서, 두 개의 신경 모방 소자를 배치한 어레이를 도시한 단면도들이다. 도 11a 및 도 11b를 참조하면, 본 발명에 따른 재구성 가능 신경 모방 소자 어레이는, 두 개의 재구성 가능 신경 모방 소자가 형성되되 제2 상부 전극 및 제2 하부 전극, 또는 제1 상부 전극 및 제1 하부 전극을 공유하는 형태로 설계됨으로써, 집적도를 더 높일 수 있다. 또한, 상기 어레이는 2개의 신경 모방 소자가, 제2 상부 전극과 제2 하부 전극을 공유함으로써, 상기 어레이를 구성하는 2개의 신경 모방 소자의 제1 하부 전극들로 두 개의 시냅스의 전도도 변화 특성을 구현할 수 있게 된다.
이상에서 본 발명에 대하여 그 바람직한 실시예를 중심으로 설명하였으나, 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 발명의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 그리고, 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
1 : 재구성 가능 신경 모방 소자
100 : 기판
110 : 제1 하부 전극
112 : 제2 하부 전극
120 : 분리 절연막
130 : 제1절연막
140 : 제1 상부 전극
142 : 제2 상부 전극
150 : 반도체 활성층

Claims (20)

  1. 기판;
    상기 기판 위에 서로 전기적으로 절연되어 배치되되, 도전성 물질로 형성된 제1 및 제2 하부 전극들;
    상기 제1 및 제2 하부 전극들의 사이에 배치되어 상기 제1 및 제2 하부 전극들을 전기적으로 분리시키는 분리 절연막;
    적어도 일부 영역은 상기 제1 및 제2 하부 전극, 상기 분리 절연막 상부에 배치되는 제1 절연막;
    적어도 일부 영역은 상기 제1 절연막 위에 배치되는 반도체 활성층;
    적어도 일부 영역은 상기 제1 하부 전극의 상부에 배치되되, 반도체 활성층과 일 측면 이상을 접하는 도전성 물질로 형성된 제1 상부 전극;
    적어도 일부 영역은 상기 제2 하부 전극의 상부에 배치되며 상기 제1 상부 전극과는 이격되어 배치되되, 반도체 활성층과 일 측면 이상을 접하는 도전성 물질로 형성된 제2 상부 전극;
    을 구비하고, 상기 제1 상부 전극과 반도체 활성층의 사이, 및 상기 제2 상부 전극과 반도체 활성층의 사이는 각각 쇼트키 접합, PN 다이오드 또는 오믹 접합을 형성하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  2. 제1항에 있어서, 상기 제1 상부 전극은,
    반도체 활성층과 쇼트키 접합을 형성하는 금속 물질로 형성되어 제1 상부 전극과 반도체 활성층의 사이에 쇼트키 접합을 형성하거나,
    고농도 도핑된 반도체 물질 또는 반도체 활성층과 오믹 접합을 형성하는 금속 물질로 형성되어 제1 상부 전극과 반도체 활성층의 사이에 PN 다이오드 또는 오믹 접합을 형성하며,
    상기 제2 상부 전극은,
    반도체 활성층과 쇼트키 접합을 형성하는 금속 물질로 형성되어 제2 상부 전극과 반도체 활성층의 사이에 쇼트키 접합을 형성하거나,
    고농도 도핑된 반도체 물질 또는 반도체 활성층과 오믹 접합을 형성하는 금속 물질로 형성되어 제2 상부 전극과 반도체 활성층의 사이에 PN 다이오드 또는 오믹 접합을 형성하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  3. 제1항에 있어서, 상기 기판은,
    절연 기판으로 이루어지거나,
    기판 본체 및 기판 본체의 상부에 형성된 제2 절연막으로 이루어지거나,
    기판 본체 및 기판 본체의 상부에 형성된 웰(well)로 이루어지고, 상기 웰은 불순물이 도핑되어 제1 및 제2 하부 전극들과 기판 본체가 서로 전기적으로 절연되도록 하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  4. 제3항에 있어서, 상기 기판이 기판 본체 및 기판 본체의 상부에 형성된 제2 절연막으로 이루어진 경우,
    제2 절연막이 제1 및 제2 하부 전극, 분리 절연막 측면의 적어도 일부분과 접촉하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  5. 제1항에 있어서, 상기 제1 절연막은,
    단일 절연막으로 구성되거나,
    적어도 전하저장층과 절연막을 포함한 다수 개의 층이 적층된 스택 구조로 구성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  6. 제5항에 있어서, 상기 제1 절연막이 전하저장층과 절연막을 포함하는 경우, 상기 제1 절연막의 전하저장층은 제1, 제2 하부 전극 상부 및 분리 절연막 상부 중 적어도 일부 영역에 배치되는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  7. 제5항에 있어서, 상기 제1 절연막이 전하저장층과 절연막을 포함하는 경우, 프로그램이나 이레이즈 동작을 수행해 전하를 전하저장층에 저장함에 있어 제1 및 제2 하부 전극 중 적어도 어느 한 전극으로부터 캐리어(전자 또는 정공)가 프로그램 또는 이레이즈 되거나, 상기 반도체 활성층, 제1 및 제2 상부 전극 중 어느 한 영역으로부터 캐리어가 프로그램 또는 이레이즈되는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  8. 제1항에 있어서, 상기 반도체 활성층은,
    불순물 도핑이 되어 있지 않거나,
    제1 하부 전극 상부 또는 분리 절연막 상부 또는 제2 하부 전극 상부에 배치된 영역 중 적어도 일부는 불순물 도핑 되거나,
    전체적으로 같은 유형의 불순물이 도핑 되거나,
    적어도 일부 영역에 불순물이 도핑 되되, 제1 하부 전극 상부에 배치된 영역 중 일부와 제2 하부 전극 상부에 배치된 영역 중 일부는 불순물 유형이 다르게 도핑 된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  9. 제1항에 있어서, 상기 반도체 활성층은,
    불순물 도핑이 되어 있지 않거나,
    제1 하부 전극 상부 또는 분리 절연막 상부 또는 제2 하부 전극 상부에 배치된 영역 중 적어도 일부는 불순물 도핑 되거나,
    전체적으로 같은 유형의 불순물이 도핑 되거나,
    적어도 일부 영역에 불순물이 도핑 되되, 제1 하부 전극 상부에 배치된 영역 중 일부와 제2 하부 전극 상부에 배치된 영역 중 일부는 불순물 유형이 다르게 도핑 된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  10. 제9항에 있어서,
    적어도 제2 상부 전극 하부에 배치된 상기 반도체 활성층은 고농도 불순물이 도핑 되어, 제2 상부 전극과 반도체 활성층의 접합이 오믹 접합 또는 준 오믹 접합(Ohmic-like junction)을 형성하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  11. 제8항에 있어서,
    제1 상부 전극이 반도체 활성층과 쇼트키 다이오드를 형성하는 금속 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  12. 제9항에 있어서,
    제1 상부 전극이 반도체 활성층과 쇼트키 다이오드를 형성하는 금속 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  13. 제8항에 있어서,
    제1 상부 전극과 제2 상부 전극이 서로 같은 유형의 불순물이 고농도로 도핑된 반도체 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  14. 제9항에 있어서,
    제1 상부 전극과 제2 상부 전극이 서로 같은 유형의 불순물이 고농도로 도핑된 반도체 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  15. 제8항에 있어서,
    제1 상부 전극과 제2 상부 전극이 서로 반대 유형의 불순물이 고농도로 도핑된 반도체 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  16. 제9항에 있어서,
    제1 상부 전극과 제2 상부 전극이 서로 반대 유형의 불순물이 고농도로 도핑된 반도체 물질로 형성된 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  17. 제1항에 있어서,
    상기 제1 하부 전극 또는 제2 하부 전극에 인가되는 전압을 조절하거나, 상기 제1 절연막이 절연막과 전하저장층을 포함하는 경우 상기 제1 하부 전극의 상부 에 배치된 제1 절연막의 전하저장층 또는 제2 하부 전극 상부에 배치된 제1 절연막의 전하저장층에 저장되는 양 또는 음의 전하의 양을 조절하여,
    제1 하부 전극의 상부에 배치된 반도체 활성층 또는 제2 하부 전극의 상부에 배치된 반도체 활성층의 전기적 도핑 농도 및 유형을 조절함으로써,
    제1 상부 전극과 반도체 활성층의 접합 또는 제2 상부 전극과 반도체 활성층의 접합이 오믹 접합 또는 준 오믹 접합을 형성하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  18. 제1항에 있어서,
    상기 제1 하부 전극에 인가되는 전압을 조절하거나,
    상기 제2 하부 전극에 인가되는 전압을 조절하거나,
    상기 제1 하부 전극과 제2 하부 전극에 인가되는 전압을 조절하여,
    반도체 활성층을 통해 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 조절하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  19. 제5항에 있어서,
    상기 제1 절연막이 전하저장층을 포함하는 경우 전하저장층에 저장되는 캐리어(전자 또는 정공)의 양을 조절하여,
    반도체 활성층을 통해 제1 상부 전극과 제2 상부 전극의 사이에 흐르는 전류를 조절하는 것을 특징으로 하는 재구성 가능 신경 모방 소자.
  20. 제1항에 따른 재구성 가능 신경 모방 소자들을 이용하여 재구성 가능 신경 모방 소자 어레이를 구성하고,
    상기 신경 모방 소자 어레이는 2개의 재구성 가능 신경 모방 소자들이, 제1 상부 전극과 제1 하부 전극을 공유하거나, 제2 상부 전극과 제2 하부 전극을 공유하는 것을 특징으로 하는 재구성 가능 신경 모방 소자 어레이.
KR1020180060603A 2018-05-28 2018-05-28 재구성 가능 신경 모방 소자 KR102097055B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020180060603A KR102097055B1 (ko) 2018-05-28 2018-05-28 재구성 가능 신경 모방 소자

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020180060603A KR102097055B1 (ko) 2018-05-28 2018-05-28 재구성 가능 신경 모방 소자

Publications (2)

Publication Number Publication Date
KR20190135300A KR20190135300A (ko) 2019-12-06
KR102097055B1 true KR102097055B1 (ko) 2020-04-06

Family

ID=68837201

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180060603A KR102097055B1 (ko) 2018-05-28 2018-05-28 재구성 가능 신경 모방 소자

Country Status (1)

Country Link
KR (1) KR102097055B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102418176B1 (ko) * 2020-02-28 2022-07-06 성균관대학교산학협력단 광 뉴로모픽 소자, 이의 제조 방법 및 이를 포함하는 인공신경망
KR102387120B1 (ko) * 2020-07-09 2022-04-18 한국과학기술원 쇼트키 접합을 이용한 고선형성 및 고대칭성 차지 트랩 기반 뉴로모픽 시냅스 소자 및 이를 이용한 뉴로모픽 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221027A1 (en) 2009-01-26 2011-09-15 Quitoriano Nathaniel J Using Alloy Electrodes to Dope Memristors

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9431099B2 (en) 2014-11-11 2016-08-30 Snu R&Db Foundation Neuromorphic device with excitatory and inhibitory functionalities
KR101954254B1 (ko) * 2016-11-10 2019-03-06 서울대학교 산학협력단 재구성 가능한 신경모방 소자 및 어레이

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110221027A1 (en) 2009-01-26 2011-09-15 Quitoriano Nathaniel J Using Alloy Electrodes to Dope Memristors

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
J. M. Park et al., IEEE Electron Device Letters, Vol. 38, No. 5, May 2017, 564-567쪽. 1부.*

Also Published As

Publication number Publication date
KR20190135300A (ko) 2019-12-06

Similar Documents

Publication Publication Date Title
KR101695737B1 (ko) 흥분/억제 기능을 포함하는 신경 모방 소자
KR102058579B1 (ko) 뉴런 모방 소자 및 회로
US10103162B2 (en) Vertical neuromorphic devices stacked structure and array of the structure
US9048658B2 (en) Resistive switching for non volatile memory device using an integrated breakdown element
US8767441B2 (en) Switching device having a non-linear element
KR101934015B1 (ko) 비-선형 엘러먼트를 갖는 스위칭 디바이스
US9773802B2 (en) Method of fabricating synapse memory device
KR101958769B1 (ko) 시냅스 모방 반도체 소자 및 이를 이용한 신경망 어레이
KR102097055B1 (ko) 재구성 가능 신경 모방 소자
KR102009569B1 (ko) 3차원 구조의 시냅스 소자 및 이의 제조 방법
KR101517915B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR101526554B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR101954254B1 (ko) 재구성 가능한 신경모방 소자 및 어레이
KR102036595B1 (ko) 신경 모방 소자
US8470676B2 (en) Programmable element, and memory device or logic circuit
KR102619356B1 (ko) 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이
US20230231030A1 (en) Neurons and synapses with ferroelectrically modulated metal-semiconductor schottky diodes and method
KR101452836B1 (ko) 셀 스트링 및 이를 이용한 어레이
KR102018792B1 (ko) 터널링 전계효과 시냅스 소자와 그의 동작방법
KR102456357B1 (ko) 시냅스 모방 소자 및 어레이
KR102621744B1 (ko) 빛에 반응하는 뉴런 소자를 구현하는 트랜지스터
KR20200044378A (ko) 셀렉터 포함 메모리 소자
KR102617104B1 (ko) 플로팅 게이트 기반 3 단자 아날로그 시냅스 소자 및 제조 방법
KR102499815B1 (ko) 시냅스 소자
KR102069706B1 (ko) Mosfet 시냅스 소자와 그의 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant