CN111834371A - 一种浮栅型flash突触器件结构及其制备方法 - Google Patents
一种浮栅型flash突触器件结构及其制备方法 Download PDFInfo
- Publication number
- CN111834371A CN111834371A CN202010751228.XA CN202010751228A CN111834371A CN 111834371 A CN111834371 A CN 111834371A CN 202010751228 A CN202010751228 A CN 202010751228A CN 111834371 A CN111834371 A CN 111834371A
- Authority
- CN
- China
- Prior art keywords
- floating gate
- tube
- programming
- pflash
- nflash
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 210000000225 synapse Anatomy 0.000 title claims abstract description 75
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 230000006870 function Effects 0.000 claims abstract description 44
- 238000000034 method Methods 0.000 claims abstract description 31
- 230000008859 change Effects 0.000 claims abstract description 23
- 230000008569 process Effects 0.000 claims abstract description 14
- 238000003860 storage Methods 0.000 claims abstract description 13
- 238000009826 distribution Methods 0.000 claims abstract description 5
- 239000000758 substrate Substances 0.000 claims description 33
- 238000002955 isolation Methods 0.000 claims description 16
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 238000002347 injection Methods 0.000 claims description 10
- 239000007924 injection Substances 0.000 claims description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 238000001259 photo etching Methods 0.000 claims description 9
- 238000012546 transfer Methods 0.000 claims description 8
- 230000003247 decreasing effect Effects 0.000 claims description 6
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- 230000009467 reduction Effects 0.000 claims description 6
- 238000005260 corrosion Methods 0.000 claims description 4
- 230000007797 corrosion Effects 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000000903 blocking effect Effects 0.000 claims description 3
- 238000000151 deposition Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 238000002161 passivation Methods 0.000 claims description 3
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 210000004027 cell Anatomy 0.000 claims description 2
- 238000013528 artificial neural network Methods 0.000 abstract description 2
- 238000005516 engineering process Methods 0.000 abstract description 2
- 238000004377 microelectronic Methods 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 5
- 210000002569 neuron Anatomy 0.000 description 4
- 230000010354 integration Effects 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 230000015654 memory Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 239000003792 electrolyte Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/10—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the top-view layout
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
- H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开一种浮栅型FLASH突触器件结构及其制备方法，属于微电子集成电路技术领域。浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。本发明基于共浮栅和共享电荷技术实现了浮栅电荷量对沟道电阻改变，进而可以转化为编程时间脉冲与导通电阻或读取电流之间的权重关系，实现突触器件的LTP和LTD功能。该器件具有低功耗、编程时间短、多电阻分布区的特点，结构工艺兼容于CMOS，步骤简单，安全可靠，在人工神经网络应用方面有着广泛的应用前景。
Description
技术领域
本发明涉及微电子集成电路技术领域，特别涉及为人工智能神经形态芯片提供一种浮栅型FLASH突触器件结构及其制备方法。
背景技术
神经元是大脑信息处理的基本单元，突触则是神经元之间在功能上发生联系的部位，是指一个神经元的冲动传到另一个神经元或传到另一细胞间的相互接触的结构，是信息传递和处理的关键部位；其人工构造的突触被广泛认为是硬件构建类脑计算机和人工智能系统的核心器件。目前，人工突触器件类型主要包括双端突触器件和多端突触器件，前者包括阻器突触器件(阻变存储器和相变存储器)，后者包括浮栅突触器件、铁电门突触器件、电解质门突触器件和光电突触器件等。浮栅突触器件主流的有FLASH型(电荷存储型和电荷陷阱型)、Au浮栅的CNT型、C60浮栅型、Au纳米颗粒型等，目前成熟度较高的是FLASH型浮栅突触器件。
而传统FLASH浮栅突触器件，如发明专利US5136175公开的FLASH型突触器件是由2T-FLASH器件和一个电容构成，而且要实现长程增强(Long-term Potentiation-LTP)和长时程抑制(Long-term Depression-LTD)功能(即脉冲时间依赖的可塑性-STDP)，需要两对突触器件才可以实现，存在使用有源和无源器件种类多、结构复杂、集成度低、功耗大等问题。
发明内容
本发明的目的在于提供一种浮栅型FLASH突触器件结构及其制备方法，以解决传统FLASH浮栅突触器件结构复杂、集成度低的问题。
本发明提供一种浮栅型FLASH突触器件结构，包括多个浮栅型FLASH突触器件单元；所述浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；
所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。
可选的，建立pFLASH管T1和nFLASH管T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能，且通过编程与擦除实现两种正反STDP学习函数模型，包括：
(1)根据电荷共享基本原理，pFLASH管T1和nFLASH管T2阈值变化量均由编程与擦除方式实现充入和移除的电荷量决定，且T1和T2的阈值变化量表现为等值变化；
(2)所述电荷共享基本原理是：
其中，ΔVth是阈值电压变化量，ΔQ是浮栅电荷变化量，CFG是浮栅与控制栅之间的电容；器件的阈值电压的变化量是由时间和编程电压决定的，即ΔVth(t)＝F(ΔQ(t))＝F(t、VD、VCG)；其中，t是时间，VD是T1或者T2的漏端电压，VCG是控制栅电压；
(3)正STDP学习函数模型通过BBHE或者FN或者CHE编程方式实现对浮栅充入电荷，使T1和T2的转移特性曲线等幅度向右平移；其中，随着浮栅电荷增加，nFLASH管T2亚阈值区的导通电阻Ron呈现增大趋势，且是编程时间t的函数，看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt，其读取电流ID与编程时间t可以近似为ID～ae-bt，即为LTD特性；pFLASH管T1随着浮栅电荷量的增加，其亚阈值区的导通电阻Ron呈现降低趋势，且也是编程时间t的函数，看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t近似为ID～aebt，即为LTP特性；此时编程时间在微秒量级；其中a，b是常数；
(4)反STDP学习函数模型通过FN擦除方式实现对浮栅电荷移除，使得T1和T2的转移特性曲线等幅度向左平移，其中，随着浮栅电荷减少，nFLASH管T2亚阈值区的导通电阻Ron呈现降低趋势，且是编程时间t的函数，近似看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t近似为ID～aebt，即为LTP特性；pFLASH管T1随着浮栅电荷量的减少，其亚阈值区的导通电阻Ron呈现增大趋势，且也是编程时间t的函数，近似看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt，其读取电流ID与编程时间t近似为ID～ae-bt，即为LTD特性。
可选的，所述pFLASH管T1和所述nFLASH管T2分别制作在硅衬底上的深N阱和高压P阱中，相邻器件单元之间通过STI隔离槽进行有效隔离。
可选的，所述浮栅型FLASH突触器件单元包括作为衬底的硅基，所述衬底上部设有深N阱，深N阱内部设有高压P阱，所述pFLASH管T1和所述nFLASH管T2的有源区分别设置在深N阱和高压P阱的上部；
所述pFLASH管T1和所述nFLASH管T2的有源区正上方依次设置有隧道氧化层、作为共浮栅的N型多晶硅层、ONO介质层和控制栅。
可选的，所述所述pFLASH管T1和所述nFLASH管T2共控制栅CG和共浮栅FG，并基于共浮栅FG的电荷共享，通过pFLASH管T1编程与擦除，或者通过nFLASH管T2编程与擦除，改变共浮栅FG的电荷数量，以实现控制pFLASH管T1和所述nFLASH管T2的多种存储信息状态。
可选的，所述控制pFLASH管T1和nFLASH管T2多种存储信息状态是指通过编程或者擦除应力随时间变化的关系，建立共浮栅FG上的电荷量变化量与时间的关系式，进而控制pFLASH管T1和nFLASH管T2的导通沟道能力，以实现多区域的沟道电阻分配。
可选的，所述pFLASH管T1编程与擦除的方法为BBHE或FN；nFLASH管T2编程与擦除的方法为CHE、FN或FN；其中，BBHE的编程为微秒量级，FN的编程与擦除为毫秒量级；
在T2编程与擦除、T1编程与擦除均采用FN方法时，其对T1与T2两个衬底高压阱之间PN结的耐压要求大于20V。
本发明还提供了一种浮栅型FLASH突触器件结构的制备方法，包括：
提供硅衬底，在硅衬底上依次制作所需的深N阱、高压P阱、STI隔离槽、T1有源区以及T2有源区；
在所述硅衬底上制作牺牲氧化层，并对T1与T2有源区进行沟调光刻与注入，实现T1和T2不同本征阈值电压；
湿法去除牺牲氧化层，生长一层隧道氧化层；
在上述的表面上覆盖N型多晶硅层，并利用业界光刻、腐蚀工艺形成T1与T2的共享浮栅；
在上述的表面依次淀积阻挡层ONO介质层、非掺杂的多晶硅层，并利用业界光刻、腐蚀工艺形成控制栅；
在上述的表面上依次完成LDD注入区、SPACER、P+源/漏注入、阱衬底N+、金属硅化物、ILD、接触孔、IMD、金属、通孔、钝化孔。
可选的，所述高压P阱是在所述深N阱中形成；所述STI隔离槽的深度为
通过所述STI隔离槽实现T1与T2有源区之间的隔离。
可选的，所述ONO介质层包括由下至上的低层氧化、氮化硅层和顶层氧化层。
在本发明中提供了一种浮栅型FLASH突触器件结构及其制备方法，浮栅型FLASH突触器件结构包括多个浮栅型FLASH突触器件单元；所述浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。本发明基于共浮栅和共享电荷技术实现了浮栅电荷量对沟道电阻改变，进而可以转化为编程时间脉冲与电阻之间的权重关系，实现突触器件的LTP和LTD功能。本发明提供的一种浮栅型FLASH突触器件结构及其制备方法，该器件具有低功耗、编程时间短、多电阻分布区的特点，其结构工艺兼容于CMOS，步骤简单，安全可靠，在人工神经网络应用方面有着广泛的应用前景。
附图说明
图1为本发明的浮栅型FLASH突触器件单元结构示意图；
图2为本发明的浮栅型FLASH突触器件中T1与T2管的转移特征曲线示意图；
图3为本发明的浮栅型FLASH突触器件实现的正STDP学习函数曲线示意图；
图4为本发明的浮栅型FLASH突触器件实现的反STDP学习函数曲线示意图；
图5为本发明的浮栅型FLASH突触器件阵列结构平面示意图；
图6为本发明的浮栅型FLASH突触器件阵列结构剖面示意图。
具体实施方式
以下结合附图和具体实施例对本发明提出的一种浮栅型FLASH突触器件结构及其制备方法作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
本发明提供了一种浮栅型FLASH突触器件结构，包括多个浮栅型FLASH突触器件单元，其结构原理如图1所示。该结构的器件是7端器件，分别包括第1浮栅MOS管的源S1、漏D1、衬底B1、第2浮栅MOS管的源S2、漏D2、衬底B2和控制栅CG；且第1浮栅MOS管和第2浮栅MOS管共控制栅CG和共浮栅FG，通过编程与擦除控制浮栅上电子，从而实现第1浮栅MOS管和第2浮栅MOS管多种存储信息状态。具体地，本发明的浮栅型FLASH突触器件单元是由2个FLASH器件构成，分别为1个pFLASH管T1和1个nFLASH管T2，并通过共栅方式实现对2个信号存储管(即T1和T2)多种存储信息状态的控制，进而可以建立pFLASH管T1和nFLASH管T2的STDP学习函数，即实现该FLASH突触器件的LTD与LTP基本功能。
所述pFLASH管T1和所述nFLASH管T2共控制栅CG和共浮栅FG，并基于共浮栅FG的电荷共享基本原理，通过pFLASH管T1编程与擦除，或者通过nFLASH管T2编程与擦除，改变共浮栅FG的电荷数量，以实现对pFLASH管T1和所述nFLASH管T2的多种存储信息状态控制。控制pFLASH管T1和nFLASH管T2多种存储信息状态是指通过编程或者擦除应力随时间变化的关系，建立共浮栅FG上的电荷量变化量与时间的关系式，进而控制pFLASH管T1和nFLASH管T2的导通沟道能力，以实现多区域的沟道电阻分配。所述pFLASH管T1编程与擦除的方法为BBHE(Band-to-band tunneling induce hot electron，带带隧穿热电子注入)或FN(Fowler-Nordheim)隧穿机理；所述nFLASH管T2编程与擦除的方法为CHE、FN或FN；其中，BBHE的编程一般为微秒量级，FN的编程与擦除一般为毫秒量级；在nFLASH管T2编程与擦除、T1编程与擦除均采用FN方法时，其对T1与T2两个衬底高压阱之间PN结的耐压要求大于20V。
建立pFLASH管T1和nFLASH管T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能，且通过编程与擦除可以实现两种正反STDP学习函数模型，包括：
(1)根据电荷共享基本原理，pFLASH管T1和nFLASH管T2阈值变化量均由编程与擦除方式实现充入和移除的电荷量决定，且T1和T2的阈值变化量表现为等值变化；
(2)所述电荷共享基本原理是：
其中，ΔVth是阈值电压变化量，ΔQ是浮栅电荷变化量，CFG是浮栅与控制栅之间的电容；器件的阈值电压的变化量是由时间和编程电压决定的，即ΔVth(t)＝F(ΔQ(t))＝F(t、VD、VCG)；其中，t是时间，VD是T1或者T2的漏端电压，VCG是控制栅电压；其浮栅型FLASH突触器件中T1与T2的转移特征曲线示意图如图2所示；
(3)正STDP学习函数模型通过BBHE或者FN或者CHE编程方式实现对浮栅充入电荷，使T1和T2的转移特性曲线等幅度向右平移；其中，随着浮栅电荷增加，nFLASH管T2亚阈值区的导通电阻Ron呈现增大趋势，且是编程时间t的函数，可以近似看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt，其读取电流ID与编程时间t可以近似为ID～ae-bt(W:权重)，即为LTD特性；pFLASH管T1随着浮栅电荷量的增加，其亚阈值区的导通电阻Ron呈现降低趋势，且也是编程时间t的函数，可以近似看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t可以近似为ID～aebt(W:权重)，即为LTP特性；此时编程时间在微秒量级；其中a，b是常数。具体的浮栅型FLASH突触器件实现的正STDP函数示意图如图3所示；
(4)反STDP学习函数模型通过FN擦除方式实现对浮栅电荷移除，可以使得T1和T2的转移特性曲线等幅度向左平移，其中，随着浮栅电荷减少，nFLASH管T2亚阈值区的导通电阻Ron呈现降低趋势，且是编程时间t的函数，可以近似看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t可以近似为ID～aebt(W:权重)，即为LTP特性；pFLASH管T1随着浮栅电荷量的减少，其亚阈值区的导通电阻Ron呈现增大趋势，且也是编程时间t的函数，可以近似看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt(W:权重)，其读取电流ID与编程时间t可以近似为ID～ae-bt，即为LTD特性。具体的浮栅型FLASH突触器件实现的反STDP函数示意图如图4所示。
如图5所示为阵列结构设计平面示意图，所述pFLASH管T1和所述nFLASH管T2分别制作在硅衬底上的深N阱和高压P阱中，相邻器件单元之间通过STI隔离槽进行有效隔离。所述阵列结构是采用浮栅型FLASH突触器件单元共源和共漏的方式、横向镜像对称方式连接而成。横向镜像方式是指多个单元在同一条控制栅多晶层07下，两个相邻的pFLASH管T1与pFLASH管T1共深N阱01，两个相邻的nFLASH管T2与nFLASH管T2共高压P阱02。
如图6所示，浮栅型FLASH突触器件结构包括多个浮栅型FLASH突触器件单元，所述浮栅型FLASH突触器件单元中的pFLASH管T1和nFLASH管T2分别制作在衬底00上的深N阱01和高压P阱02中，器件单元之间通过STI隔离槽03进行有效隔离。所述浮栅型FLASH突触器件单元包括作为衬底00的硅基，所述衬底00上部设有深N阱01，深N阱01内部设有高压P阱02，所述pFLASH管T1和所述nFLASH管T2的有源区分别设置在深N阱01和高压P阱02的上部；所述pFLASH管T1和所述nFLASH管T2的有源区正上方设置有隧道氧化层04，N型多晶硅层05覆盖在隧道氧化层04上，作为pFLASH管T1和nFLASH管T2共享浮栅；浮栅上设置ONO介质层06，覆盖在浮栅和隧道氧化层04上，控制栅多晶层07覆盖在ONO介质层06上，所述控制栅多晶层07为非掺杂的多晶硅层。
实施例二
本发明提供了一种浮栅型FLASH突触器件结构的制备方法，包括：
提供硅基作为衬底00，在所述衬底00上依次制作所需的深N阱01、高压P阱02、STI隔离槽03、T1有源区11以及T2有源区22；所述STI隔离槽03的深度为
通过所述STI隔离槽03实现T1与T2有源区之间的隔离；
按照业界标准CMOS工艺，在所述衬底00上制作牺牲氧化层，并对T1有源区11与T2有源区22进行沟调光刻与注入，实现T1和T2不同本征阈值电压；
以上述表面作为衬底，湿法去除牺牲氧化层，生长一层隧道氧化层04；在上述的表面上覆盖N型多晶硅层05，并利用业界光刻、腐蚀工艺形成T1与T2的共享浮栅；两个多晶腐蚀的窗口33之间为一个浮栅型FLASH突触器件阵列的基本单元；
在上述的表面依次淀积阻挡层ONO介质层06、非掺杂的多晶硅层，并利用业界光刻、腐蚀工艺形成控制栅多晶层07；其中所述ONO介质层06包括由下至上的低层氧化、氮化硅层和顶层氧化层；
采用常规工艺，在上述的表面上依次完成LDD注入区、SPACER、P+源/漏注入、阱衬底N+、金属硅化物、ILD介质层08、接触孔09、IMD、金属10、IMD、通孔、钝化孔等后端工艺。
本发明浮栅型FLASH突触器件结构的制备方法兼容CMOS工艺，工艺步骤简单，所有步骤都采用常规设备和工艺，操作简单，工艺可靠安全。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。
Claims (10)
1.一种浮栅型FLASH突触器件结构，其特征在于，包括多个浮栅型FLASH突触器件单元；所述浮栅型FLASH突触器件单元包括2个共浮栅且共控制栅的FLASH管：1个pFLASH管T1和1个nFLASH管T2；
所述pFLASH管T1和所述nFLASH管T2通过共栅方式控制pFLASH管T1和nFLASH管T2多种存储信息状态，以建立T1和T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能。
2.如权利要求1所述的浮栅型FLASH突触器件结构，其特征在于，建立pFLASH管T1和nFLASH管T2的STDP学习函数，实现该FLASH突触器件的LTD与LTP基本功能，且通过编程与擦除实现两种正反STDP学习函数模型，包括：
(1)根据电荷共享基本原理，pFLASH管T1和nFLASH管T2阈值变化量均由编程与擦除方式实现充入和移除的电荷量决定，且T1和T2的阈值变化量表现为等值变化；
(2)所述电荷共享基本原理是：
其中，ΔVth是阈值电压变化量，ΔQ是浮栅电荷变化量，CFG是浮栅与控制栅之间的电容；器件的阈值电压的变化量是由时间和编程电压决定的，即ΔVth(t)＝F(ΔQ(t))＝F(t、VD、VCG)；其中，t是时间，VD是T1或者T2的漏端电压，VCG是控制栅电压；
(3)正STDP学习函数模型通过BBHE或者FN或者CHE编程方式实现对浮栅充入电荷，使T1和T2的转移特性曲线等幅度向右平移；其中，随着浮栅电荷增加，nFLASH管T2亚阈值区的导通电阻Ron呈现增大趋势，且是编程时间t的函数，看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt，其读取电流ID与编程时间t可以近似为ID～ae-bt，即为LTD特性；pFLASH管T1随着浮栅电荷量的增加，其亚阈值区的导通电阻Ron呈现降低趋势，且也是编程时间t的函数，看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t近似为ID～aebt，即为LTP特性；此时编程时间在微秒量级；其中a，b是常数；
(4)反STDP学习函数模型通过FN擦除方式实现对浮栅电荷移除，使得T1和T2的转移特性曲线等幅度向左平移，其中，随着浮栅电荷减少，nFLASH管T2亚阈值区的导通电阻Ron呈现降低趋势，且是编程时间t的函数，近似看成导通电阻Ron与编程时间t呈现负指数函数变化Ron～ae-bt，其读取电流ID与编程时间t近似为ID～aebt，即为LTP特性；pFLASH管T1随着浮栅电荷量的减少，其亚阈值区的导通电阻Ron呈现增大趋势，且也是编程时间t的函数，近似看成导通电阻Ron与编程时间t呈现指数函数变化Ron～aebt，其读取电流ID与编程时间t近似为ID～ae-bt，即为LTD特性。
3.如权利要求1所述的浮栅型FLASH突触器件结构，其特征在于，所述pFLASH管T1和所述nFLASH管T2分别制作在硅衬底上的深N阱和高压P阱中，相邻器件单元之间通过STI隔离槽进行有效隔离。
4.如权利要求3所述的浮栅型FLASH突触器件结构，其特征在于，所述浮栅型FLASH突触器件单元包括作为衬底的硅基，所述衬底上部设有深N阱，深N阱内部设有高压P阱，所述pFLASH管T1和所述nFLASH管T2的有源区分别设置在深N阱和高压P阱的上部；
所述pFLASH管T1和所述nFLASH管T2的有源区正上方依次设置有隧道氧化层、作为共浮栅的N型多晶硅层、ONO介质层和控制栅。
5.如权利要求4所述的浮栅型FLASH突触器件结构，其特征在于，所述pFLASH管T1和所述nFLASH管T2共控制栅CG和共浮栅FG，并基于共浮栅FG的电荷共享，通过pFLASH管T1编程与擦除，或者通过nFLASH管T2编程与擦除，改变共浮栅FG的电荷数量，以实现控制pFLASH管T1和所述nFLASH管T2的多种存储信息状态。
6.如权利要求4所述的浮栅型FLASH突触器件结构，其特征在于，所述控制pFLASH管T1和nFLASH管T2多种存储信息状态是指通过编程或者擦除应力随时间变化的关系，建立共浮栅FG上的电荷量变化量与时间的关系式，进而控制pFLASH管T1和nFLASH管T2的导通沟道能力，以实现多区域的沟道电阻分配。
7.如权利要求4所述的浮栅型FLASH突触器件结构，其特征在于，所述pFLASH管T1编程与擦除的方法为BBHE或FN；nFLASH管T2编程与擦除的方法为CHE、FN或FN；其中，BBHE的编程为微秒量级，FN的编程与擦除为毫秒量级；
在T2编程与擦除、T1编程与擦除均采用FN方法时，其对T1与T2两个衬底高压阱之间PN结的耐压要求大于20V。
8.一种浮栅型FLASH突触器件结构的制备方法，其特征在于，包括：
提供硅衬底，在硅衬底上依次制作所需的深N阱、高压P阱、STI隔离槽、T1有源区以及T2有源区；
在所述硅衬底上制作牺牲氧化层，并对T1与T2有源区进行沟调光刻与注入，实现T1和T2不同本征阈值电压；
湿法去除牺牲氧化层，生长一层隧道氧化层；
在上述的表面上覆盖N型多晶硅层，并利用业界光刻、腐蚀工艺形成T1与T2的共享浮栅；
在上述的表面依次淀积阻挡层ONO介质层、非掺杂的多晶硅层，并利用业界光刻、腐蚀工艺形成控制栅；
在上述的表面上依次完成LDD注入区、SPACER、P+源/漏注入、阱衬底N+、金属硅化物、ILD、接触孔、IMD、金属、通孔、钝化孔。
9.如权利要求8所述的浮栅型FLASH突触器件结构的制备方法，其特征在于，所述高压P阱是在所述深N阱中形成；所述STI隔离槽的深度为
通过所述STI隔离槽实现T1与T2有源区之间的隔离。
10.如权利要求8所述的浮栅型FLASH突触器件结构的制备方法，其特征在于，所述ONO介质层包括由下至上的低层氧化、氮化硅层和顶层氧化层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010751228.XA CN111834371B (zh) | 2020-07-30 | 2020-07-30 | 一种浮栅型flash突触器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010751228.XA CN111834371B (zh) | 2020-07-30 | 2020-07-30 | 一种浮栅型flash突触器件结构及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111834371A true CN111834371A (zh) | 2020-10-27 |
| CN111834371B CN111834371B (zh) | 2022-08-02 |
Family
ID=72920494
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010751228.XA Active CN111834371B (zh) | 2020-07-30 | 2020-07-30 | 一种浮栅型flash突触器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834371B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005477A (zh) * | 2021-11-03 | 2022-02-01 | 中国电子科技集团公司第五十八研究所 | 一种高可靠共浮栅型Flash存内计算器件及阵列结构 |
| CN115295049A (zh) * | 2022-08-11 | 2022-11-04 | 中国电子科技集团公司第五十八研究所 | 一种共浮栅型Flash存内计算器件及阵列结构 |
| RU2808951C1 (ru) * | 2023-07-27 | 2023-12-05 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | Интегральный электронный КМОП синапс |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987409A (zh) * | 2017-06-05 | 2018-12-11 | 爱思开海力士有限公司 | 神经形态器件中具有多个铁电场效应晶体管的突触阵列 |
| US20190148560A1 (en) * | 2017-11-16 | 2019-05-16 | Gachon University Of Industry-Academic Cooperation Foundation | Synaptic semiconductor device and neural networks using the same |
| WO2019168241A1 (ko) * | 2018-02-28 | 2019-09-06 | 부산대학교 산학협력단 | 3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템과 그 동작 방법 및 제조 방법 |
-
2020
- 2020-07-30 CN CN202010751228.XA patent/CN111834371B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108987409A (zh) * | 2017-06-05 | 2018-12-11 | 爱思开海力士有限公司 | 神经形态器件中具有多个铁电场效应晶体管的突触阵列 |
| US20190148560A1 (en) * | 2017-11-16 | 2019-05-16 | Gachon University Of Industry-Academic Cooperation Foundation | Synaptic semiconductor device and neural networks using the same |
| WO2019168241A1 (ko) * | 2018-02-28 | 2019-09-06 | 부산대학교 산학협력단 | 3차원 적층 시냅스 어레이 기반의 뉴로모픽 시스템과 그 동작 방법 및 제조 방법 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114005477A (zh) * | 2021-11-03 | 2022-02-01 | 中国电子科技集团公司第五十八研究所 | 一种高可靠共浮栅型Flash存内计算器件及阵列结构 |
| CN115295049A (zh) * | 2022-08-11 | 2022-11-04 | 中国电子科技集团公司第五十八研究所 | 一种共浮栅型Flash存内计算器件及阵列结构 |
| RU2808951C1 (ru) * | 2023-07-27 | 2023-12-05 | Федеральное государственное автономное образовательное учреждение высшего образования "Санкт-Петербургский государственный электротехнический университет "ЛЭТИ" им. В.И. Ульянова (Ленина)" | Интегральный электронный КМОП синапс |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111834371B (zh) | 2022-08-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838041A (en) | Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region | |
| KR940006094B1 (ko) | 불휘발성 반도체 기억장치 및 그 제조방법 | |
| US5297082A (en) | Shallow trench source eprom cell | |
| US4267632A (en) | Process for fabricating a high density electrically programmable memory array | |
| US5517044A (en) | Non-volatile semiconductor memory device having thin film transistors equipped with floating gates | |
| US20040057286A1 (en) | Self-aligned split-gate NAND flash memory and fabrication process | |
| US6635531B2 (en) | Method of manufacturing non-volatile semiconductor memory device | |
| CN111834371B (zh) | 一种浮栅型flash突触器件结构及其制备方法 | |
| US20040183118A1 (en) | Semiconductor memory array of floating gate memory cells with burried floating gate and pointed channel region | |
| CN104681598A (zh) | 半导体器件及其制造方法 | |
| KR101835231B1 (ko) | 반도체 소자 | |
| KR100317741B1 (ko) | 반도체장치 | |
| CN103824815A (zh) | 制造半导体器件的方法及半导体器件 | |
| KR102446409B1 (ko) | 시냅스 메모리 소자의 제조방법 | |
| JPH10294389A (ja) | 半導体構造を形成する方法および強誘電体メモリセル | |
| Noh et al. | Synaptic devices based on 3-D AND flash memory architecture for neuromorphic computing | |
| US4422092A (en) | High coupling ratio electrically programmable ROM | |
| US6774428B1 (en) | Flash memory structure and operating method thereof | |
| JP3046376B2 (ja) | 不揮発性半導体メモリ装置 | |
| KR102619356B1 (ko) | 단위 시냅스를 위한 커패시터 소자, 단위 시냅스 및 커패시터 기반의 시냅스 어레이 | |
| CN112909009B (zh) | 三维无结型神经元网络器件及其制作方法 | |
| CN110277399B (zh) | Sonos存储器及其制造方法 | |
| CN116156885A (zh) | 半导体器件的制造方法 | |
| KR102645354B1 (ko) | 3차원 적층형 시냅스 스트링 및 이를 이용한 3차원 적층형 시냅스 어레이 및 3차원 적층형 시냅스 스트링의 제조 방법 | |
| US20240234426A9 (en) | Synaptic array structure based on cmos integration technology and method of fabricating the synaptic array structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |