KR102424747B1 - 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 - Google Patents
이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 Download PDFInfo
- Publication number
- KR102424747B1 KR102424747B1 KR1020200177102A KR20200177102A KR102424747B1 KR 102424747 B1 KR102424747 B1 KR 102424747B1 KR 1020200177102 A KR1020200177102 A KR 1020200177102A KR 20200177102 A KR20200177102 A KR 20200177102A KR 102424747 B1 KR102424747 B1 KR 102424747B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- ion
- synaptic
- gate
- solid electrolyte
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 39
- 210000000225 synapse Anatomy 0.000 title claims description 16
- 230000000946 synaptic effect Effects 0.000 claims abstract description 143
- 239000010410 layer Substances 0.000 claims abstract description 99
- 239000007784 solid electrolyte Substances 0.000 claims abstract description 63
- 239000004065 semiconductor Substances 0.000 claims abstract description 52
- 239000011229 interlayer Substances 0.000 claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 36
- 150000002500 ions Chemical class 0.000 claims description 146
- 239000000463 material Substances 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 23
- 239000002202 Polyethylene glycol Substances 0.000 claims description 15
- 229920001223 polyethylene glycol Polymers 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052782 aluminium Inorganic materials 0.000 claims description 12
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 12
- 229910052719 titanium Inorganic materials 0.000 claims description 12
- 238000000151 deposition Methods 0.000 claims description 11
- 239000004696 Poly ether ether ketone Substances 0.000 claims description 10
- KWGKDLIKAYFUFQ-UHFFFAOYSA-M lithium chloride Chemical compound [Li+].[Cl-] KWGKDLIKAYFUFQ-UHFFFAOYSA-M 0.000 claims description 10
- 229920002530 polyetherether ketone Polymers 0.000 claims description 10
- 229920001343 polytetrafluoroethylene Polymers 0.000 claims description 10
- 239000004810 polytetrafluoroethylene Substances 0.000 claims description 10
- 229910014892 LixPOyNz Inorganic materials 0.000 claims description 8
- 229920003171 Poly (ethylene oxide) Polymers 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 8
- 229910045601 alloy Inorganic materials 0.000 claims description 8
- 239000000956 alloy Substances 0.000 claims description 8
- 229910021332 silicide Inorganic materials 0.000 claims description 8
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 8
- 229910052710 silicon Inorganic materials 0.000 claims description 8
- 239000010703 silicon Substances 0.000 claims description 8
- 229910003405 Li10GeP2S12 Inorganic materials 0.000 claims description 7
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 7
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 239000007787 solid Substances 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- -1 Polytetrafluoroethylene Polymers 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 6
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium dioxide Chemical compound O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 6
- 229910052737 gold Inorganic materials 0.000 claims description 6
- 229910052749 magnesium Inorganic materials 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 229920000557 Nafion® Polymers 0.000 claims description 5
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 5
- ZOJZLMMAVKKSFE-UHFFFAOYSA-N [P]=S.[Li] Chemical compound [P]=S.[Li] ZOJZLMMAVKKSFE-UHFFFAOYSA-N 0.000 claims description 5
- STVZJERGLQHEKB-UHFFFAOYSA-N ethylene glycol dimethacrylate Chemical compound CC(=C)C(=O)OCCOC(=O)C(C)=C STVZJERGLQHEKB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052732 germanium Inorganic materials 0.000 claims description 5
- 239000002227 LISICON Substances 0.000 claims description 4
- 229910010516 Li2+2xZn1-xGeO4 Inorganic materials 0.000 claims description 4
- 229910010513 Li2+2xZn1−xGeO4 Inorganic materials 0.000 claims description 4
- 239000002228 NASICON Substances 0.000 claims description 4
- UCKMPCXJQFINFW-UHFFFAOYSA-N Sulphide Chemical compound [S-2] UCKMPCXJQFINFW-UHFFFAOYSA-N 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 229920001940 conductive polymer Polymers 0.000 claims description 4
- 239000002223 garnet Substances 0.000 claims description 4
- 229910052751 metal Inorganic materials 0.000 claims description 4
- 239000002184 metal Substances 0.000 claims description 4
- 229910052961 molybdenite Inorganic materials 0.000 claims description 4
- CWQXQMHSOZUFJS-UHFFFAOYSA-N molybdenum disulfide Chemical compound S=[Mo]=S CWQXQMHSOZUFJS-UHFFFAOYSA-N 0.000 claims description 4
- 229910052982 molybdenum disulfide Inorganic materials 0.000 claims description 4
- 239000002041 carbon nanotube Substances 0.000 claims description 3
- 229910021393 carbon nanotube Inorganic materials 0.000 claims description 3
- 229910021389 graphene Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims 1
- 229910052697 platinum Inorganic materials 0.000 claims 1
- 230000008569 process Effects 0.000 description 11
- 230000008859 change Effects 0.000 description 9
- 238000013528 artificial neural network Methods 0.000 description 7
- 235000012431 wafers Nutrition 0.000 description 6
- 230000008021 deposition Effects 0.000 description 5
- 230000010354 integration Effects 0.000 description 5
- 230000007423 decrease Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 229910004675 Na1+xZr2SixP3-xO12 Inorganic materials 0.000 description 3
- 229910004678 Na1+xZr2SixP3−xO12 Inorganic materials 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 238000005728 strengthening Methods 0.000 description 3
- 230000003313 weakening effect Effects 0.000 description 3
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 2
- 150000001450 anions Chemical class 0.000 description 2
- 150000001768 cations Chemical class 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000003792 electrolyte Substances 0.000 description 2
- 238000005265 energy consumption Methods 0.000 description 2
- 238000007641 inkjet printing Methods 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 230000007774 longterm Effects 0.000 description 2
- 210000002569 neuron Anatomy 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 238000012421 spiking Methods 0.000 description 2
- 238000005507 spraying Methods 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000001771 vacuum deposition Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011245 gel electrolyte Substances 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 210000000653 nervous system Anatomy 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 230000005062 synaptic transmission Effects 0.000 description 1
- 125000000101 thioether group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H01L27/11563—
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Life Sciences & Earth Sciences (AREA)
- Biomedical Technology (AREA)
- Biophysics (AREA)
- Computer Hardware Design (AREA)
- Health & Medical Sciences (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Theoretical Computer Science (AREA)
- Artificial Intelligence (AREA)
- General Health & Medical Sciences (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Software Systems (AREA)
- Molecular Biology (AREA)
- Manufacturing & Machinery (AREA)
- General Engineering & Computer Science (AREA)
- Evolutionary Computation (AREA)
- Data Mining & Analysis (AREA)
- Computational Linguistics (AREA)
- Neurology (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
- Thin Film Transistor (AREA)
Abstract
시냅스 가중치가 아날로그적으로 갱신되고 유지됨으로써 메모리 및 뉴로모픽 컴퓨팅을 위해 사용되는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자가 개시된다. 일 실시예에 따르면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 반도체 기판 상에 형성되는 채널 영역; 상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역; 상기 채널 영역의 상부에 배치되는 층간 절연막; 상기 층간 절연막의 상부에 형성되는 게이트 영역; 및 상기 층간 절연막과 상기 게이트 영역 사이에 삽입되는 고체 전해질층을 포함한다.
Description
아래의 실시예들은 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법에 관한 것으로, 메모리 및 뉴로모픽 컴퓨팅을 구현하는 시스템으로 활용되는 뉴로모픽 시냅스 소자에 대한 기술이다.
빅 데이터 시대의 도래와 함께 방대한 양의 데이터의 연산, 처리 및 저장에 대한 수요가 폭발적으로 증가하고 있다. 컴퓨터 시스템에 있어 기존에 사용되던 폰 노이만(Von Neumann) 구조는 데이터를 처리하고 연산하는 중앙처리장치(Central processing unit)와 처리 및 연산 완료된 데이터를 저장하는 메모리(Memory)가 분리된 구조로, 빅 데이터 시대의 데이터 양의 증가에 따른 중앙처리장치와 메모리 사이의 데이터 교환 과정에서 병목현상 및 에너지 소비는 반드시 해결해야 할 문제점으로 떠오르고 있다.
이러한 기존 컴퓨터 시스템의 문제점에 대한 해결책으로 인간의 뇌를 모방하는 시스템을 구현하려는 움직임이 일고 있으며, 이를 뉴로모픽(Neuromorphic) 컴퓨팅이라 한다. 뉴로모픽 컴퓨팅 중 딥 뉴럴 네트워크(Deep neural network)는 기존 폰 노이만 컴퓨팅과 달리 병렬적으로 연결된 특정 시냅스 가중치를 가지는 시냅스 및 이를 다음 시냅스로 넘겨주는 뉴런이 필요하고 이를 기반으로 연산을 수행하면 정확하고 빠른 학습 및 추론을 효율적인 에너지 소모로 수행할 수 있다.
이러한 딥 뉴럴 네트워크는 대부분 소프트웨어를 이용하여 데이터를 처리하는 방식으로 연구가 진행되어 왔다. 하지만 진정한 초저전력 뉴로모픽 컴퓨팅을 구현하기 위해서는 그에 적합한 하드웨어가 필수불가결하게 존재하여야 하며 소자 단계에서부터 병렬 연산이 가능하고 에너지 효율성을 가지는 시냅스 및 뉴런 소자 확보가 필수적이다.
딥 뉴럴 네트워크 구현을 위한 이상적인 시냅스 소자를 위해서는 동일한 펄스 전압을 인가함에 따라 채널 전도성(Conductance) 값이 변하는 아날로그 시냅스 가중치 갱신(Weight update) 특성, 시냅스 가중치 갱신이 펄스 개수에 따라 선형적으로 강화(Potentiation) 및 약화(Depression) 되는 특성, 갱신된 시냅스 가중치를 전원 공급과 관계없이 저장하는 비휘발성(Non-volatile), 여러 번 시냅스 가중치 갱신을 해도 특성이 변하지 않는 좋은 내구성(Endurance) 등이 필요하다.
2단자 기반의 RRAM(Resistive Random Access Memory), PCRAM(Phase-Change Random Access Memory), 멤리스터(Memristor) 등의 소자들은 전압 펄스를 인가함에 따라 전류가 통전 되는 채널 자체의 저항을 변화시켜 기억함으로써 인간의 신경계와 같이 아날로그적 가중치를 변경하는 원리를 가지고 있으며 저전력 구동과 집적화가 가능하다는 점에서 시냅스 소자로서 많은 주목을 받았다.
하지만 이러한 소자들은 소자 특성상 전류가 흐르는 채널의 가변저항 특성이 급격히 변하기 때문에 가중치 변화의 선형성이 낮으며 내구성이 좋지 않다. 뿐만 아니라 2단자 기반의 시냅스 소자의 경우 전체적인 시스템 구성을 위해 어레이 형태로 제작할 시 추가적인 선택 소자(Selector device) 및 회로 요소들이 필요하다는 치명적인 단점을 가지고 있다.
이러한 문제점에 대한 해결로 최근 트랜지스터 기반 시냅스 소자에 대한 연구가 활발히 연결되고 있다. 트랜지스터 기반 시냅스 소자의 경우 병렬적인 쓰기 및 읽기 동작이 가능하며, 추가적인 선택 소자가 필요 없다는 장점을 가지고 있다. 그 중 이온제어 트랜지스터의 경우, 실제 생물의 신경 전달 체계와 유사하게 이온에 의한 전위 조절로 채널 전도성 및 아날로그적 시냅스 가중치 갱신이 가능함은 물론 전해질 내의 아날로그적 이온 이동에 의해 선형적 시냅스 가중치 갱신이 가능하다는 장점을 가지고 있다.
하지만 기존의 이온제어 트랜지스터의 경우, 액체 혹은 이온 젤 형태의 전해질을 사용하여 제작되어 왔으며, 이는 대면적 공정 및 집적화가 필수적인 시냅스 소자 제작에 적합하지 못한 단점을 갖고 있다. 또한, 액체 혹은 이온 젤 형태의 전해질의 경우 시간에 따라 안정성 있는 소자 특성을 확보하기 어려운 문제점도 가지고 있다.
일 실시예들은, 내부에 존재하는 이온의 이동에 의해 채널 전도성 및 시냅스 가중치를 아날로그적으로 갱신하는 고체 전해질층을 활용함으로써, 안정성 있는 소자 특성을 확보하는 동시에 대면적 공정 및 집적화가 가능한 뉴로모픽 시냅스 소자를 제안한다.
보다 상세하게, 일 실시예들은 고체 전해질층 내부에 존재하는 양이온(Cation)과 음이온(Anion)의 선형적 이동에 의해 메모리 동작을 구현하고, 이온 이동에 의한 채널 전도성(Conductance) 변화를 시냅스 가중치(Weight)로 기억하는 뉴로모픽 시냅스 소자를 제안한다.
또한, 일 실시예들은 게이트 영역에 인가되는 전압 펄스의 폭, 주파수를 조절하거나, 채널 영역, 고체 전해질 영역, 게이트 영역, 소스 영역을 형성하는 물질을 조절함으로써, 실제 생물의 시냅스와 같이 STDP(Spike Timing Dependent Plasticity), STP(Short Term Plasticity), LTP(Long Term Plasticity) 특성을 구현하는 뉴로모픽 시냅스 소자를 제안한다.
일 실시예에 따르면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 반도체 기판 상에 형성되는 채널 영역; 상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역; 상기 채널 영역의 상부에 배치되는 층간 절연막; 상기 층간 절연막의 상부에 형성되는 게이트 영역; 및 상기 층간 절연막과 상기 게이트 영역 사이에 삽입되는 고체 전해질층을 포함한다.
일측에 따르면, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 상기 게이트 영역에 전압 펄스가 인가됨에 응답하여 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성을 아날로그적으로 갱신하는 것을 특징으로 할 수 있다.
다른 일측에 따르면, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 내부에 이온이 선형적 및 아날로그적으로 분포하는 상기 고체 전해질층의 특성을 이용하여, 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성을 아날로그적으로 갱신하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 상기 채널 전도성을 아날로그적으로 갱신함으로써, 시냅스 가중치를 아날로그적으로 표현하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 고체 전해질층은, 이온 전도도가 높고 고체 상태로 존재하는 황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, Argyrodite, LPS(Lithium phosphorus sulfide), LPS + LiCl], 산화물계 소재[Perovskite, NASICON(Na1+xZr2SixP3-xO12, 0<x<3), LISICON(Li2+2xZn1-xGeO4), LiPON(LixPOyNz), Garnet] 또는 이온 전도성 폴리머[PEO(Polyethylene oxide), PEG(Polyethylene glycol), PEGDMA(Polyethylene glycol dimethacrylate), PTFE(Polytetrafluoroethylene), PEEK(Polyether ether ketone), Nafion(C7HF13O5S·C2F4)] 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은, 수평 방향 또는 수직 방향으로 형성되는 구조의 반도체 영역을 형성하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 채널 영역은, 실리콘(Si), 게르마늄(Ge, SiGe), III-V족 화합물 또는 2-D 물질(Carbon nanotube, MoS2, 그래핀 등) 중 적어도 하나의 반도체 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 소스 영역 및 상기 드레인 영역은, 상기 채널 영역을 형성하는 반도체 물질에 불순물 이온이 주입된 형태로 형성되거나, Al, W, Ti, Co, Ni, Er 또는 Pt 중 적어도 하나를 포함하는 실리사이드 합금으로 형성되거나, Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속으로 형성되는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 층간 절연막은, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 시냅스 가중치 갱신 시 또는 트랜지스터 동작 시 상기 게이트 영역과 상기 채널 영역 사이를 절연시킬 수 있는 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수(Low-k)의 유전막 중 적어도 하나의 물질을 포함하는 것을 특징으로 할 수 있다.
또 다른 일측에 따르면, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 상기 소스 영역 및 상기 드레인 영역의 상부에 위치한 채, 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수의 유전막 중 적어도 하나의 물질로 형성되는 희생 절연막을 더 포함할 수 있다.
또 다른 일측에 따르면, 상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 상기 게이트 영역의 단자, 상기 소스 영역의 단자 및 상기 드레인 영역의 단자로 구성되는 3단자 또는 상기 게이트 영역의 단자, 상기 소스 영역의 단자 및 상기 드레인 영역과 함께 바디 단자로 구성되는 4단자로 구현되는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법은, 반도체 기판 상에 층간 절연막, 고체 전해질층, 게이트 영역을 증착하는 단계; 상기 반도체 기판 상에 형성된 채널 영역의 상부에 위치하는 상기 층간 절연막, 상기 고체 전해질층 및 상기 게이트 영역의 일부를 패터닝하는 단계; 상기 패터닝된 결과 노출되는 상기 반도체 기판의 일부-상기 반도체 기판의 일부는 상기 채널 영역의 양측에 위치함-에 소스 영역 및 드레인 영역을 형성하는 단계; 및 상기 소스 영역 및 상기 드레인 영역의 상부에 희생 절연막을 증착하는 단계를 포함한다.
일 실시예에 따르면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법은, 반도체 기판 상에 소스 영역 및 드레인 영역을 형성하는 단계-상기 반도체 기판 상에 형성된 채널 영역의 상부에는 더미 게이트가 위치함-; 상기 반도체 기판의 상부에 희생 절연막을 증착하는 단계; 상기 더미 게이트를 선택적으로 제거하는 단계; 및 상기 더미 게이트가 제거된 공간에 층간 절연막, 고체 전해질층, 게이트 영역을 형성하는 단계를 포함한다.
일 실시예에 따르면, 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들로 구성된 시냅스 어레이는, 상기 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각은, 반도체 기판 상에 형성되는 채널 영역; 상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역; 상기 채널 영역의 상부에 배치되는 층간 절연막; 상기 층간 절연막의 상부에 형성되는 게이트 영역; 및 상기 층간 절연막과 상기 게이트 영역 사이에 삽입되는 고체 전해질층을 포함한다.
일측에 따르면, 상기 시냅스 어레이는, 상기 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각에서 상기 게이트 영역의 단자를 통해 시냅스 가중치를 갱신하고 상기 드레인 영역의 단자를 통해 상기 갱신된 시냅스 가중치의 읽기를 수행하는 병렬 동작을 지원하는 것을 특징으로 할 수 있다.
일 실시예에 따르면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는, 반도체 기판 상에 형성되는 채널 영역; 상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역; 상기 채널 영역의 상부에 배치되는 층간 절연막; 상기 층간 절연막의 상부에 형성되는 게이트 영역; 및 상기 층간 절연막과 상기 게이트 영역 사이에 삽입된 채 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 기초로, 상기 게이트 영역에 전압 펄스가 인가됨에 응답하여 상기 내부에 존재하는 상기 이온의 이동에 의해 채널 전도성을 아날로그적으로 갱신하는 고체 전해질층을 포함하고, 상기 채널 전도성을 아날로그적으로 갱신함으로써, 시냅스 가중치를 아날로그적으로 표현하는 것을 특징으로 한다.
일 실시예들은, 내부에 존재하는 이온의 이동에 의해 채널 전도성 및 시냅스 가중치를 아날로그적으로 갱신하는 고체 전해질층을 활용함으로써, 안정성 있는 소자 특성을 확보하는 동시에 대면적 공정 및 집적화가 가능한 뉴로모픽 시냅스 소자를 제안할 수 있다.
보다 상세하게, 일 실시예들은 고체 전해질층 내부에 존재하는 양이온과 음이온의 선형적 이동에 의해 메모리 동작을 구현하고, 이온 이동에 의한 채널 전도성 변화를 시냅스 가중치로 기억하는 뉴로모픽 시냅스 소자를 제안할 수 있다.
또한, 일 실시예들은 게이트 영역에 인가되는 전압 펄스의 폭, 주파수를 조절하거나, 채널 영역, 고체 전해질 영역, 게이트 영역, 소스 영역을 형성하는 물질을 조절함으로써, 실제 생물의 시냅스와 같이 STDP, STP, LTP 특성을 구현하는 뉴로모픽 시냅스 소자를 제안할 수 있다.
따라서, 일 실시예들은 딥 뉴럴 네트워크뿐만 아니라 스파이킹 뉴럴 네트워크(Spiking neural network)에서도 사용 가능한 뉴로모픽 시냅스 소자를 제안할 수 있다.
일 실시예들은 상기 효과들로 한정되는 것이 아니며, 기술적 사상 및 기술 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있다.
도 1은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자를 나타낸 사시도이다.
도 2a는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트 전압(VG)에 대한 드레인 전류(ID)를 측정한 그래프이다.
도 2b 내지 2c는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에서 고체 전해질층 내의 이온 이동에 의한 채널 전도성 갱신 동작을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에 포함되는 고체 전해질층의 가중치 강화 특성 및 가중치 약화 특성을 설명하기 위한 그래프이다.
도 4는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 나타낸 플로우 차트이다.
도 5a 내지 5d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 6은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 8은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자로 구성되는 시냅스 어레이를 나타낸 도면이다.
도 2a는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트 전압(VG)에 대한 드레인 전류(ID)를 측정한 그래프이다.
도 2b 내지 2c는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에서 고체 전해질층 내의 이온 이동에 의한 채널 전도성 갱신 동작을 설명하기 위한 도면이다.
도 3은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에 포함되는 고체 전해질층의 가중치 강화 특성 및 가중치 약화 특성을 설명하기 위한 그래프이다.
도 4는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 나타낸 플로우 차트이다.
도 5a 내지 5d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 6은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 나타낸 플로우 차트이다.
도 7a 내지 7d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 설명하기 위한 X-Z 단면도이다.
도 8은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자로 구성되는 시냅스 어레이를 나타낸 도면이다.
이하, 실시예들을 첨부된 도면을 참조하여 상세하게 설명한다. 그러나 본 발명이 실시예들에 의해 제한되거나 한정되는 것은 아니다. 또한, 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
또한, 본 명세서에서 사용되는 용어(Terminology)들은 본 발명의 바람직한 실시예를 적절히 표현하기 위해 사용된 용어들로서, 이는 사용자, 운용자의 의도 또는 본 발명이 속하는 분야의 관례 등에 따라 달라질 수 있다. 따라서, 본 용어들에 대한 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
도 1은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자를 나타낸 사시도이다. 이하, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는 편의상 수평 방향으로 형성되는 구조인 것으로 설명되나, 집적화 측면에서 수직 방향으로 형성되는 구조를 갖게 될 수도 있다.
도 1을 참조하면, 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 반도체 기판(110), 채널 영역(120), 소스 영역(130) 및 드레인 영역(140), 층간 절연막(150), 게이트 영역(160) 및 고체 전해질층(170)을 포함할 수 있다.
반도체 기판(110)은 실리콘 웨이퍼(Silicon wafer), 스트레인드 실리콘 웨이퍼(Strained silicon wafer), 게르마늄 웨이퍼(Germanium wafer), 스트레인드 게르마늄 웨이퍼(Strained germanium wafer), 또는 실리콘 게르마늄 웨이퍼(Silicon germanium wafer) 중 어느 하나가 선택되어 사용될 수 있다.
채널 영역(120)은 반도체 기판(110) 상에 실리콘(Si), 게르마늄(Ge, SiGe), III-V족 화합물 또는 2-D 물질(Carbon nanotube, MoS2, 그래핀 등) 중 적어도 하나의 반도체 물질로 형성될 수 있다.
소스 영역(130) 및 드레인 영역(140)은 채널 영역(120)의 양측에 형성될 수 있으며, 보다 상세하게 채널 영역(120)을 형성하는 반도체 물질에 불순물 이온(비소(As), 인(P) 등의 N형 불순물 또는 붕소(B) 등의 P형 불순물)이 주입된 형태로 형성되거나, Al, W, Ti, Co, Ni, Er 또는 Pt 중 적어도 하나를 포함하는 실리사이드 합금으로 형성되거나, Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속으로 형성될 수 있다. 일례로, 채널 영역(120), 소스 영역(130) 및 드레인 영역(140)을 포함하는 반도체 기판(110)인 반도체 영역이 불순물 이온 주입으로 형성될 경우 소스 영역(130) 및 드레인 영역(140)은 Al, W, Ti, Co, Ni, Er 또는 Pt 등의 실리사이드 합금이 배치되어 형성될 수 있다. 다른 예로, 반도체 영역이 2-D 물질로 형성될 경우 소스 영역(130) 및 드레인 영역(140)은 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속이 배치되어 형성될 수 있다.
이 때, 소스 영역(130) 및 드레인 영역(140)은 각각의 불순물 이온 타입이 동일해야 하며, 채널 영역(120)의 불순물 이온 타입은 소스 영역(130) 및 드레인 영역(140) 각각의 불순물 이온 타입과 다를 수 있다. 단, 무접합 구조(Junctionless structure)에서는 채널 영역(120)의 불순물 이온 타입이 소스 영역(130) 및 드레인 영역(140) 각각의 불순물 이온 타입과 동일할 수 있다.
이와 같은 채널 영역(120), 소스 영역(130) 및 드레인 영역(140)은 반도체 영역을 이루게 되며, 실리콘 웨이퍼, 게르마늄 웨이퍼, III-V족 화합물 웨이퍼, 2-D 물질(CNT, MoS2 등) 중 적어도 하나로 형성될 수 있으며, 외부로부터 고립될 수 있다.
이러한 반도체 영역은 불순물 이온 주입을 통해 N+형/P형/N+형(소스 영역(130)/채널 영역(120)/드레인 영역(140)) 또는 P+형/N형/P+형(소스 영역(130)/채널 영역(120)/드레인 영역(140))으로 형성될 수 있다. 일례로, 반도체 영역은 반도체 기판(110) 상에서 이온 주입(Ion implant), 에피택셜 성장(Epitaxial growth) 또는 선택적 에피택셜 성장(Selective epitaxial growth)을 통하여 형성될 수 있다. 에피택셜 성장이 이용될 경우, 반도체 영역은 실리콘(Silicon), 스트레인드 실리콘(Strained silicon), 실리콘 게르마늄(Silicon germanium) 또는 실리콘 카바이드(Silicon carbide) 중 적어도 하나로 형성될 수 있다.
이에, 소스 영역(130)/채널 영역(120)/드레인 영역(140) 순으로 구성되는 반도체 영역은, 접합 구조인 경우 N+형/P형/N+형 또는 P+형/N형/P+형을 갖게 될 수 있으며, 무접합 구조인 경우 N+형/N+형/N+형을 갖게 될 수 있다.
층간 절연막(150)은 채널 영역(120)의 상부에 배치되며, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 시냅스 가중치 갱신 시 또는 트랜지스터 동작 시 게이트 영역(160)과 채널 영역(120) 사이를 절연시킬 수 있는 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수(low-k)의 유전막 중 적어도 하나의 물질로 형성될 수 있다.
게이트 영역(160)은 층간 절연막(150)의 상부에 형성될 수 있으며, 게이트 영역(160)과 층간 절연막(150) 사이에는 고체 전해질층(170)이 삽입될 수 있다.
고체 전해질층(170)은 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 갖도록 이온 전도도가 높고 고체 상태로 존재하는 황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, Argyrodite, LPS(Lithium phosphorus sulfide), LPS + LiCl], 산화물계 소재[Perovskite, NASICON(Na1+xZr2SixP3-xO12, 0<x<3), LISICON(Li2+2xZn1-xGeO4), LiPON(LixPOyNz), Garnet] 또는 이온 전도성 폴리머[PEO(Polyethylene oxide), PEG(Polyethylene glycol), PEGDMA(Polyethylene glycol dimethacrylate), PTFE(Polytetrafluoroethylene), PEEK(Polyether ether ketone), Nafion(C7HF13O5S·C2F4)] 중 적어도 하나의 물질로 형성될 수 있다.
이 때, 고체 전해질층(170)은 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 채널 전도성(이하, 채널 전도성은 채널 영역(120)의 전도성을 의미함)을 변화시키는데 사용될 수 있다. 즉, 고체 전해질층(170)을 포함하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 게이트 영역(160)에 문턱 전압(Threshold voltage) 이상의 전압이 인가되고 드레인 영역(140)에 특정 전압이 인가됨에 따라 채널 영역(120)을 통해 전류가 흐르는 FET(Field effective transistor)의 동작 원리로 구동될 수 있다. 이에 대한 상세한 설명은 아래의 도 2a 내지 2c를 참조하여 기재하기로 한다.
또한, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 소스 영역(130) 및 드레인 영역(140)의 상부에 위치한 채, 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수(low-k)의 유전막 중 적어도 하나의 물질로 형성되는 희생 절연막(180)을 더 포함할 수 있다.
도 2a는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트 전압(VG)에 대한 드레인 전류(ID)를 측정한 그래프이고, 도 2b 내지 2c는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에서 고체 전해질층 내의 이온 이동에 의한 채널 전도성 갱신 동작을 설명하기 위한 도면이다.
도 2a 내지 2c를 참조하면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 게이트 영역(160)에 삽입되는 고체 전해질층(170) 내부의 이온 이동에 의한 전하로 채널 전도성을 변화시킬 수 있으며, 이에 따라 도 2a의 그래프에서 나타나듯이 게이트 전압(VG)에 따른 드레인 전류(ID)가 반시계 방향(①→②→③→④)의 이력 곡선(Hysteresis)을 갖게 될 수 있다.
예를 들어, 도 2b와 같이 게이트 영역(160)에 양의 전압 펄스가 인가되는 경우, 고체 전해질층(170) 내부에 존재하는 양이온이 채널 영역(120) 가까이로 이동하거나 음이온이 게이트 영역(160) 가까이로 이동함에 따라(또는 양이온이 채널 영역(120) 가까이로 이동하는 동시에 음이온이 게이트 영역(160) 가까이로 이동함에 따라), 채널 영역(120) 부근의 전위가 높아지게 된다. 이에, 반도체 채널의 인버젼(Inversion)이 쉽게 되어 문턱 전압이 감소하고 채널 전도성이 증가될 수 있다.
다른 예를 들면, 도 2c와 같이 게이트 영역(160)에 음의 전압 펄스가 인가되는 경우, 고체 전해질 영역(170) 내부에 존재하는 음이온이 채널 영역(120) 가까이로 이동하거나 양이온이 게이트 영역(160) 가까이로 이동함에 따라(또는 음이온이 채널 영역(120) 가까이로 이동하는 동시에 양이온이 게이트 영역(160) 가까이로 이동함에 따라), 채널 영역(120) 부근의 전위가 낮아지게 된다. 이에, 반도체 채널의 인버젼이 어려워져 문턱 전압이 증가하고 채널 전도성이 감소될 수 있다.
이와 같은 고체 전해질층(170) 내부의 이온 이동에 의한 전하로 변화, 갱신되는 채널 전도성은, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 시냅스 가중치를 나타낼 수 있다. 즉, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 고체 전해질층(170) 내부의 이온 이동에 기초하여 채널 전도성을 갱신함으로써, 시냅스 가중치의 증가(Potentiation) 또는 감소(Depression)를 표현할 수 있다.
예를 들어, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는 전술된 도 2b 및 2c와 관련된 설명과 같이, 채널 전도성인 시냅스 가중치를 증가시키거나 감소시킬 수 있다. 보다 구체적인 예를 들면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 도 2b와 같이 게이트 영역(160)에 양의 전압 펄스를 인가하여, 고체 전해질층(170) 내부에 존재하는 양이온을 채널 영역(120) 가까이로 이동시키거나 음이온을 게이트 영역(160) 가까이로 이동시켜, 채널 영역(120) 부근의 전위를 높여, 채널 전도성으로 표현되는 시냅스 가중치를 증가시킬 수 있다. 다른 구체적인 예를 들면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 도 2c와 같이 게이트 영역(160)에 음의 전압 펄스를 인가하여, 고체 전해질층(170) 내부에 존재하는 음이온을 채널 영역(120) 가까이로 이동시키거나 양이온을 게이트 영역(160) 가까이로 이동시켜, 채널 영역(120) 부근의 전위를 낮춰, 채널 전도성으로 표현되는 시냅스 가중치를 감소시킬 수 있다.
이처럼 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)에서는 고체 전해질층(170) 내부에 존재하는 양이온 및 음이온의 이동으로 메모리 동작 구현이 가능하며, 이온 이동에 의한 채널 전도성 변화가 시냅스 가중치로 기억됨으로써 뉴로모픽 컴퓨팅 연산에서의 시냅스 소자 특성이 구현될 수 있다.
이상, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 채널 전도성 변화로 시냅스 가중치를 표현하는 시냅스 소자 특성을 구현하는 것으로 설명되었으나, 이에 제한되거나 한정되지 않고 게이트 영역(160)에 인가되는 전압 펄스의 폭, 주파수 또는 채널 영역(120), 고체 전해질층(170), 게이트 영역(160)의 물질을 조절하여, 실제 생물의 시냅스와 같이 STDP(Spike timing dependent plasticity), STP(Short term plasticity), LTP(Long term plasticity) 특성을 구현할 수 있어 딥 뉴럴 네트워크(Deep neural network)뿐만 아니라 스파이킹 뉴럴 네트워크(Spiking neural network)에서도 사용될 수 있다.
특히, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 채널 전도성인 시냅스 가중치를 선형적 및 아날로그적으로 갱신할 수 있다. 이에 대한 상세한 설명은 아래의 도 3을 참조하여 기재하기로 한다.
도 3은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에 포함되는 고체 전해질층의 가중치 강화 특성 및 가중치 약화 특성을 설명하기 위한 그래프이다.
도 3을 참조하면, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 도면의 그래프와 같이 시냅스 가중치 강화 단계 및 약화 단계에 걸쳐 선형적이고 아날로그적인 많은 수의 시냅스 가중치의 단계들을 가질 수 있다. 이는, 고체 전해질층(170) 내부의 이온이 선형적 및 아날로그적으로 분포하는 특성에 의한 것으로, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는 이와 같은 고체 전해질층(170)의 특성을 이용함으로써, 게이트 영역(160)에 전압 펄스가 인가됨에 응답하여 고체 전해질층(170) 내부에 존재하는 이온의 이동에 의해 채널 전도성을 선형적이고 아날로그적으로 갱신하여 시냅스 가중치를 선형적 및 아날로그적으로 표현할 수 있다.
이상 설명된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 내부에 존재하는 이온의 이동에 의해 채널 전도성 및 시냅스 가중치를 아날로그적으로 갱신하는 고체 전해질층(170)을 활용함으로써, 안정성 있는 소자 특성을 확보하는 동시에 대면적 공정 및 집적화가 가능할 수 있다. 이와 같은 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 제조 방법은, 게이트 영역(160)을 먼저 형성하는 게이트 퍼스트(Gate-first) 공정 또는 게이트 영역(160)을 마지막에 형성하는 게이트-라스트(Gate-last) 공정 중 어느 하나의 공정을 선택적으로 이용할 수 있다. 게이트-퍼스트 공정을 이용하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-퍼스트 제조 방법은 도 4 및 5a 내지 5d를 참조하여 기재하기로 하며, 게이트-라스트 공정을 이용하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-퍼스트 제조 방법은 도 6 및 도 7a 내지 7d를 참조하여 기재하기로 한다.
또한, 이상 설명된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 게이트 영역(160)의 단자, 소스 영역(130)의 단자 및 드레인 영역(140)의 단자로 구성되는 3단자로 구현될 수 있다. 그러나 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는 이에 제한되거나 한정되지 않고 게이트 영역(160)의 단자, 소스 영역(130)의 단자 및 드레인 영역(140)의 단자와 함께 바디 단자로 구성되는 4단자로 구현될 수도 있다.
또한, 이상 설명된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 복수 개 구비됨으로써, 하나의 시냅스 어레이를 형성할 수 있다. 이에 대한 상세한 설명은 도 8을 참조하여 기재하기로 한다.
도 4는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 나타낸 플로우 차트이고, 도 5a 내지 5d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법을 설명하기 위한 X-Z 단면도이다. 이하, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-퍼스트 제조 방법을 통해 제조 완료되는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 도 1 내지 3을 통해 설명된 구조 및 특성을 갖게 될 수 있으며, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-퍼스트 제조 방법을 수행하는 주체는 자동화 및 기계화된 제조 시스템일 수 있다.
도 4 내지 5a 내지 5d를 참조하면, 제조 시스템은 단계(S410)에서 도 5a와 같이, 반도체 기판(110) 상에 층간 절연막(150), 고체 전해질층(170), 게이트 영역(160)을 순차적으로 증착할 수 있다. 특히, 제조 시스템은 이온 전도도가 높고 고체 상태로 존재하는 황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, Argyrodite, LPS(Lithium phosphorus sulfide), LPS + LiCl], 산화물계 소재[Perovskite, NASICON(Na1+xZr2SixP3-xO12, 0<x<3), LISICON(Li2+2xZn1-xGeO4), LiPON(LixPOyNz), Garnet] 또는 이온 전도성 폴리머[PEO(Polyethylene oxide), PEG(Polyethylene glycol), PEGDMA(Polyethylene glycol dimethacrylate), PTFE(Polytetrafluoroethylene), PEEK(Polyether ether ketone), Nafion(C7HF13O5S·C2F4)] 중 적어도 하나의 물질로 고체 전해질층(170)을 형성함으로써, 제조 완료된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자가 내부에 이온이 선형적 및 아날로그적으로 분포하는 고체 전해질층(170)의 특성을 이용하여 채널 전도성을 선형적 및 아날로그적으로 갱신하도록 할 수 있다.
이 때, 반도체 기판(100)의 상부 영역에는 채널 영역(120)이 형성되어 있을 수 있다.
이어서, 제조 시스템은 단계(S420)에서 도 5b와 같이, 반도체 기판(110) 상에 형성된 채널 영역(120)의 상부에 위치하는 층간 절연막(150), 고체 전해질층(170) 및 게이트 영역(160)의 일부(510)를 패터닝할 수 있다. 예를 들어, 제조 시스템은 채널 영역(120)의 상부에 위치하는 층간 절연막(150), 고체 전해질층(170) 및 게이트 영역(160)의 일부(510)에 감광막(Photoresistance; PR)(511)을 배치함으로써, 채널 영역(120)의 상부에 위치하는 층간 절연막(150), 고체 전해질층(170) 및 게이트 영역(160)의 일부(510)를 남기는 패터닝을 수행할 수 있다.
단계(S420)에서 사용된 PR(511)은 단계(S430) 이전에 제거될 수 있다.
그 다음, 제조 시스템은 단계(S430)에서 도 5b 내지 5c와 같이, 패터닝된 결과 노출되는 반도체 기판(110)의 일부(520)(반도체 기판(110)의 일부(520)는 채널 영역(120)의 양측에 위치함)에 소스 영역(130) 및 드레인 영역(140)을 형성할 수 있다. 예를 들어, 제조 시스템은 패터닝된 결과 노출되는 반도체 기판(110)의 일부(520)에, 불순물 이온 주입, Al, W, Ti, Co, Ni, Er 또는 Pt 중 적어도 하나를 포함하는 실리사이드 합금 증착 또는 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속 증착 중 어느 하나를 통해 소스 영역(130) 및 드레인 영역(140)을 형성할 수 있다. 이 때, 실리사이드 합금 증착 또는 금속 증착으로 소스 영역(130) 및 드레인 영역(140)이 형성되는 경우, 잉크젯 프린팅 방식, 스프레이 등의 인쇄 공정, 화학 증착법(Chemical vapor deposition), 진공증착법(Evaporation) 또는 스퍼터링(Sputtering) 중 하나의 방식이 활용될 수 있다.
그 후, 제조 시스템은 단계(S440)에서 도 5d와 같이, 소스 영역(130) 및 드레인 영역(140)의 상부에 희생 절연막(180)을 증착할 수 있다. 또한, 단계(S440)에서 제조 시스템은, 후반 공정(Back-end of line; BEOL)을 통해 컨택(미도시)을 형성할 수 있다.
도 6은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 나타낸 플로우 차트이고, 도 7a 내지 7d는 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법을 설명하기 위한 X-Z 단면도이다. 이하, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-라스트 제조 방법을 통해 제조 완료되는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)는, 도 1 내지 3을 통해 설명된 구조 및 특성을 갖게 될 수 있으며, 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)의 게이트-라스트 제조 방법을 수행하는 주체는 자동화 및 기계화된 제조 시스템일 수 있다.
도 6 내지 7a 내지 7d를 참조하면, 제조 시스템은 단계(S610)에서 도 7a와 같이, 반도체 기판(110) 상에 소스 영역(130) 및 드레인 영역(140)을 형성할 수 있다. 이 때, 반도체 기판(110) 상에는 채널 영역(120)이 형성되어 있으며, 채널 영역(120)의 상부에는 더미 게이트(190)가 위치할 수 있다.
예를 들어, 제조 시스템은 반도체 기판(110) 상 채널 영역(120)의 양측에 배치되는 영역에, 불순물 이온 주입, Al, W, Ti, Co, Ni, Er 또는 Pt 중 적어도 하나를 포함하는 실리사이드 합금 증착 또는 Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속 증착 중 어느 하나를 통해 소스 영역(130) 및 드레인 영역(140)을 형성할 수 있다. 이 때, 실리사이드 합금 증착 또는 금속 증착으로 소스 영역(130) 및 드레인 영역(140)이 형성되는 경우, 잉크젯 프린팅 방식, 스프레이 등의 인쇄 공정, 화학 증착법(Chemical vapor deposition), 진공증착법(Evaporation) 또는 스퍼터링(Sputtering) 중 하나의 방식이 활용될 수 있다.
이어서, 제조 시스템은 단계(S620)에서 도 7b와 같이, 반도체 기판(110)의 상부에 희생 절연막(180)을 증착할 수 있다.
그 다음, 제조 시스템은 단계(S630)에서 도 7b 내지 7c와 같이, 더미 게이트(190)를 선택적으로 제거할 수 있다. 예를 들어, 제조 시스템은 더미 게이트(190)가 노출될 때까지 희생 절연막(180)을 화학적으로 연마, 평탄화한 뒤, 더미 게이트(1890)만을 선택적으로 제거할 수 있다.
그 후, 제조 시스템은 단계(S640)에서 도 7c 내지 7d와 같이, 더미 게이트(190)가 제거된 공간(710)에 층간 절연막(150), 고체 전해질층(170), 게이트 영역(160)을 형성할 수 있다. 특히, 제조 시스템은 이온 전도도가 높고 고체 상태로 존재하는 황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, Argyrodite, LPS(Lithium phosphorus sulfide), LPS + LiCl], 산화물계 소재[Perovskite, NASICON(Na1+xZr2SixP3-xO12, 0<x<3), LISICON(Li2+2xZn1-xGeO4), LiPON(LixPOyNz), Garnet] 또는 이온 전도성 폴리머[PEO(Polyethylene oxide), PEG(Polyethylene glycol), PEGDMA(Polyethylene glycol dimethacrylate), PTFE(Polytetrafluoroethylene), PEEK(Polyether ether ketone), Nafion(C7HF13O5S·C2F4)] 중 적어도 하나의 물질로 고체 전해질층(170)을 형성함으로써, 제조 완료된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자가 내부에 이온이 선형적 및 아날로그적으로 분포하는 고체 전해질층(170)의 특성을 이용하여 채널 전도성을 선형적 및 아날로그적으로 갱신하도록 할 수 있다.
또한, 단계(S640)에서 제조 시스템은, 후반 공정(Back-end of line; BEOL)을 통해 컨택(미도시)을 형성할 수 있다.
도 8은 일 실시예에 따른 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자로 구성되는 시냅스 어레이를 나타낸 도면이다.
도 8을 참조하면, 시냅스 어레이(800)는, 도 1 내지 3을 참조하여 설명된 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자(100)가 도 8과 같이 복수 개 구비되어 구현될 수 있다. 이에, 시냅스 어레이(800)는 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들로 구성될 수 있으며, 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각(100)은, 전술된 바와 같이 반도체 기판(110) 상에 형성되는 채널 영역(120). 채널 영역(120)의 양측에 형성되는 소스 영역(130) 및 드레인 영역(140), 채널 영역(120)의 상부에 배치되는 층간 절연막(150), 층간 절연막(150)의 상부에 형성되는 게이트 영역(160) 및 층간 절연막(150)과 게이트 영역(160) 사이에 삽입되는 고체 전해질층(170)을 포함할 수 있다.,
이와 같은 시냅스 어레이(800)는 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각(100)에서 게이트 영역(160)의 단자와 드레인 영역(140)의 단자가 분리된 구조를 갖기 때문에, 게이트 영역(160)의 단자를 통해 시냅스 가중치를 갱신하고 드레인 영역(140)의 단자를 통해 시냅스 가중치의 읽기를 수행하는 병렬 동작을 지원할 수 있다.
이상과 같이 실시예들이 비록 한정된 실시예와 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.
110: 반도체 기판
120: 채널 영역
130: 소스 영역
140: 드레인 영역
150: 층간 절연막
160: 게이트 영역
170: 고체 전해질층
180: 희생 절연막
190: 더미 게이트
120: 채널 영역
130: 소스 영역
140: 드레인 영역
150: 층간 절연막
160: 게이트 영역
170: 고체 전해질층
180: 희생 절연막
190: 더미 게이트
Claims (16)
- 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자에 있어서,
반도체 기판 상에 형성되는 채널 영역;
상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역;
상기 채널 영역의 상부에 배치되는 층간 절연막;
상기 층간 절연막의 상부에 형성되는 게이트 영역; 및
상기 층간 절연막과 상기 게이트 영역 사이에 삽입된 채, 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 갖는 고체 전해질층
을 포함하고,
상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는,
상기 게이트 영역에 전압 펄스가 인가됨에 응답하여, 상기 고체 전해질층의 특성을 이용해 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성을 아날로그적으로 갱신하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 삭제
- 삭제
- 제1항에 있어서,
상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는,
상기 채널 전도성을 아날로그적으로 갱신함으로써, 시냅스 가중치를 아날로그적으로 표현하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 고체 전해질층은,
이온 전도도가 높고 고체 상태로 존재하는 황화물계 소재[Li10GeP2S12, Li9.54Si1.74P1.44S11.7Cl0.3, Argyrodite, LPS(Lithium phosphorus sulfide), LPS + LiCl], 산화물계 소재[Perovskite, NASICON(Na1+xZr2SixP3-xO12, 0<x<3), LISICON(Li2+2xZn1-xGeO4), LiPON(LixPOyNz), Garnet] 또는 이온 전도성 폴리머[PEO(Polyethylene oxide), PEG(Polyethylene glycol), PEGDMA(Polyethylene glycol dimethacrylate), PTFE(Polytetrafluoroethylene), PEEK(Polyether ether ketone), Nafion(C7HF13O5S·C2F4)] 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 채널 영역, 상기 소스 영역 및 상기 드레인 영역은,
수평 방향 또는 수직 방향으로 형성되는 구조의 반도체 영역을 형성하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 채널 영역은,
실리콘(Si), 게르마늄(Ge, SiGe), III-V족 화합물 또는 2-D 물질(Carbon nanotube, MoS2, 그래핀 등) 중 적어도 하나의 반도체 물질을 포함하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 소스 영역 및 상기 드레인 영역은,
상기 채널 영역을 형성하는 반도체 물질에 불순물 이온이 주입된 형태로 형성되거나, Al, W, Ti, Co, Ni, Er 또는 Pt 중 적어도 하나를 포함하는 실리사이드 합금으로 형성되거나, Au, Al, Ag, Mg, Ca, Yb, Cs-ITO, Ti, Cr 또는 Ni 중 적어도 하나의 금속으로 형성되는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 층간 절연막은,
상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 시냅스 가중치 갱신 시 또는 트랜지스터 동작 시 상기 게이트 영역과 상기 채널 영역 사이를 절연시킬 수 있는 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수(Low-k)의 유전막 중 적어도 하나의 물질을 포함하는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 소스 영역 및 상기 드레인 영역의 상부에 위치한 채, 실리콘 산화물(SiO2), 게르마늄 산화물(GeO2), 고체 산화막(Oxide) 또는 낮은 유전 상수의 유전막 중 적어도 하나의 물질로 형성되는 희생 절연막
을 더 포함하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 제1항에 있어서,
상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자는,
상기 게이트 영역의 단자, 상기 소스 영역의 단자 및 상기 드레인 영역의 단자로 구성되는 3단자 또는 상기 게이트 영역의 단자, 상기 소스 영역의 단자 및 상기 드레인 영역과 함께 바디 단자로 구성되는 4단자로 구현되는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자. - 반도체 기판 상에 층간 절연막, 고체 전해질층, 게이트 영역을 증착하는 단계;
상기 반도체 기판 상에 형성된 채널 영역의 상부에 위치하는 상기 층간 절연막, 상기 고체 전해질층 및 상기 게이트 영역의 일부를 패터닝하는 단계;
상기 패터닝된 결과 노출되는 상기 반도체 기판의 일부-상기 반도체 기판의 일부는 상기 채널 영역의 양측에 위치함-에 소스 영역 및 드레인 영역을 형성하는 단계; 및
상기 소스 영역 및 상기 드레인 영역의 상부에 희생 절연막을 증착하는 단계
를 포함하고,
상기 고체 전해질층은,
상기 게이트 영역에 전압 펄스가 인가됨에 응답하여, 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성이 아날로그적으로 갱신되도록 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 갖는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-퍼스트 제조 방법. - 반도체 기판 상에 소스 영역 및 드레인 영역을 형성하는 단계-상기 반도체 기판 상에 형성된 채널 영역의 상부에는 더미 게이트가 위치함-;
상기 반도체 기판의 상부에 희생 절연막을 증착하는 단계;
상기 더미 게이트를 선택적으로 제거하는 단계; 및
상기 더미 게이트가 제거된 공간에 층간 절연막, 고체 전해질층, 게이트 영역을 형성하는 단계
를 포함하고,
상기 고체 전해질층은,
상기 게이트 영역에 전압 펄스가 인가됨에 응답하여, 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성이 아날로그적으로 갱신되도록 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 갖는 것을 특징으로 하는 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자의 게이트-라스트 제조 방법. - 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들로 구성된 시냅스 어레이에 있어서,
상기 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각은,
반도체 기판 상에 형성되는 채널 영역;
상기 채널 영역의 양측에 형성되는 소스 영역 및 드레인 영역;
상기 채널 영역의 상부에 배치되는 층간 절연막;
상기 층간 절연막의 상부에 형성되는 게이트 영역; 및
상기 층간 절연막과 상기 게이트 영역 사이에 삽입된 채, 내부에 이온이 선형적 및 아날로그적으로 분포하는 특성을 갖는 고체 전해질층
을 포함하고,
상기 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각은,
상기 게이트 영역에 전압 펄스가 인가됨에 응답하여, 상기 고체 전해질층의 특성을 이용해 상기 고체 전해질층 내부에 존재하는 이온의 이동에 의해 채널 전도성을 아날로그적으로 갱신하는 것을 특징으로 하는 시냅스 어레이. - 제14항에 있어서,
상기 시냅스 어레이는,
상기 복수의 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자들 각각에서 상기 게이트 영역의 단자를 통해 시냅스 가중치를 갱신하고 상기 드레인 영역의 단자를 통해 상기 갱신된 시냅스 가중치의 읽기를 수행하는 병렬 동작을 지원하는 것을 특징으로 하는 시냅스 어레이.
- 삭제
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/385,329 US20220036168A1 (en) | 2020-07-29 | 2021-07-26 | Ion controllable transistor for neuromorphic synapse device and manufacturing method thereof |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020200094128 | 2020-07-29 | ||
| KR20200094128 | 2020-07-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20220014794A KR20220014794A (ko) | 2022-02-07 |
| KR102424747B1 true KR102424747B1 (ko) | 2022-07-25 |
Family
ID=80253441
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020200177102A KR102424747B1 (ko) | 2020-07-29 | 2020-12-17 | 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102424747B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114664961A (zh) * | 2022-03-24 | 2022-06-24 | 湘潭大学 | 模拟神经网络中突触可塑性的光突触器件及其制备方法 |
| CN115275003B (zh) * | 2022-07-18 | 2024-04-30 | 北京大学 | 一种液-液界面型忆阻器及兴奋型神经突触器件 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10429343B1 (en) * | 2017-02-09 | 2019-10-01 | National Technology & Engineering Solutions Of Sandia, Llc | Tunable ionic electronic transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101425857B1 (ko) * | 2012-09-06 | 2014-07-31 | 서울대학교산학협력단 | 시냅스 모방 반도체 소자 및 그 동작방법 |
| KR20200024067A (ko) * | 2018-08-20 | 2020-03-06 | 삼성전자주식회사 | 로직 스위칭 소자 및 그 제조방법 |
-
2020
- 2020-12-17 KR KR1020200177102A patent/KR102424747B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10429343B1 (en) * | 2017-02-09 | 2019-10-01 | National Technology & Engineering Solutions Of Sandia, Llc | Tunable ionic electronic transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20220014794A (ko) | 2022-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220208602A1 (en) | Architecture of three-dimensional memory device and methods regarding the same | |
| Liu et al. | Two-dimensional materials for next-generation computing technologies | |
| KR102424747B1 (ko) | 이온제어 트랜지스터 기반 뉴로모픽 시냅스 소자 및 그 제조 방법 | |
| US20210225934A1 (en) | Memory device with a split pillar architecture | |
| US10741760B2 (en) | Resistive random access memory device for 3D stack and memory array using the same and fabrication method thereof | |
| US10079234B1 (en) | Metal-insulator-metal capacitor analog memory unit cell | |
| US11588210B2 (en) | Battery-based neural network weights | |
| KR20200130015A (ko) | 시냅스 소자 및 이의 제조 방법 | |
| US20220149200A1 (en) | Neuron, neuromorphic system including the same | |
| US11777006B2 (en) | Nonvolatile memory device | |
| EP4022519A1 (en) | Electrochemical device of variable electrical conductance | |
| US20210151669A1 (en) | Three-terminal oxygen intercalation neuromorphic devices | |
| US20190273205A1 (en) | ReRAM DEVICE RESISTIVITY CONTROL BY OXIDIZED ELECTRODE | |
| US11455521B2 (en) | Neuromorphic device driven by copper ion intercalation | |
| US20220036168A1 (en) | Ion controllable transistor for neuromorphic synapse device and manufacturing method thereof | |
| KR102553403B1 (ko) | 우수한 선형성 특성을 갖는 뉴로모픽 시냅스 소자 및 그 동작 방법 | |
| US20220270676A1 (en) | Neuromorphic synapse device with excellent linearity characteristics and operating method thereof | |
| KR102296439B1 (ko) | 트랩 층이 형성된 반도체 채널 기반의 뉴로모픽 시냅스 소자 | |
| KR102493039B1 (ko) | 3단자 시냅스 소자 및 그 제조 방법 | |
| US11444207B2 (en) | Lithium drifted thin film transistors for neuromorphic computing | |
| KR102374300B1 (ko) | 뉴로모픽 시스템에서 뉴런 동작을 수행하는 수직형 트랜지스터의 구조와 동작 방법 및 이를 이용한 뉴로모픽 시스템 | |
| US11201244B2 (en) | FinFET resistive switching device having interstitial charged particles for memory and computational applications | |
| Lee et al. | graphene plane electrode for low power 3d resistive random access memory | |
| CN115472741A (zh) | 具有dropout功能的忆阻器件、忆阻器件阵列及制造方法 | |
| CN117651426A (zh) | 数据处理装置和制造数据处理装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |