KR102128474B1 - 자발 분극 동작 원리를 이용한 뉴런 소자 - Google Patents

자발 분극 동작 원리를 이용한 뉴런 소자 Download PDF

Info

Publication number
KR102128474B1
KR102128474B1 KR1020190049383A KR20190049383A KR102128474B1 KR 102128474 B1 KR102128474 B1 KR 102128474B1 KR 1020190049383 A KR1020190049383 A KR 1020190049383A KR 20190049383 A KR20190049383 A KR 20190049383A KR 102128474 B1 KR102128474 B1 KR 102128474B1
Authority
KR
South Korea
Prior art keywords
electrodes
dielectric layer
neuron
neuron device
forming
Prior art date
Application number
KR1020190049383A
Other languages
English (en)
Other versions
KR102128474B9 (ko
Inventor
박진홍
김승준
허근
김형준
오세용
Original Assignee
삼성전자주식회사
성균관대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사, 성균관대학교 산학협력단 filed Critical 삼성전자주식회사
Priority to KR1020190049383A priority Critical patent/KR102128474B1/ko
Priority to US16/858,823 priority patent/US11922298B2/en
Application granted granted Critical
Publication of KR102128474B1 publication Critical patent/KR102128474B1/ko
Publication of KR102128474B9 publication Critical patent/KR102128474B9/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • G06N3/065—Analogue means
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/54—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using elements simulating biological cells, e.g. neuron
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00—Computing arrangements based on biological models
    • G06N3/02—Neural networks
    • G06N3/04—Architecture, e.g. interconnection topology
    • G06N3/049—Temporal neural networks, e.g. delay elements, oscillating neurons or pulsed inputs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Computer Hardware Design (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Neurology (AREA)
  • Molecular Biology (AREA)
  • General Health & Medical Sciences (AREA)
  • Evolutionary Computation (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Artificial Intelligence (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명에 따른 자발 분극 동작 원리를 이용한 뉴런 소자는 제 1 방향으로 서로 나란하게 연장 형성된 복수의 게이트 전극들, 제 1 방향으로 서로 나란하게 연장 형성된 복수의 드레인 전극들, 게이트 전극들과 드레인 전극들 사이에서 제 1 방향과 교차하도록 배치되며, 서로 나란하게 연장 형성된 복수의 소스 전극들, 게이트 전극들과 소스 전극들의 교차지점에 형성된 유전층, 드레인 전극들과 소스 전극들의 교차지점에 형성된 반도체층을 포함하되, 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.

Description

자발 분극 동작 원리를 이용한 뉴런 소자{NEURON DEVICE USING SPONTANEOUS POLARIZATION SWITCHING PRINCIPLE}
본 발명은 자발 분극 동작 원리를 이용한 트랜지스터 기반 저전력 뉴런 소자에 대한 것이다.
일반적으로, 인간의 두뇌 신경망을 모사한 뉴로모픽(neuromorphic) 기술은 신호를 전달하는 뉴런과 이들 뉴런을 이어주는 시냅스로 구성되어 있으며, 인공지능 딥-러닝(deep learning)에서 발생하는 다수의 데이터를 처리하기 위한 하드웨어 기반 기술로 주목받고 있다.
최근 뉴로모픽 반도체에서 실제 신경망 구조를 모사하기 위해서는 적은 전력을 소모하여 뉴런 소자를 구동 시킬 수 있는 방법이 요구되고 있다. 기존에 발표된 커패시터의 충전 및 방전 방식의 뉴런 소자는 구동을 위한 일정 크기 이상의 전압, 응답속도의 지연 등의 문제점을 가지고 있으며 이를 해결하기 위한 연구가 필요한 상황이다.
기존의 뉴런 모델을 구현하기 위해, 수평구조의 CMOS 비교기를 사용하여 시냅스로부터 받은 전류 신호에 의해 커패시터의 충전 및 방전되는 전하량으로부터 결정되는 전압(Vcap)과 문턱 전압(Vth)의 비교를 통해 신호 전달 여부를 결정하는 결합성 및 발화성(integrate-and-fire 또는 leaky integrate-and-fire) 방식을 사용했다. 예를 들어, 기존 뉴런 모방 소자 모델 및 동작원리를 설명하면, 결합성 및 발화성(integrate-and-fire 또는 leaky integrate-and-fire) 뉴런 모델은 시냅스에서 받은 전류에 의해 결정되는 전압 값과 문턱 전압의 비교를 통해 동작하는 모델이며, 전압 값이 임계 값에 도달하면 뉴런이 발화되며 활동 전위(스파이크)가 생성된다.
그러나 이러한 방식들은 전하가 역으로 충전 및 방전되는 현상으로 인한 발화(firing)의 지연 발생 및 발화 높이 정도가 낮아 응답 속도가 지연되는 단점이 있다.
대한민국등록특허 제 10-1517915 호(발명의 명칭: 셀 스트링 및 이를 이용한 어레이)
본 발명은 전술한 종래 기술의 문제점을 해결하기 위한 것으로서, 본 발명의 일부 실시 예는 저전력 뉴런 반도체 소자를 구현하기 위해 자발 분극 동작 원리를 이용한 트랜지스터 기반 뉴런 소자로 제공하되, 유전물질의 공정제어 및 입력 전압 펄스(pulse)의 조절을 통해 발화시점 및 높이를 조절하여 뉴런 소자를 동작 시킴으로써 응답속도 개선 및 저전력 동작이 가능한 뉴런 소자 및 그 제조방법을 제공하는 것을 그 목적으로 한다.
상술한 기술적 과제를 달성하기 위한 기술적 수단으로서, 본 발명의 제1 측면에 따른 자발 분극 동작 원리를 이용한 뉴런 소자는 제 1 방향으로 서로 나란하게 연장 형성된 복수의 게이트 전극들, 제 1 방향으로 서로 나란하게 연장 형성된 복수의 드레인 전극들, 게이트 전극들과 드레인 전극들 사이에서 제 1 방향과 교차하도록 배치되며, 서로 나란하게 연장 형성된 복수의 소스 전극들, 게이트 전극들과 소스 전극들의 교차지점에 형성된 유전층, 드레인 전극들과 소스 전극들의 교차지점에 형성된 반도체층을 포함하되, 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
본 발명의 제 2 측면에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법은 기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 게이트 전극들을 형성하는 단계; 게이트 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 유전층을 형성하는 단계; 제 1 방향과 교차하도록 배치되며, 유전층의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계; 소스 전극들의 상부에서 하기의 드레인 전극들과 교차할 지점에 반도체층을 형성하는 단계; 및 소스 전극들과 교차하도록 배치되며, 반도체층의 상부에 제 1 방향으로 서로 나란하게 연장 되도록 복수의 드레인 전극들을 형성하는 단계를 포함하되, 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
본 발명의 제 3 측면에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법은 기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 드레인 전극들을 형성하는 단계; 드레인 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 반도체층을 형성하는 단계; 제 1 방향과 교차하도록 배치되며, 반도체층의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계; 소스 전극들의 상부에 하기의 게이트 전극들과 교차할 지점에 유전층을 형성하는 단계; 소스 전극들과 교차하도록 배치되며, 유전층의 상부에 제 1 방향으로 서로 나란하게 연장 되도록 복수의 게이트 전극들을 형성하는 단계를 포함하되, 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
전술한 본 발명의 과제 해결 수단에 의하면, 본 발명은 자발 분극 동작 원리를 이용하여 트랜지스터 기반 뉴런 소자를 구현함으로써 기존 뉴런 소자가 지니는 성능의 한계를 극복한 저전력 뉴런 소자를 확보하는 효과가 있다.
도 1은 본 발명의 일 실시예에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 크로스바 에러이 구조에서 하나의 뉴런 소자 부분만을 도시한 도면이다.
도 3은 본 발명의 일 실시예에 따른 뉴런 소자의 3차원 하부 게이트 뉴런 소자 구조를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 뉴런 소자의 3차원 상부 게이트 뉴런 소자 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 유전 물질 내 분극 그래프이다.
도 6은 본 발명의 일 실시예에 따른 유전 물질 내 분극 변화를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 컨덕턴스 조절 뉴런 구조를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 히스테리시스(hysteresis) 그래프이다.
도 9는 본 발명의 일 실시예에 따른 컨덕턴스 조절 소자와 궤환 회로를 이용한 시뮬레이션 결과를 나타낸 도면이다.
도 10은 본 발명의 다른 실시예에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 사시도이다.
아래에서는 첨부한 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 본 발명의 실시예를 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시예에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 크로스바 에러이 구조에서 하나의 뉴런 소자 부분만을 도시한 도면이다.
도 1 및 도 2를 참조하면, 본 발명의 자발 분극 동작 원리를 이용한 뉴런 소자는 제 1 방향으로 서로 나란하게 연장 형성된 복수의 게이트 전극들(101), 제 1 방향으로 서로 나란하게 연장 형성된 복수의 드레인 전극들(103), 게이트 전극들(101)과 드레인 전극들(103) 사이에서 제 1 방향과 교차하도록 배치되며, 서로 나란하게 연장 형성된 복수의 소스 전극들(103), 게이트 전극들(101)과 소스 전극들(103)의 교차지점에 형성된 유전층(102), 드레인 전극들(103)과 소스 전극들(103)의 교차지점에 형성된 반도체층(104)을 포함하되, 드레인 전극들(105)은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들(101)은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
따라서, 본 발명은 자발 분극 동작 원리를 이용하여 트랜지스터 기반 뉴런 소자를 구현함으로써 종래의 뉴런 소자가 지니는 성능의 한계를 극복한 저전력 뉴런 소자를 확보할 수 있다.
도 3은 본 발명의 일 실시예에 따른 뉴런 소자의 3차원 하부 게이트 뉴런 소자 구조를 도시한 도면이다.
도 4는 본 발명의 일 실시예에 따른 뉴런 소자의 3차원 상부 게이트 뉴런 소자 구조를 도시한 도면이다.
도 3을 참조하면 본 발명의 뉴런 소자는 소스 전극들(103)에 인가되는 입력 전압(VS) 신호에 따라 드레인 전극들(105)에서 출력되는 출력 전압(VD)을 기초로 임계값과 비교하고, 게이트 전극(101)에 인가될 전압(VG)을 조절하는 제어부(미도시)를 더 포함한다.
여기서 제어부(미도시)는 출력 전압이 임계값 이상일 경우 유전층(102)의 전기 쌍극자들의 정렬 방향이 반대 반향으로 정렬되도록 게이트 전극(101)에 초기화 전압을 인가할 수 있다.
구체적으로, 게이트 전극(101)에서 가해지는 전압(VG)에 의해 유전층(102)의 유전 막질 내 쌍극자(dipole)들이 같은 방향으로 점차적으로 정렬하다가 특정 펄스 이상이 되면 쌍극자들이 전체적으로 정렬될 수 있다.
일 예로, 도 1및 도 3에 도시된 바와 같이, 게이트 전극들(101)은 바닥면에 위치하고, 드레인 전극들(105)은 상부면에 위치하며, 게이트 전극들(101)의 상부면으로부터 순차적으로 유전층(102), 소스 전극들(103) 및 반도체층(104)이 적층된 것일 수 있다. 이와 같은 바닥면에 게이트 전극(101)이 위치하고 상부면에 드레인 전극(105)이 위치하는 뉴런 소자의 제조 방법은 후술하도록 한다.
다른 예로, 도 4에 도시된 바와 같이, 드레인 전극들(105)은 바닥면에 위치하고, 게이트 전극들(101)은 상부면에 위치하며, 드레인 전극들(105)의 상부면으로부터 순차적으로 반도체층(104), 소스 전극들(103) 및 유전층(102)이 적층된 것일 수 있다. 이와 같은 바닥면에 드레인 전극(105)이 위치하고, 상부면에 게이트 전극(101)이 위치하는 뉴런 소자의 제조 방법은 후술하도록 한다.
여기서, 기판(100)은 실리콘(Si), 저마늄(Ge) 기판 또는 유리(glass), PET 필름 등으로 형성될 수 있다. 유전층(102)은 티탄산 바륨(BaTiO3), 플럼범 티타늄 산화물(PbTiO3)와 같은 페로브스카이트(perovskite) 구조를 가지는 물질, 폴리비닐리덴 플루오라이드(PVDF, Polyvinylidene fluoride)와 같은 폴리머(polymer) 물질, 산화하프늄지르코늄(HfZrO2), 알루미늄(Al): 산화하프늄(HfO2), 실리콘(Si):산화하프늄(HfO2)와 같은 산화막 등 자발 분극 특성을 가지는 모든 물질을 성장, 증착 또는 직접 전사하여 형성할 수 있으며, 게이트 전극(101)의 절연체 역할을 한다.
소스 전극(103)은 게이트 전압을 통해 페르미 준위를 조절할 수 있는 그래핀 또는 환원된 산화그래핀 등으로 형성될 수 있다. 반도체층(104)은 실리콘, 저마늄, III-V 족 반도체, 산화물 반도체, 유기물 반도체, 전이금속 칼코겐 화합물(transition metal dichalcogenide), 흑린(phosphorene) 등 모든 반도체 물질을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 유전 물질 내 분극 그래프이다.
도 5에 도시된 변화되는 분극에 의해, 소스 라인(103)의 페르미 준위(Fermi level)가 변화하게 되고 그에 의해 소스 전극(103)과 반도체층(104) 간 전위 장벽 높이가 변화하면서 소스 전극(103)으로부터 반도체층(104)으로 흐르는 전류가 형성될 수 있다. 전체적으로 쌍극자가 정렬되어 한 순간 발생하는 높은 전류 밀도를 이용해 발화(firing) 시점을 조절할 수 있다.
도 6은 본 발명의 일 실시예에 따른 유전 물질 내 분극 변화를 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 컨덕턴스 조절 뉴런 구조를 도시한 도면이다.
도 8은 본 발명의 일 실시예에 따른 히스테리시스(hysteresis) 그래프이다.
도 9는 본 발명의 일 실시예에 따른 컨덕턴스 조절 소자와 궤환 회로를 이용한 시뮬레이션 결과를 나타낸 도면이다.
먼저, 도 7은 컨덕턴스 조절 소자 기반 뉴런 비교기의 회로 구조이며, 도8은 컨덕턴스 조절 소자의 히스테리시스(hysteresis) 트랜스퍼(transfer) 특성을 나타낸다.
구체적으로, 제어부는 출력 전압이 임계값 이상일 경우 게이트 전극(101)에 초기화 전압을 인가하고, 일정한 입력 전압 펄스를 인가하여 순간적으로 발생하는 높은 전류에 의해 뉴런 소자가 발화한다. 여기서, 인가하는 입력 전압 펄스의 진폭(amplitude), 주파수(frequency), 폭(width) 조절을 통해 뉴런 소자의 발화 시점 및 발화 높이를 조절할 수 있다.
도 8을 참조하면, 발화 이후 초기화는 도 7에 도시된 궤환(feedback) 회로를 이용하여 출력 전압이 특정 전압 이상이 되면 궤환 회로의 끌어내림 소자(pull-down)를 이용하여 초기화(reset) 전압을 게이트 단에 인가할 수 있다. 이 경우, 도 6의 (a)에 도시된 것처럼, 유전층의 초기 상태(initialized state)와 같이 쌍극자의 정렬 방향을 반대방향으로 변환시킬 수 있다. 이어서, 도 6의 (b)에 도시된 것처럼, 다시 연속적인 펄스를 인가하면 유전층 내 강유전 분역(ferroelectric domain)의 핵 형성(nucleation) 및 성장(growth)이 컨덕턴스가 증가하는 방향으로 유도되고, 일부 쌍극자들이 정렬되는 부분 변환 상태(partially switched state)가 된다. 다음으로, 도 6의 (c)에 도시된 것처럼, 전체적으로 쌍극자들이 정렬되면(fully switched state) 한 순간 발생한 높은 전류에 의해 발화된다.
이에 따라, 도 9에 도시된 것처럼, 컨덕턴스 조절 소자와 궤환 회로를 이용한 시뮬레이션 결과를 확인할 수 있으며, 일정한 펄스 입력에 대해 발화가 주기적으로 발생하고 초기화되는 것을 확인할 수 있다.
이하에서는 본 발명의 일 실시예에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법을 설명하고자 한다. 상술한 도 1 내지 도 9에 도시된 구성 중 동일한 기능을 수행하는 구성의 경우 설명을 생략하기로 한다.
도 10은 본 발명의 다른 실시예에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 사시도이다.
다시, 도 1을 참조하면, 본 발명의 제 1 측면에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법은 기판(100)상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 게이트 전극들(101)을 열 증착법(thermal evaporation deposition), 전자 빔 증착법(E-beam evaporation deposition), 스퍼터링 증착법(sputtering deposition) 등 물리 증착법(physical vapor deposition)으로 형성하는 단계, 게이트 전극들(101)의 상부에서 하기의 소스 전극들(103)과 교차할 지점에 물리 증착법, 스핀코팅 증착법(spin coating deposition) 등으로 유전층(102)을 형성하는 단계, 제 1 방향과 교차하도록 배치되며, 유전층(102)의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들(103)을 증착(deposition) 및 전사(transfer) 방법으로 형성하는 단계, 소스 전극들(103)의 상부에서 하기의 드레인 전극들(105)과 교차할 지점에 반도체층(104)을 성장(growth), 증착 및 전사 방법으로 형성하는 단계 및 소스 전극들(105)과 교차하도록 배치되며, 반도체층(104)의 상부에 제 1 방향으로 서로 나란하게 연장 되도록 복수의 드레인 전극들(105)을 물리 증착법으로 형성하는 단계를 포함한다.
여기서 드레인 전극들(105)은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들(101)은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
구체적으로, 유전층(102)을 형성하는 단계에서, 유전층(102)은 티탄산 바륨(BaTiO3), 플럼범 티타늄 산화물(PbTiO3)와 같은 페로브스카이트(perovskite) 구조를 가지는 물질, 폴리비닐리덴 플루오라이드(PVDF, Polyvinylidene fluoride)와 같은 폴리머(polymer) 물질, 산화하프늄지르코늄(HfZrO2), 알루미늄(Al): 산화하프늄(HfO2), 실리콘(Si):산화하프늄(HfO2)과 같은 산화막 중 적어도 하나의 자발 분극 특성을 가지는 물질로 이루어질 수 있으며, 게이트 전극들(101)의 상부에서 소스 전극들(103)과 교차할 지점에 물리 증착법 또는 스핀코팅 증착법(spin coating deposition)으로 유전층(102)을 형성할 수 있다. 또한, 유전층의 두께, 조성비 및 공정온도 조절을 통해 항전기장(coercive field) 크기 및 분극 변화 속도를 조절할 수 있고 이를 통해 뉴런 소자 발화 시점과 높이를 조절할 수 있다. 즉, 유전물질의 공정 제어에 따라 뉴런 소자 발화 시점과 높이를 조절할 수 있다.
이하에서는 상술한 제1측면에 따른 뉴런 소자의 제조 방법의 구성 중 동일한 기능을 수행하는 구성의 경우 설명을 생략하기로 한다.
도 10을 참조하면, 본 발명의 제2 측면에 따른 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법은 기판(100)상에 제1 방향으로 서로 나란하게 연장되도록 복수의 드레인 전극들(105)을 형성하는 단계, 드레인 전극들(105)의 상부에서 하기의 소스 전극들(103)과 교차할 지점에 반도체층(104)을 형성하는 단계, 제1 방향과 교차하도록 배치되며, 반도체층(104)의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들(103)을 형성하는 단계, 소스 전극들(103)의 상부에 하기의 게이트 전극들(101)과 교차할 지점에 유전층(102)을 형성하는 단계, 소스 전극들(103)과 교차하도록 배치되며, 유전층(102)의 상부에 제1 방향으로 서로 나란하게 연장되도록 복수의 게이트 전극들(101)을 형성하는 단계를 포함한다.
여기서, 드레인 전극들(105)은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들(101)은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행한다.
전술한 본 발명의 설명은 예시를 위한 것이며, 본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 쉽게 변형이 가능하다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 예를 들어, 단일형으로 설명되어 있는 각 구성 요소는 분산되어 실시될 수도 있으며, 마찬가지로 분산된 것으로 설명되어 있는 구성 요소들도 결합된 형태로 실시될 수 있다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100: 기판
101: 게이트 전극
102: 유전층
103: 소스 전극, 소스 라인
104: 반도체층
105: 드레인 전극

Claims (8)

  1. 자발 분극 동작 원리를 이용한 뉴런 소자에 있어서,
    제 1 방향으로 서로 나란하게 연장 형성된 복수의 게이트 전극들,
    상기 제 1 방향으로 서로 나란하게 연장 형성된 복수의 드레인 전극들,
    상기 게이트 전극들과 드레인 전극들 사이에서 상기 제 1 방향과 교차하도록 배치되며, 서로 나란하게 연장 형성된 복수의 소스 전극들,
    상기 게이트 전극들과 상기 소스 전극들의 교차지점에 형성된 유전층,
    상기 드레인 전극들과 상기 소스 전극들의 교차지점에 형성된 반도체층을 포함하되,
    상기 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 상기 게이트 전극들은 상기 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 상기 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행하는 뉴런 소자.
  2. 제 1 항에 있어서,
    상기 게이트 전극들은 바닥면에 위치하고, 상기 드레인 전극들은 상부면에 위치하며,
    상기 게이트 전극들의 상부면으로부터 순차적으로 상기 유전층, 소스 전극들 및 반도체층이 적층 된 것인 뉴런 소자.
  3. 제 1 항에 있어서,
    상기 드레인 전극들은 바닥면에 위치하고, 상기 게이트 전극들은 상부면에 위치하며,
    상기 드레인 전극들의 상부면으로부터 순차적으로 상기 반도체층, 소스 전극들 및 유전층이 적층된 것인 뉴런 소자.
  4. 제 1 항에 있어서,
    상기 소스 전극들에 인가되는 입력 전압 신호에 따라 상기 드레인 전극들에서 출력되는 출력 전압을 기초로 임계값과 비교하고, 상기 게이트 전극에 인가될 전압을 조절하는 제어부를 더 포함하되,
    상기 제어부는
    상기 출력 전압이 임계값 이상일 경우 상기 유전층의 전기 쌍극자들의 정렬 방향이 반대 반향으로 정렬되도록 상기 게이트 전극에 초기화 전압을 인가하는 것인 뉴런 소자.
  5. 제 4 항에 있어서,
    상기 제어부는
    일정한 입력 전압 펄스를 인가하여 순간적으로 발생하는 높은 전류에 의해, 상기 발화 시점 및 발화 높이를 조절하는 것인 뉴런 소자.
  6. 제 1 항에 있어서,
    상기 유전층은
    페로브스카이트(perovskite) 구조를 가지는 물질, 폴리머(polymer) 물질 및 산화막 중 적어도 하나를 포함하는 것인 뉴런 소자.
  7. 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법에 있어서,
    기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 게이트 전극들을 형성하는 단계;
    상기 게이트 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 유전층을 형성하는 단계;
    상기 제 1 방향과 교차하도록 배치되며, 상기 유전층의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계;
    상기 소스 전극들의 상부에서 하기의 드레인 전극들과 교차할 지점에 반도체층을 형성하는 단계; 및
    상기 소스 전극들과 교차하도록 배치되며, 상기 반도체층의 상부에 상기 제 1 방향으로 서로 나란하게 연장 되도록 복수의 드레인 전극들을 형성하는 단계를 포함하되,
    상기 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 상기 게이트 전극들은 상기 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행하는 뉴런 소자의 제조 방법.
  8. 자발 분극 동작 원리를 이용한 뉴런 소자의 제조 방법에 있어서,
    기판상에 제 1 방향으로 서로 나란하게 연장되도록 복수의 드레인 전극들을 형성하는 단계;
    상기 드레인 전극들의 상부에서 하기의 소스 전극들과 교차할 지점에 반도체층을 형성하는 단계;
    상기 제 1 방향과 교차하도록 배치되며, 상기 반도체층의 상부에 서로 나란하게 연장되도록 복수의 소스 전극들을 형성하는 단계;
    상기 소스 전극들의 상부에 하기의 게이트 전극들과 교차할 지점에 유전층을 형성하는 단계;
    상기 소스 전극들과 교차하도록 배치되며, 상기 유전층의 상부에 상기 제 1 방향으로 서로 나란하게 연장 되도록 복수의 게이트 전극들을 형성하는 단계를 포함하되,
    상기 소스 전극들은 드레인 전극들은 뉴런 후 시냅스 연결단자로서 기능하며, 게이트 전극들은 유전층의 전기 쌍극자들의 정렬 방향을 조절하여 뉴런 소자의 발화 시점 및 높이를 조절하는 기능을 수행하는 뉴런 소자의 제조 방법.
KR1020190049383A 2019-04-26 2019-04-26 자발 분극 동작 원리를 이용한 뉴런 소자 KR102128474B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020190049383A KR102128474B1 (ko) 2019-04-26 2019-04-26 자발 분극 동작 원리를 이용한 뉴런 소자
US16/858,823 US11922298B2 (en) 2019-04-26 2020-04-27 Neuron device using spontaneous polarization switching principle

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020190049383A KR102128474B1 (ko) 2019-04-26 2019-04-26 자발 분극 동작 원리를 이용한 뉴런 소자

Publications (2)

Publication Number Publication Date
KR102128474B1 true KR102128474B1 (ko) 2020-06-30
KR102128474B9 KR102128474B9 (ko) 2022-01-17

Family

ID=71121125

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020190049383A KR102128474B1 (ko) 2019-04-26 2019-04-26 자발 분극 동작 원리를 이용한 뉴런 소자

Country Status (2)

Country Link
US (1) US11922298B2 (ko)
KR (1) KR102128474B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230023269A (ko) * 2021-08-10 2023-02-17 고려대학교 산학협력단 3 전극 대각 멤트랜지스터 시스템, 이를 이용한 컨볼루션 네트워크 연산 장치 및 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112836812A (zh) * 2020-12-31 2021-05-25 中国科学院上海微系统与信息技术研究所 基于浮栅晶体管的神经元网络

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032186A (ko) * 2012-09-06 2014-03-14 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
KR101429160B1 (ko) * 2013-06-21 2014-09-23 한국과학기술원 멀티비트 메모리 소자
KR101517915B1 (ko) 2014-01-29 2015-05-06 서울대학교산학협력단 셀 스트링 및 이를 이용한 어레이
KR20180045328A (ko) * 2016-10-25 2018-05-04 한양대학교 산학협력단 스핀 뉴런 소자 및 이의 동작방법
KR20200026626A (ko) * 2018-09-03 2020-03-11 성균관대학교산학협력단 크로스바 메모리 구조를 이용한 뉴로모픽 소자

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10885960B2 (en) 2016-10-25 2021-01-05 Industry-University Cooperation Foundation Hanyang University Spin device, and operating method therefor and manufacturing method therefor
KR102590585B1 (ko) * 2021-08-10 2023-10-16 고려대학교 산학협력단 3 전극 대각 멤트랜지스터 시스템, 이를 이용한 컨볼루션 네트워크 연산 장치 및 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140032186A (ko) * 2012-09-06 2014-03-14 서울대학교산학협력단 시냅스 모방 반도체 소자 및 그 동작방법
KR101429160B1 (ko) * 2013-06-21 2014-09-23 한국과학기술원 멀티비트 메모리 소자
KR101517915B1 (ko) 2014-01-29 2015-05-06 서울대학교산학협력단 셀 스트링 및 이를 이용한 어레이
KR20180045328A (ko) * 2016-10-25 2018-05-04 한양대학교 산학협력단 스핀 뉴런 소자 및 이의 동작방법
KR20200026626A (ko) * 2018-09-03 2020-03-11 성균관대학교산학협력단 크로스바 메모리 구조를 이용한 뉴로모픽 소자

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230023269A (ko) * 2021-08-10 2023-02-17 고려대학교 산학협력단 3 전극 대각 멤트랜지스터 시스템, 이를 이용한 컨볼루션 네트워크 연산 장치 및 방법
KR102590585B1 (ko) 2021-08-10 2023-10-16 고려대학교 산학협력단 3 전극 대각 멤트랜지스터 시스템, 이를 이용한 컨볼루션 네트워크 연산 장치 및 방법

Also Published As

Publication number Publication date
US20200342300A1 (en) 2020-10-29
US11922298B2 (en) 2024-03-05
KR102128474B9 (ko) 2022-01-17

Similar Documents

Publication Publication Date Title
Kaneko et al. Ferroelectric artificial synapses for recognition of a multishaded image
Jiang et al. Emerging synaptic devices: from two-terminal memristors to multiterminal neuromorphic transistors
US9818057B2 (en) Neural network circuit and learning method thereof
KR20160056816A (ko) 흥분/억제 기능을 포함하는 신경 모방 소자
Kaneko et al. Neural network based on a three-terminal ferroelectric memristor to enable on-chip pattern recognition
US11948618B2 (en) Non-volatile analog resistive memory cells implementing ferroelectric select transistors
KR20170138047A (ko) 뉴런 모방 소자 및 회로
KR102128474B1 (ko) 자발 분극 동작 원리를 이용한 뉴런 소자
JPH0731705B2 (ja) 自己学習型積和演算回路素子及び回路
KR101811108B1 (ko) 부도체-도체 전이현상을 이용한 뉴런 소자를 포함한 고집적 뉴로모픽 시스템 및 고집적 뉴로모픽 회로
US11961910B2 (en) Multi-metal lateral layer devices with internal bias generation
Tu et al. A wide-range operating synaptic device based on organic ferroelectricity with low energy consumption
CN113196307B (zh) 神经元及包括其的神经形态系统
WO2016072964A1 (en) Device with multiple resistance switches with different switching characteristics
US11804556B2 (en) Ferroelectric-assisted tunneling selector device
KR20210022869A (ko) 뉴런 하나당 다수의 시냅스들을 갖는 3차원 뉴로모픽 소자
CN112582530A (zh) 基于磁性隧道结的神经元器件
KR101924694B1 (ko) 가중치 소자 및 이의 방법
KR101954254B1 (ko) 재구성 가능한 신경모방 소자 및 어레이
US20230125501A1 (en) Capacitor device for unit synapse, unit synapse and synapse array based on capacitor
CN111244270B (zh) 一种模拟生物神经元功能的电子器件及方法
Nishitani et al. Artificial synapses using ferroelectric memristors embedded with CMOS Circuit for image recognition
KR102487733B1 (ko) 뉴런 모방 회로
KR102469455B1 (ko) 다중 게이트 트랜지스터 및 이를 이용한 뉴런 소자
US20240121967A1 (en) Ferroelectric nanoparticle capacitor for non-binary logics and method of operation

Legal Events

Date Code Title Description
N231 Notification of change of applicant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]