CN102612753A - 双向开关 - Google Patents

双向开关 Download PDF

Info

Publication number
CN102612753A
CN102612753A CN2010800499240A CN201080049924A CN102612753A CN 102612753 A CN102612753 A CN 102612753A CN 2010800499240 A CN2010800499240 A CN 2010800499240A CN 201080049924 A CN201080049924 A CN 201080049924A CN 102612753 A CN102612753 A CN 102612753A
Authority
CN
China
Prior art keywords
electrode
ohmic electrode
semiconductor layer
ohmic
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010800499240A
Other languages
English (en)
Inventor
森田竜夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN102612753A publication Critical patent/CN102612753A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1066—Gate region of field-effect devices with PN junction gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

本发明公开了一种双向开关。双向开关包括半导体元件(101)和衬底电位稳定化部(103)。半导体元件(101)具有第一欧姆电极和第二欧姆电极以及第一栅电极和第二栅电极，该第一栅电极和该第二栅电极从第一欧姆电极一侧依次形成在第一欧姆电极和第二欧姆电极之间。衬底电位稳定化部(103)使衬底的电位成为比第一欧姆电极的电位和第二欧姆电极的电位中校高的电位低的电位。

Description

双向开关
技术领域
本发明涉及一种双向开关，特别是涉及一种形成在导电性衬底上且由氮化物半导体形成的双向开关。
背景技术
双向开关，是一种双向地通电、对正负两极性电压都具有耐压性的开关，用作能够高效地转换功率的矩阵交-交转换器的主开关和固态继电器的主开关等。
在双向开关中，使以开关时过渡的电压和电流之乘积表示的开关损耗减小、以及使在处于导通状态时由于半导体元件本身的电阻(称其为通态电阻)而产生的导通损耗减小是很重要的。然而，当用以硅(Si)为材料的半导体元件形成双向开关时，由于硅材料本身的限制而难以从现有技术的水平上进一步降低通态电阻。
为克服材料上的限制以降低导通损耗，正在研究引入由以GaN(氮化镓)为代表的氮化物类半导体或碳化硅(SiC)等宽带隙半导体形成的半导体元件。宽带隙半导体的击穿电场强度比硅约高十倍，特别是在氮化铝镓(AlGaN)和氮化镓(GaN)的异质结界面上由于自发极化和压电极化而产生电荷。因此，即使是在非掺杂时，也会形成具有1×1013cm-2以上的面载流子浓度和1000cm2V/sec以上的高载流子迁移率的二维电子气(2DEG：two-dimensional electron gas)层。因此，期待着AlGaN/GaN异质结场效应晶体管(AlGaN/GaN-HFET)成为实现低通态电阻和高耐压性的功率开关晶体管。
特别是通过将AlGaN/GaN-HFET构成为双栅结构，则由一个半导体元件就能够形成双向开关(参照例如专利文献1)。双栅型HFET，等效于彼此反向串联的两个晶体管，对从第一欧姆电极一侧流向第二欧姆电极一侧的电流和从第二欧姆电极一侧流向第一欧姆电极一侧的电流都能够控制。因此，与将从功率MOSFET(金属氧化物半导体场效应晶体管)和IGBT(绝缘栅双极型晶体管)等中选出的多个功率晶体管组合而构成的现有双向开关相比能够实现小型化。并且，还有与将两个MOSFET串联而实现双向开关的情况相比能够使通态电阻更小这一优点。
而且，一般而言，MOSFET和IGBT的反向耐压性较低。因此，例如当用IGBT实现双向开关时，需要使两个IGBT彼此反向并联，并使各个IGBT与二极管串联。当用功率MOSFET实现双向开关时也一样。然而，因为用宽带隙半导体形成的双栅型HFET的反向耐压性较高，所以不需要二极管。因此，还有不会产生由于二极管的通态电阻而造成的损耗这一优点。
专利文献1：美国专利申请公开第2005/018956号说明书
发明内容
-发明要解决的技术问题-
然而，本申请发明人发现，上述用双栅型HFET构成的双向开关具有以下问题。优选双栅型HFET形成在便宜易得的硅衬底等上。然而，若在硅衬底等导电性衬底上形成双栅型HFET，衬底的电位就会不稳定，因而双向开关的工作会不稳定。虽然通过使第一欧姆电极或第二欧姆电极与衬底连接，则能够使衬底的电位固定，但是在该情况下，电位则成为非对称，双向开关的工作会不稳定。这是一个问题。
本发明正是鉴于上述各点而完成的。其目的在于：解决上述问题，实现即使是当在导电性衬底上形成宽带隙半导体而构成时也稳定地工作的双向开关。
-用以解决技术问题的技术方案-
为达成上述目的，本发明中的双向开关构成为：该双向开关包括衬底电位稳定化部，该衬底电位稳定化部向衬底赋予与第一欧姆电极的电位和第二欧姆电极的电位中较低的电位相近的电位。
具体而言，示例的双向开关包括半导体元件和衬底电位稳定化部，该半导体元件形成在衬底上，并具有半导体层叠层体、第一欧姆电极和第二欧姆电极、以及第一栅电极和第二栅电极，该第一欧姆电极和该第二欧姆电极彼此留有间隔地形成在半导体层叠层体上，该第一栅电极和该第二栅电极从第一欧姆电极一侧依次形成在第一欧姆电极和第二欧姆电极之间，该衬底电位稳定化部使衬底的电位成为比第一欧姆电极的电位和第二欧姆电极的电位中较高的电位低的电位。
示例的双向开关包括衬底电位稳定化部，使衬底的电位成为比第一欧姆电极的电位和第二欧姆电极的电位中较高的电位低的电位。因此，衬底的电位不会不稳定，能够实现工作稳定的双向开关。与衬底的电位固定在第一欧姆电极的电位或第二欧姆电极的电位上的情况不同，能够防止出现下述现象，该现象是：半导体元件的电位非对称性增大，工作变得不稳定。
在示例的双向开关中，构成为下述结构为好，该结构是：半导体元件具有背面电极，该背面电极形成在衬底的与半导体层叠层体相反一侧的面上，衬底电位稳定化部具有第1二极管和第2二极管，该第1二极管的阴极与第一欧姆电极连接，该第1二极管的阳极与背面电极连接，该第2二极管的阴极与第二欧姆电极连接，该第2二极管的阳极与背面电极连接。通过构成为上述结构，则能够使衬底的电位成为比第一欧姆电极的电位和第二欧姆电极的电位中较低的电位高的电位，该衬底的电位和该较低的电位的差值与二极管的正向上升电压相等。
在示例的双向开关中，也可以是这样的，即：衬底电位稳定化部具有第一电阻元件和第二电阻元件，该第一电阻元件与第1二极管并联，该第二电阻元件与第2二极管并联。
在示例的双向开关申，也可以构成为下述结构，该结构是：衬底电位稳定化部具有第1二极管和第2二极管，该第1二极管的阴极与第一欧姆电极连接，该第1二极管的阳极与衬底连接，该第2二极管的阴极与第二欧姆电极连接，该第2二极管的阳极与衬底连接，第1二极管的阳极是形成在半导体层叠层体上的第一阳极电极，第2二极管的阳极是形成在半导体层叠层体上的第二阳极电极，第一阳极电极和第二阳极电极经贯通半导体层叠层体的贯通布线与衬底连接。通过构成为上述结构，则能够将半导体元件和衬底电位稳定化部一体化。
在示例的双向开关中，也可以构成为下述结构，该结构是：衬底电位稳定化部具有第一电阻元件和第二电阻元件，该第一电阻元件将第一阳极电极和第一欧姆电极连接起来，该第二电阻元件将第二阳极电极和第二欧姆电极连接起来，半导体层叠层体具有电阻已被增高到比其它区域高的值的非活性区域，第一电阻元件主要由形成在非活性区域上且与第一欧姆电极和第一阳极电极接触的电阻膜构成，第二电阻元件主要由形成在非活性区域上且与第二欧姆电极和第二阳极电极接触的电阻膜构成。
在示例的双向开关中，也可以构成为下述结构，该结构是：第一欧姆电极具有多个第一欧姆电极指(finger)，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第二栅电极具有多个第二栅电极指，半导体元件具有多个双栅型晶体管单元，各个该双栅型晶体管单元在第一欧姆电极指和第二欧姆电极指之间依次配置第一栅电极指和第二栅电极指而构成，衬底电位稳定化部具有二极管单元，该二极管单元在第一欧姆电极指和第二欧姆电极指之间依次配置第一阳极电极和第二阳极电极而构成。
在示例的双向开关中，也可以构成为下述结构，该结构是：半导体层叠层体具有沟道区域，电子在该沟道区域内与衬底的主面平行地移动，衬底电位稳定化部具有正常截止(normally-off)型晶体管、第一电阻元件和第二电阻元件，该正常截止型晶体管包括形成在半导体层叠层体上的第三欧姆电极和第四欧姆电极、以及形成在第三欧姆电极和第四欧姆电极之间的第三栅电极，该第一电阻元件连接在第一欧姆电极和第三栅电极之间，该第二电阻元件连接在第二欧姆电极和第三栅电极之间，第三欧姆电极与第一欧姆电极连接，第四欧姆电极与第二欧姆电极连接，第三栅电极经贯通半导体层叠层体且与沟道区域绝缘的贯通布线与衬底连接。通过构成为上述结构，则能够将半导体元件和衬底电位稳定化部一体化。
在示例的双向开关中，衬底电位稳定化部也可以具有形成在半导体层叠层体和第三栅电极之间的p型氮化物半导体层。
在示例的双向开关中，构成为下述结构为好，该结构是：半导体层叠层体具有电阻已被增高到比其它区域高的值的非活性区域，贯通布线形成在非活性区域。
在示例的双向开关中，也可以构成为下述结构，该结构是：第一电阻元件主要由形成在非活性区域上且与第一欧姆电极和第三栅电极接触的电阻膜构成，第二电阻元件主要由形成在非活性区域上且与第二欧姆电极和第三栅电极接触的电阻膜构成。
在示例的双向开关中，也可以构成为下述结构，该结构是：第一欧姆电极具有多个第一欧姆电极指，第二欧姆电极具有多个第二欧姆电极指，第一栅电极具有多个第一栅电极指，第二栅电极具有多个第二栅电极指，半导体元件具有多个双栅型晶体管单元，各个该双栅型晶体管单元在第一欧姆电极指和第二欧姆电极指之间依次配置第一栅电极指和第二栅电极指而构成，衬底电位稳定化部具有单栅型晶体管单元，该单栅型晶体管单元在第一欧姆电极指和第二欧姆电极指之间配置第三栅电极而构成，构成单栅型晶体管单元的第一欧姆电极指是第三欧姆电极，构成单栅型晶体管单元的第二欧姆电极指是第四欧姆电极。
在示例的双向开关中，也可以构成为下述结构，该结构是：半导体层叠层体具有第一半导体层和第二半导体层以及高电阻区域，该第二半导体层形成在该第一半导体层上，该高电阻区域在第三栅电极的下侧贯穿第二半导体层到达比第二半导体层和第一半导体层之间的界面还靠近衬底一侧的位置，与第一半导体层和第二半导体层的其它部分相比该高电阻区域的电阻值更高。
-发明的效果-
根据本发明中的双向开关，能够实现即使是当在导电性衬底上形成宽带隙半导体而构成时也稳定地工作的双向开关。
附图说明
图1(a)和图1(b)是电路图，显示一实施方式所涉及的双向开关的概要。
图2是剖视图，显示用于一实施方式所涉及的双向开关的半导体元件。
图3是俯视图，显示用于一实施方式所涉及的双向开关的半导体元件。
图4是俯视图，显示用于一实施方式所涉及的双向开关的半导体元件的封装体。
图5是电路图，显示一实施方式所涉及的双向开关中衬底电位稳定化部的具体例。
图6(a)和图6(b)显示一实施方式所涉及的双向开关的变形例，图6(a)是俯视图；图6(b)是放大地显示二极管单元的剖视图。
图7是显示一实施方式所涉及的双向开关中衬底电位稳定化部的变形例的图。
图8是显示一实施方式所涉及的双向开关中衬底电位稳定化部的变形例的图。
图9(a)～图9(d)显示一实施方式所涉及的双向开关的变形例，图9(a)是俯视图；图9(b)是放大地显示单栅型晶体管单元的俯视图；图9(c)是沿图9(b)中的IXc-IXc线的剖视图；图9(d)是沿图9(b)中的IXd-IXd线的剖视图。
-符号说明-
100-双向开关；101-半导体元件；102-控制部；103-衬底电位稳定化部；111-衬底；112-缓冲层；113-半导体层叠层体；114-第一半导体层；115-第二半导体层；116A％-第一欧姆电极；116B-第二欧姆电极；118A-第一栅电极；118B-第二栅电极；119A-第一p型半导体层；119B-第二p型半导体层；121-第一电源；122-第二电源；131-第一开关；132-第二开关；133-第1二极管；134-第一电阻器；135-第2二极管；136-第二电阻器；141-保护膜；143-电阻膜；144-绝缘膜；151A-S1电极布线；151B-S2电极布线；152A-G1电极布线；152B-G2电极布线；153-背面电极；161A-电极焊盘；161B-电极焊盘；162A-电极焊盘；162B-电极焊盘；170-活性区域；171-非活性区域；172-非活性区域；191A-第一阳极电极；191B-第二阳极电极；191C-贯通布线；193-第三p型半导体层；194-第三栅电极；195-贯通布线；196A-第三欧姆电极；196B-第四欧姆电极；197A-S3电极布线；197B-S4电极布线；198-高电阻区域；201-双栅型晶体管单元；202-二极管单元；203-单栅型晶体管单元；271-芯片垫(diepad)；281-S2端子引线；282-G2端子引线；283-SUB端子引线；284-G1端子引线；285-S1端子引线；286-树脂；291-金属线；292-金属线；294-金属线；295-金属线。
具体实施方式
下面，参照附图对本发明的一实施方式加以说明。图1显示本实施方式中的双向开关的电路结构。如图1所示，本实施方式中的双向开关100包括半导体元件101、控制部102和衬底电位稳定化部103，该控制部102对半导体元件101的工作进行控制，该衬底电位稳定化部103将半导体元件101的衬底电位稳定化。
控制部102对向半导体元件101的端子S1和端子G1之间施加的偏置电压以及向端子S2和端子G2之间施加的偏置电压进行控制。由此，在半导体元件101的端子S1和端子S2之间，朝向哪个方向都能够使电流流动，也能够切断电流。因此，通过将已连接着的负载105和交流电源106连接在半导体元件101的端子S1和端子S2之间，则能够控制负载105的工作。
衬底电位稳定化部103具有第一开关131和第二开关132。如图1(a)所示，当半导体元件101的端子S2的电位比端子S1的电位高时，衬底电位稳定化部103使第一开关131成为短路状态，并使第二开关132成为开放状态。这么一来，衬底端子SUB的电位成为与端子S1的电位大致相等的值。另一方面，如图1(b)所示，当半导体元件101的端子S2的电位比端子S1的电位低时，衬底电位稳定化部103使第一开关131成为开放状态，并使第二开关132成为短路状态。这么一来，衬底端子SUB的电位成为与端子S2的电位大致相等的值。如上所述，半导体元件101的衬底端子SUB的电位成为与端子S1和端子S2中电位较低的那个端子的电位大致相等的值。如上所述，因为半导体元件101的衬底的电位被稳定化，所以能够使双向开关稳定地工作。端子S1和端子S2中电位较低的那个端子的电位和衬底端子SUB的电位的电位差不会增大。因此，能够控制半导体元件101的电位非对称性增大，将双向开关的工作稳定化。
与使衬底端子SUB以及端子S1或端子S2相连接的情况不同，构成半导体元件101的半导体层不需要具有较高的双向耐压性。会出现下述两种情况，一种情况是端子S2的电位相对于端子S1的电位为较大的正值，另一种情况是端子S2的电位相对于端子S1的电位为较大的负值。因此，例如当使衬底端子SUB和端子S1直接连接时，衬底端子SUB和端子S2之间会被施加较大的正电压，也会被施加较大的负电压。因此，必须使构成半导体元件101的半导体层对两极性都具有耐压性，即必须使该半导体层具有所谓的双向耐压性。然而，若设置如本实施方式所示的衬底电位稳定化部103，衬底端子SUB的电位就会成为与端子S1的电位和端子S2的电位中较低的电位大致相等的值。因此，能够实现用耐压特性为非对称的半导体层作为构成半导体元件101的半导体层这一优点。
下面，进一步具体说明本实施方式中的双向开关。首先，对半导体元件101的结构进行说明。图2显示连接有控制部102的半导体元件101的剖面结构。
如图2所示，半导体元件101具有缓冲层112和半导体层叠层体113，该缓冲层112形成在导电性硅(Si)衬底111上，该缓冲层112的厚度约为1μm，该半导体层叠层体113形成在缓冲层112上。缓冲层112由交替层叠的厚度为10nm左右的氮化铝(AlN)和厚度为10nm左右的氮化镓(GaN)形成。半导体层叠层体113具有从衬底一侧依次层叠的第一半导体层114和第二半导体层115，该第二半导体层115的带隙比第一半导体层114大。在本实施方式中，第一半导体层114为厚度2μm左右的非掺杂氮化镓(GaN)层，第二半导体层115为厚度20nm左右的n型氮化铝镓(AlGaN)层。
在由氮化镓(GaN)形成的第一半导体层114和由氮化铝镓(AlGaN)形成的第二半导体层115的异质结界面附近，由于自发极化和压电极化而产生电荷。因此，形成有沟道区域，该沟道区域是面载流子浓度为1×1013cm-2以上且载流子迁移率为1000cm2V/sec以上的二维电子气(2DEG)层。
在半导体层叠层体113上彼此留有间隔地形成有第一欧姆电极116A和第二欧姆电极116B。第一欧姆电极116A和第二欧姆电极116B由钛(Ti)和铝(Al)层叠而成，该第一欧姆电极116A和该第二欧姆电极116B与沟道区域欧姆接触。在图2中示出的是按如下所述形成的例子，即：除去第二半导体层115的一部分并将第一半导体层114往下挖40nm左右，来使第一欧姆电极116A和第二欧姆电极116B与第一半导体层114和第二半导体层115之间的界面接触，以降低接触电阻。应予说明，第一欧姆电极116A和第二欧姆电极116B也可以形成在第二半导体层115上。
在第一欧姆电极116A上形成有由金(Au)和钛(Ti)形成的S1电极布线151A，该S1电极布线151A与第一欧姆电极116A电连接。在第二欧姆电极116B上形成有由金(Au)和钛(Ti)形成的S2电极布线151B，该S2电极布线151B与第二欧姆电极116B电连接。
在第二半导体层115上位于第一欧姆电极116A和第二欧姆电极116B之间的区域，彼此留有间隔且选择性地形成有第一p型半导体层119A和第二p型半导体层119B。在第一p型半导体层119A％上形成有第一栅电极118A，在第二p型半导体层119B上形成有第二栅电极118B。第一栅电极118A和第二栅电极118B分别由钯(Pd)和金(Au)的叠层体形成，该第一栅电极118A与第一p型半导体层119A欧姆接触，该第二栅电极118B与第二p型半导体层119B欧姆接触。
形成有由氮化硅(SiN)形成的保护膜141，该保护膜141覆盖S1电极布线151A、第一欧姆电极116A、第二半导体层115、第一p型半导体层119A、第一栅电极118A、第二p型半导体层119B、第二栅电极118B、第二欧姆电极116B和S2电极布线151B。
在硅衬底111的背面上形成有厚度800nm左右的背面电极153，该背面电极153由镍(Ni)、铬(Cr)和银(Ag)层叠而成，背面电极153与硅衬底111欧姆接触。
与第一欧姆电极116A连接的端子对应于图1中的端子S1；与第一栅电极118A连接的端子对应于图1中的端子G1；与第二栅电极118B连接的端子对应于图1中的端子G2；与第二欧姆电极116B连接的端子对应于图1中的端子S2。与背面电极153连接的端子对应于图1中的衬底端子SUB。
第一p型半导体层119A和第二p型半导体层119B分别由厚度300nm左右且掺杂有镁(Mg)的p型氮化镓(GaN)形成。第一p型半导体层119A和第二半导体层115形成pn结；第二p型半导体层119B和第二半导体层115形成pn结。由此，当第一欧姆电极116A和第一栅电极118A之间的电压为例如0V以下时，耗尽层出现在第一p型半导体层119A到沟道区域内部的范围内，因而能够切断在沟道中流动的电流。同样，当第二欧姆电极116B和第二栅电极118B之间的电压为例如0V以下时，耗尽层出现在第二p型半导体层119B到沟道区域内部的范围内，因而能够切断在沟道中流动的电流。因此，能够实现进行所谓的正常截止(normally-off)工作的半导体元件。第一p型半导体层119A和第二p型半导体层119B之间的距离设计为能够耐住施加在第一欧姆电极116A和第二欧姆电极116B上的最大电压的值。
控制部102具有第一电源121和第二电源122，该第一电源121连接在端子S1和端子G1之间，该第二电源122连接在端子S2和端子G2之间。本实施方式中的第一电源121和第二电源122是能够改变输出电压的可变电源。应予说明，第一电源121和第二电源122也可以是内置有电源的门电路等，来代替可变电源。
使第一电源121的电压比第一栅电极118A的阈值电压低，来使耗尽层出现在第一栅电极118A的下侧，并使第二电源122的电压比第二栅电极118B的阈值电压低，来使耗尽层出现在第二栅电极118B的下侧。这么一来，在第一欧姆电极116A即端子S1和第二欧姆电极116B即端子S2之间，电流在哪个方向上都不会流动。若使第一电源121的电压成为第一栅电极118A的阈值电压以上的值，并使第二电源122的电压成为第二栅电极118B的阈值电压以上的值，就能够使电流在端子S1和端子S2之间双向流动。若使第一电源121的电压成为第一栅电极118A的阈值电压以上的值，并使第二电源122的电压成为比第二栅电极118B的阈值电压低的值，则电流不会从端子S1流向端子S2，但从端子S2流向端子S1。若使第一电源121的电压成为比第一栅电极118A的阈值电压低的值，并使第二电源122的电压成为第二栅电极118B的阈值电压以上的值，则电流从端子S1流向端子S2，但不会从端子S2流向端子S1。
半导体元件101一般构成为多指型，以增大电流容量(currentcapacity)。图3显示半导体元件101构成为多指型元件时的平面布置结构。如图3所示，半导体层叠层体113具有活性区域170和包围活性区域170的非活性区域171。非活性区域171是铁(Fe)已扩散在其中的区域，是其电阻已被增高到比活性区域高的值的区域。铁(Fe)的扩散是通过离子注入进行，使铁(Fe)从半导体层叠层体113的表面扩散到大约400nm的深度即可。在活性区域170形成有具有多个指的第一欧姆电极116A和第二欧姆电极116B。第一欧姆电极116A的指和第二欧姆电极116B的指是彼此平行且交替地形成。但是，在图3中，第一欧姆电极116A位于S1电极布线151A的下侧而看不到该第一欧姆电极116A；第二欧姆电极116B位于S2电极布线151B的下侧而看不到该第二欧姆电极116B。在第一欧姆电极116A的指和第二欧姆电极116B的指之间的区域分别形成有第一栅电极118A的指和第二栅电极118B的指。由此，形成有多个双栅型晶体管单元201，各个该双栅型晶体管单元201具有第一欧姆电极116A的指、第一栅电极118A的指、第二栅电极118B的指和第二欧姆电极116B的指。双栅型晶体管单元201左右交替反转地配置。因此，相邻的双栅型晶体管单元201共有第一欧姆电极116A的指或第二欧姆电极116B的指。虽然在图3中省略图示，但第一栅电极118A的指形成在第一p型半导体层119A上，第二栅电极118B的指形成在第二p型半导体层119B上，各个双栅型晶体管单元201的剖面结构与图2相同。
在非活性区域171上形成有由钛(Ti)和金(Au)形成的S1电极焊盘161A、S2电极焊盘161B、G1电极焊盘162A和G2电极焊盘162B。S1电极焊盘161A经S1电极布线151A与第一欧姆电极116A的各个指连接；S2电极焊盘161B经S2电极布线151B与第二欧姆电极116B的各个指连接；G1电极焊盘162A经G1电极布线152A与第一栅电极118A的各个指连接；G2电极焊盘162B经G2电极布线152B与第二栅电极118B的各个指连接。优选G1电极布线152A和G2电极布线152B由与第一栅电极118A或第二栅电极118B相同的材料形成。
图4显示已将图3所示的半导体元件101收纳在封装体中的例子。如图4所示，半导体元件101收纳在具有五个引脚的半导体封装体中。半导体元件101安装在与SUB端子引线283成为一体的芯片垫(die pad)271上。半导体元件101的背面电极153和芯片垫271通过焊料等接合在一起，SUB端子引线283对应于半导体元件101的衬底端子SUB。S2端子引线281，经金属线291与S2电极焊盘161B连接，对应于端子S2。G2端子引线282，经金属线292与G2电极焊盘162B连接，对应于端子G2。G1端子引线284，经金属线294与G1电极焊盘162A连接，对应于端子G1。S1端子引线285，经金属线295与S1电极焊盘161A连接，对应于端子S1。
形成有树脂286，该树脂286覆盖半导体元件101、芯片垫271、金属线291、金属线292、金属线294、金属线295、S2端子引线281的一部分、G2端子引线282的一部分、SUB端子引线283的一部分、G1端子引线284的一部分以及S1端子引线285的一部分。为了提高放热性，可以不用树脂286覆盖芯片垫271的与安装有半导体元件101的面相反一侧的面(背面)。为了当用外部冷却装置进行冷却时使冷却装置和芯片垫271电绝缘，可以用树脂286覆盖芯片垫271的背面，经树脂286的一部分对半导体元件101进行冷却。应予说明，为了进一步提高放热性，也可以用与树脂286不同的部件确保芯片垫271和冷却装置之间的绝缘。在该情况下，可以构成为不用树脂286覆盖芯片垫271的背面的结构。
通过将具有上述结构的半导体元件101、控制部102和衬底电位稳定化部103组合起来，则能够将衬底端子SUB的电位成为端子S1和端子S2中电位较低的那个端子的电位。由此，能够将半导体元件101的衬底111的电位稳定化，能够使双向开关100稳定地工作。例如，若使第一欧姆电极116A和衬底111彼此直接连接，则当第一欧姆电极116A的电位比第二欧姆电极116B的电位低时，衬底111的电位也会比第二欧姆电极116B的电位低；当第一欧姆电极116A的电位比第二欧姆电极116B的电位高时，衬底111的电位也会比第二欧姆电极116B的电位高。因此，半导体层叠层体113需要具有双向耐压性，即需要具有从第二欧姆电极116B朝向衬底111的方向上的耐压性以及从衬底111朝向第二欧姆电极116B的方向上的耐压性。即使让第二欧姆电极116B和衬底111彼此直接连接，半导体层叠层体113也需要具有双向耐压性。但是，若使用本实施方式中的衬底电位稳定化部103，则衬底111的电位不会比第一欧姆电极116A或第二欧姆电极116B的电位高。因此，半导体层叠层体113不需要在双向上都具有较大的耐压性。半导体层叠层体至少也可以是下述半导体层叠层体，即：当第一欧姆电极116A或第二欧姆电极116B的电位比衬底111的电位高时不发生破坏的、耐压特性为非对称的半导体层叠层体。而且，因为成为与在常用的AlGaN/GaN-HFET中使源极和衬底连接在一起的状态相同的状态，所以还能够得到使栅极附近的电场集中缓和从而控制电流崩塌(current collapse)的效果。
衬底电位稳定化部103能够做到：使衬底111和第一欧姆电极116A之间以及衬底111和第二欧姆电极116B之间不产生超过半导体层叠层体113的耐压的较大的负向电位差。因此，并不需要使衬底111的电位成为与第一欧姆电极116A的电位和第二欧姆电极116B的电位中较低的电位相等的值。只要使衬底111的电位成为第一欧姆电极116A的电位和第二欧姆电极116B的电位中较低的电位以上的值，并且使衬底111的电位与第一欧姆电极116A的电位和第二欧姆电极116B的电位中较低的电位之间的电位差在半导体层叠层体113的负向耐压以下即可。
图5显示衬底电位稳定化部103的具体电路结构例。如图5所示，在衬底电位稳定化部103中，第一开关131由第1二极管133和第一电阻器134构成，第二开关132由第2二极管135和第二电阻器136构成。第1二极管133连接在衬底端子SUB和端子S1之间；第2二极管135连接在衬底端子SUB和端子S2之间。第一电阻器134与第1二极管133并联；第二电阻器136与第2二极管135并联。用相对于施加在半导体元件101上的电压具有足够的耐压性的二极管作为第1二极管133和第2二极管135。
以下，对图5所示的衬底电位稳定化部103的工作情况加以说明。当端子S2的电位比端子S1高时，微小电流从端子S2经第二电阻器136和第1二极管133流向端子S1。因为微小电流正向流过第1二极管133，所以在第1二极管133上产生相当于二极管的正向上升电压的电位。例如当使用硅二极管时，一般产生0.6V左右的电位，因此能够向衬底端子SUB施加电位比端子S1的电位高0.6V左右的电压，能够将衬底电位稳定化。
当端子S2的电位比端子S1低时，微小电流从端子S1经第一电阻器134和第2二极管135流向端子S2。因为微小电流正向流过第2二极管135，所以在第2二极管135上产生相当于二极管的正向上升电压的电位。因此，能够向衬底端子SUB施加电位比端子S2的电位高0.6V左右的电压，能够将衬底电位稳定化。
应予说明，若在第1二极管133和第2二极管135上产生与由于第一电阻器134或第二电阻器136而流动的微小电流大致相等的漏电流，则也可以不设置第一电阻器134和第二电阻器136。
第1二极管133和第2二极管135也可以形成在与半导体元件101同一衬底上。在该情况下，若构成为例如图6(a)和图6(b)所示的结构，则不需要在外部形成布线。图6(a)显示平面布置结构，与多个双栅型晶体管单元201一起形成有包括第1二极管和第2二极管的二极管单元202。图6(b)显示二极管单元202的剖面结构，该二极管单元202具有第一阳极电极191A和第二阳极电极191B，该第一阳极电极191A和该第二阳极电极191B形成在第一欧姆电极116A的指和第二欧姆电极116B的指之间。第一阳极电极191A和第二阳极电极191B由镍(Ni)或钯(Pd)等形成，与2DEG层形成肖特基结。因此，由第一阳极电极191A和2DEG层构成肖特基二极管即第1二极管；由第二阳极电极191B和2DEG层构成肖特基二极管即第2二极管。第1二极管的阴极通过2DEG层与第一欧姆电极116A连接；第2二极管的阴极通过2DEG层与第二欧姆电极116B连接。
第一阳极电极191A和第二阳极电极191B形成为：覆盖贯通半导体层叠层体113而使衬底111露出的槽部的侧面、底面以及槽部附近的半导体层叠层体113上面。由此，能够高效地使第一阳极电极191A和第二阳极电极191B与2DEG层形成肖特基结。覆盖槽部的侧面和底面的部分成为贯通布线191C，该贯通布线191C是使第一阳极电极191A和第二阳极电极191B与衬底111连接的通孔塞(via plug)。因此，无需在外部设置布线即能够使第1二极管和第2二极管与衬底111连接。
第一阳极电极191A、第二阳极电极191B以及与这些阳极电极191A、191B成为一体的贯通布线191C形成为横跨活性区域170。因此，第一欧姆电极116A和第二欧姆电极116B不会由于2DEG层而发生短路现象。
应予说明，若二极管单元202所产生的第1二极管133和第2二极管135的反向漏电流比通常大一点，则也可以不使用在图5中所示的第一电阻器134和第二电阻器136。例如，若第2二极管135的反向漏电流正向流过第1二极管133，则由此能够给衬底赋予根据正向上升特性决定的电位。当衬底处于浮动状态时，衬底的电位会不稳定。因此，衬底电位会影响到开关时的通态电阻等元件的电气特性，双向开关的工作会不稳定。通过给衬底赋予根据正向上升特性决定的电位，则在进行开关时也能够得到所希望的通态电阻和开关速度，能够将双向开关的工作稳定化。
应予说明，在图5中所示的是用第1二极管和第2二极管产生第一欧姆电极和第二欧姆电极之间的电位的例子。但是，只要能够将双向开关的工作稳定化，就也可以进行使用电阻器的分压等从而产生第一欧姆电极和第二欧姆电极之间的电位。当用电阻器进行分压时，可以省略在图5中所示的第1二极管和第2二极管。然而，若使用第1二极管和第2二极管，就能够得到能进一步将双向开关的工作稳定化这一优点。
衬底电位稳定化部也可以由晶体管和电阻器构成，来代替由二极管和电阻器构成。在该情况下，例如图7所示，在半导体层叠层体113上第三欧姆电极196A和第四欧姆电极196B之间形成单栅型晶体管单元203，该单栅型晶体管单元203具有第三p型半导体层193和形成在第三p型半导体层193上的第三栅电极194。使第三欧姆电极196A经S3电极布线197A与第一欧姆电极116A连接，使第四欧姆电极196B经S4电极布线197B与第二欧姆电极116B连接，并且使第三栅电极194与背面电极153连接即可。
在图7所示的单栅型晶体管单元203中，当第四欧姆电极196B的电位比第三欧姆电极196A的电位高时，电流从第四欧姆电极196B经第二电阻器136、第三栅电极194和第三p型半导体层193流向第三欧姆电极196A。因此，正向电流流向由第三p型半导体层193和2DEG层构成的pn结二极管，产生正向上升电压。因此，第三栅电极194的电位成为比第三欧姆电极196A的电位高3V左右的电位，与第三栅电极194连接的衬底111的电位也成为相等的电位。当第四欧姆电极196B的电位比第三欧姆电极196A的电位低时，电流从第三欧姆电极196A经第一电阻器134、第三栅电极194和第三p型半导体层193流向第四欧姆电极196B。因此，正向电流流向由第三p型半导体层193和半导体层叠层体113构成的pn结二极管，产生正向上升电压。因此，第三栅电极194的电位成为比第四欧姆电极196B的电位高3V左右的电位，与第三栅电极194连接的衬底111的电位也成为相等的电位。第三欧姆电极196A与第一欧姆电极116A连接，第三欧姆电极196A的电位与第一欧姆电极116A的电位相等。第四欧姆电极196B与第二欧姆电极116B连接，第四欧姆电极196B的电位与第二欧姆电极116B的电位相等。因此，能够向衬底111赋予与第一欧姆电极116A的电位和第二欧姆电极116B的电位中较低的电位大致相等的电位，能够实现工作稳定的双向开关。
应予说明，如图8所示，可以形成高电阻区域198，该高电阻区域198贯穿第三p型半导体层193和第二半导体层115到达比第一半导体层114和第二半导体层115之间的界面还靠近衬底111一侧的位置。高电阻区域198横跨形成在第一半导体层114和第二半导体层115之间的界面的沟道而形成即可。若要不使用第三p型半导体层193地将单栅型晶体管单元203构成为正常截止型晶体管单元，就在第二半导体层115和第一半导体层114中形成高电阻区域198即可。通过形成高电阻区域198，则能够减小电流泄漏通道，能够实现电阻更高的双向开关。高电阻区域198利用离子注入法注入硼离子或铁离子等而形成即可。若利用离子注入法，就能够选择性地形成高电阻区域。
图9(a)～图9(d)显示与半导体元件101一体地形成有由单栅型晶体管构成的单栅型晶体管单元203的例子。图9(a)显示整体的平面布置结构；图9(b)放大地显示单栅型晶体管单元203的局部；图9(c)显示沿图9(b)中的IXc-IXc线的剖面结构；图9(d)显示沿图9(b)中的IXd-IXd线的剖面结构。如图9(a)～图9(d)所示，在衬底上形成有多个双栅型晶体管单元201以及单栅型晶体管单元203。用第一欧姆电极116A的指中的一个指作第三欧姆电极196A即可；用第二欧姆电极116B的指中的一个指作第四欧姆电极196B即可。S3电极布线197A与S1电极布线151A一体地形成即可；S4电极布线197B与S2电极布线151B一体地形成即可。
在单栅型晶体管单元203的中央部位形成有非活性区域172，该非活性区域172使铁(Fe)离子扩散而成。第三p型半导体层193和第三栅电极194形成为横跨非活性区域171和非活性区域172。
第三p型半导体层193为p型氮化物半导体层即可，例如为p型GaN即可。第三栅电极194由与第三p型半导体层193欧姆接触的材料形成即可，例如为钯(Pd)和金(Au)的叠层体即可。若使第三p型半导体层193的材料与第一p型半导体层119A和第二p型半导体层119B相同，则能够在与第一p型半导体层119A和第二p型半导体层119B同一工序中形成第三p型半导体层193。若使第三栅电极194的材料与第一栅电极118A和第二栅电极118B相同，则能够在与第一栅电极118A和第二栅电极118B同一工序中形成第三栅电极194。但是，并不需要使第三p型半导体层193的材料与第一p型半导体层119A和第二p型半导体层119B相同：并不需要使第三栅电极194的材料与第一栅电极118A和第二栅电极118B相同。
在第三p型半导体层193的下侧，在未向第三栅电极194施加电压的状态下出现耗尽层，因此第三欧姆电极196A和第四欧姆电极196B不会经沟道区域发生短路。在图9(a)～图9(d)中也可以在非活性区域172以外的第三栅电极194下侧形成高电阻区域198，该高电阻区域198贯穿第二半导体层115到达比第二半导体层115和第一半导体层114之间的界面还靠近衬底111一侧的位置。这么一来，能够进一步减小电流泄漏通道。
第三栅电极194和衬底111经贯通布线195连接在一起。贯通布线195例如是覆盖贯通半导体层叠层体113的通孔的侧面和底面的金(Au)膜即可。使第三栅电极194和衬底111相连接的贯通布线195需要与为沟道区域的2DEG层绝缘。因此，该贯通布线195形成在非活性区域172。使第三栅电极194和贯通布线195相连接的布线怎样形成都可以，若用与第三栅电极194相同的材料与第三栅电极194一体地形成该布线，则该布线的形成就变得很容易。
在本实施方式中，第一电阻器和第二电阻器也形成在半导体层叠层体113上。第一电阻器和第二电阻器由形成在非活性区域172的保护膜141上的电阻膜143构成。电阻膜143由例如氮硅化钨(WSiN)等形成，在形成于保护膜141上的开口部与S1电极布线151A、S2电极布线151B和贯通布线195连接。电阻膜143被由氮化硅(SiN)形成的绝缘膜144覆盖。
含在衬底电位稳定化部中的晶体管为正常截止型即可，也可以是具有肖特基栅电极的晶体管。在该情况下，不形成第三p型半导体层，并在半导体层叠层体113上形成由肖特基电极构成的第三栅电极即可。在此，需要构成为正常截止型HFET。具体而言，使由氮化铝镓(AlGaN)形成的第二半导体层的整体膜厚较薄，或者形成栅凹槽(gate recess)部，来使位于第三栅电极下侧的第二半导体层的膜厚较薄即可。也可以用功函数较高的导电性氧化物形成第三栅电极。
在图9(a)～图9(d)中，在单栅型晶体管单元的中央部位设置有非活性区域，但非活性区域并不一定需要设置在中央部位，只要在衬底电位稳定化部的内部，就在哪个部位设置非活性区域都可以。在图6(a)和图6(b)所示的结构中也可以在二极管单元的内部设置非活性区域，并形成使第一欧姆电极和第二欧姆电极与衬底连接的电阻器。应予说明，若能够充分确保电阻膜和半导体层叠层体之间的绝缘，则也可以不是在非活性区域上形成电阻器，而是在活性区域上形成电阻器。
在图6(a)、图6(b)和图9(a)～图9(d)中示出的是二极管单元和单栅型晶体管单元被双栅型晶体管单元包围地形成在半导体元件中央部位的例子。但是，二极管单元和单栅型晶体管单元并不需要形成在半导体元件的中央部位。
在本实施方式中，半导体元件构成为栅电极形成在p型半导体层上的正常截止型双栅型半导体元件。但是，也可以通过形成栅凹槽结构，或者使第二半导体层的膜厚较薄，来实现正常截止特性。根据电路结构也可以构成为正常导通(normally-on)型双栅型半导体元件。以上示出的是衬底为硅衬底的例子，但衬底只要是能够形成氮化物半导体的导电性衬底即可，也可以采用SiC(碳化硅)衬底或其它衬底来代替硅衬底。
-产业实用性-
本发明中的双向开关，即使是当在导电性衬底上形成宽带隙半导体而构成时也稳定地工作，特别是作为形成在导电性衬底上且由氮化物半导体形成的双向开关等很有用。

Claims (13)

1.一种双向开关，其特征在于：
所述双向开关包括：
半导体元件，其形成在衬底上，并具有半导体层叠层体、第一欧姆电极和第二欧姆电极、以及第一栅电极和第二栅电极，该第一欧姆电极和该第二欧姆电极彼此留有间隔地形成在所述半导体层叠层体上，该第一栅电极和该第二栅电极从所述第一欧姆电极一侧依次形成在所述第一欧姆电极和所述第二欧姆电极之间，以及
衬底电位稳定化部，该衬底电位稳定化部使所述衬底的电位成为比所述第一欧姆电极的电位和所述第二欧姆电极的电位中较高的电位低的电位。
2.根据权利要求1所述的双向开关，其特征在于：
所述半导体元件具有背面电极，该背面电极形成在所述衬底的与所述半导体层叠层体相反一侧的面上；
所述衬底电位稳定化部具有：
第1二极管，其阴极与所述第一欧姆电极连接，阳极与所述背面电极连接，以及
第2二极管，其阴极与所述第二欧姆电极连接，阳极与所述背面电极连接。
3.根据权利要求2所述的双向开关，其特征在于：
所述衬底电位稳定化部具有：
第一电阻元件，该第一电阻元件与所述第1二极管并联，以及
第二电阻元件，该第二电阻元件与所述第2二极管并联。
4.根据权利要求1所述的双向开关，其特征在于：
所述衬底电位稳定化部具有：
第1二极管，其阴极与所述第一欧姆电极连接，阳极与所述衬底连接，以及
第2二极管，其阴极与所述第二欧姆电极连接，阳极与所述衬底连接；
所述第1二极管的阳极是形成在所述半导体层叠层体上的第一阳极电极；
所述第2二极管的阳极是形成在所述半导体层叠层体上的第二阳极电极；
所述第一阳极电极和所述第二阳极电极经贯通所述半导体层叠层体的贯通布线与所述衬底连接。
5.根据权利要求4所述的双向开关，其特征在于：
所述衬底电位稳定化部具有：
第一电阻元件，该第一电阻元件将所述第一阳极电极和所述第一欧姆电极连接起来，以及
第二电阻元件，该第二电阻元件将所述第二阳极电极和所述第二欧姆电极连接起来；
所述半导体层叠层体具有电阻已被增高到比其它区域高的值的非活性区域；
所述第一电阻元件主要由形成在所述非活性区域上且与所述第一欧姆
电极和所述第一阳极电极接触的电阻膜构成；
所述第二电阻元件主要由形成在所述非活性区域上且与所述第二欧姆电极和所述第二阳极电极接触的电阻膜构成。
6.根据权利要求4所述的双向开关，其特征在于：
所述第一欧姆电极具有多个第一欧姆电极指；
所述第二欧姆电极具有多个第二欧姆电极指；
所述第一栅电极具有多个第一栅电极指；
所述第二栅电极具有多个第二栅电极指；
所述半导体元件具有多个双栅型晶体管单元，各个该双栅型晶体管单元在所述第一欧姆电极指和所述第二欧姆电极指之间依次配置所述第一栅电极指和所述第二栅电极指而构成；
所述衬底电位稳定化部具有二极管单元，该二极管单元在所述第一欧姆电极指和所述第二欧姆电极指之间依次配置所述第一阳极电极和所述第二阳极电极而构成。
7.根据权利要求1所述的双向开关，其特征在于：
所述半导体层叠层体具有沟道区域，电子在该沟道区域内与所述衬底的主面平行地移动；
所述衬底电位稳定化部具有：
正常截止型晶体管，其包括形成在所述半导体层叠层体上的第三欧姆电极和第四欧姆电极、以及形成在所述第三欧姆电极和所述第四欧姆电极之间的第三栅电极，
第一电阻元件，其连接在所述第一欧姆电极和所述第三栅电极之间，以及
第二电阻元件，其连接在所述第二欧姆电极和所述第三栅电极之间；
所述第三欧姆电极与所述第一欧姆电极连接；
所述第四欧姆电极与所述第二欧姆电极连接；
所述第三栅电极经贯通所述半导体层叠层体且与所述沟道区域绝缘的贯通布线与所述衬底连接。
8.根据权利要求7所述的双向开关，其特征在于：
所述衬底电位稳定化部具有形成在所述半导体层叠层体和所述第三栅电极之间的p型氮化物半导体层。
9.根据权利要求7所述的双向开关，其特征在于：
所述半导体层叠层体具有电阻已被增高到比其它区域高的值的非活性区域；
所述贯通布线形成在所述非活性区域。
10.根据权利要求9所述的双向开关，其特征在于：
所述第一电阻元件主要由形成在所述非活性区域上且与所述第一欧姆电极和所述第三栅电极接触的电阻膜构成；
所述第二电阻元件主要由形成在所述非活性区域上且与所述第二欧姆电极和所述第三栅电极接触的电阻膜构成。
11.根据权利要求7所述的双向开关，其特征在于：
所述第一欧姆电极具有多个第一欧姆电极指；
所述第二欧姆电极具有多个第二欧姆电极指；
所述第一栅电极具有多个第一栅电极指；
所述第二栅电极具有多个第二栅电极指；
所述半导体元件具有多个双栅型晶体管单元，各个该双栅型晶体管单元在所述第一欧姆电极指和所述第二欧姆电极指之间依次配置所述第一栅电极指和所述第二栅电极指而构成；
所述衬底电位稳定化部具有单栅型晶体管单元，该单栅型晶体管单元在所述第一欧姆电极指和所述第二欧姆电极指之间配置所述第三栅电极而构成；
构成所述单栅型晶体管单元的所述第一欧姆电极指是所述第三欧姆电极；
构成所述单栅型晶体管单元的所述第二欧姆电极指是所述第四欧姆电极。
12.根据权利要求7所述的双向开关，其特征在于：
所述半导体层叠层体具有：
第一半导体层和第二半导体层，该第二半导体层形成在该第一半导体层上，以及
高电阻区域，该高电阻区域在所述第三栅电极的下侧贯穿所述第二半导体层到达比所述第二半导体层和所述第一半导体层之间的界面还靠近所述衬底一侧的位置，与所述第一半导体层和所述第二半导体层的其它部分相比该高电阻区域的电阻值更高。
13.根据权利要求1所述的双向开关，其特征在于：
所述半导体元件具有背面电极，该背面电极形成在所述衬底的与所述半导体层叠层体相反一侧的面上；
所述衬底电位稳定化部具有：
第一电阻元件，该第一电阻元件与所述第1二极管并联，以及
第二电阻元件，该第二电阻元件与所述第2二极管并联。
CN2010800499240A 2009-11-30 2010-11-11 双向开关 Pending CN102612753A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009271744 2009-11-30
JP2009-271744 2009-11-30
PCT/JP2010/006621 WO2011064955A1 (ja) 2009-11-30 2010-11-11 双方向スイッチ

Publications (1)

Publication Number Publication Date
CN102612753A true CN102612753A (zh) 2012-07-25

Family

ID=44066070

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010800499240A Pending CN102612753A (zh) 2009-11-30 2010-11-11 双向开关

Country Status (4)

Country Link
US (1) US8604512B2 (zh)
JP (1) JPWO2011064955A1 (zh)
CN (1) CN102612753A (zh)
WO (1) WO2011064955A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935314A (zh) * 2014-03-17 2015-09-23 英飞凌科技奥地利有限公司 可操作的氮化镓器件
CN105428322A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 基于iii-v族半导体材料的ac开关
CN106558606A (zh) * 2015-09-25 2017-04-05 厦门市三安集成电路有限公司 一种具有多重栅极结构的晶体管及其制备方法
CN109844956A (zh) * 2016-08-10 2019-06-04 麦克姆技术解决方案控股有限公司 高功率晶体管
CN110476232A (zh) * 2017-03-31 2019-11-19 松下电器产业株式会社 双向开关和包括该开关的双向开关装置
CN114284355A (zh) * 2021-12-27 2022-04-05 西交利物浦大学 双栅极mis-hemt器件、双向开关器件及其制备方法
TWI813162B (zh) * 2021-05-25 2023-08-21 大陸商英諾賽科（蘇州）科技有限公司 氮化物基半導體雙向切換器件和其製造方法

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011129875A (ja) * 2009-11-20 2011-06-30 Panasonic Corp 半導体装置及びそのリードフレーム
JP5666157B2 (ja) * 2010-03-26 2015-02-12 パナソニック株式会社 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
US20140362626A1 (en) * 2011-12-28 2014-12-11 Panasonic Corporation Multilevel inverter device
JP5659182B2 (ja) * 2012-03-23 2015-01-28 株式会社東芝 窒化物半導体素子
JP2013225594A (ja) * 2012-04-20 2013-10-31 Advanced Power Device Research Association 双方向トランジスタ、及びその製造方法
JP5985282B2 (ja) * 2012-07-12 2016-09-06 ルネサスエレクトロニクス株式会社 半導体装置
US8723227B2 (en) 2012-09-24 2014-05-13 Analog Devices, Inc. Heterojunction compound semiconductor protection clamps and methods of forming the same
US9184098B2 (en) * 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
KR101395026B1 (ko) * 2012-10-16 2014-05-15 경북대학교 산학협력단 질화물 반도체 소자 및 그 소자의 제조 방법
WO2014103126A1 (ja) * 2012-12-26 2014-07-03 パナソニック株式会社 サージ保護素子及び半導体装置
EP2811520A1 (en) * 2013-06-05 2014-12-10 Nxp B.V. Gallium nitride device
US20140374766A1 (en) * 2013-06-20 2014-12-25 Texas Instruments Incorporated Bi-directional gallium nitride switch with self-managed substrate bias
US9779988B2 (en) * 2013-12-20 2017-10-03 Nxp Usa, Inc. Semiconductor devices with inner via
EP3311412A4 (en) 2015-06-16 2019-01-23 Tagore Technology, Inc. HIGH PERFORMANCE FREQUENCY SWITCH
DE102015117395A1 (de) * 2015-10-13 2017-04-13 Infineon Technologies Austria Ag Schaltkreis, Halbleiterbauelement und Verfahren
WO2017104938A1 (ko) 2015-12-14 2017-06-22 주식회사 엘지화학 배터리 모듈, 이러한 배터리 모듈을 포함하는 배터리 팩 및 이러한 배터리 팩을 포함하는 자동차
WO2017159559A1 (ja) * 2016-03-15 2017-09-21 パナソニック株式会社 双方向スイッチ
JP6831752B2 (ja) * 2016-06-08 2021-02-17 パナソニック株式会社 基板電圧制御回路
JP6815509B2 (ja) * 2016-11-24 2021-01-20 ヴィジック テクノロジーズ リミテッド 高電圧および高電流スイッチング用の電源デバイス
US10545055B2 (en) 2017-06-13 2020-01-28 Semiconductor Components Industries, Llc Electronic device including a temperature sensor
US10978583B2 (en) * 2017-06-21 2021-04-13 Cree, Inc. Semiconductor devices having a plurality of unit cell transistors that have smoothed turn-on behavior and improved linearity
US10224924B1 (en) 2017-08-22 2019-03-05 Infineon Technologies Austria Ag Bidirectional switch with passive electrical network for substrate potential stabilization
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
WO2020004021A1 (ja) * 2018-06-29 2020-01-02 パナソニックＩｐマネジメント株式会社 双方向スイッチ素子
FR3087971B1 (fr) 2018-10-31 2020-11-20 Commissariat Energie Atomique Circuit de polarisation d'un composant de puissance
JP7357206B2 (ja) * 2018-11-08 2023-10-06 パナソニックＩｐマネジメント株式会社 電気装置及びマルチレベルインバータ
WO2020235429A1 (ja) * 2019-05-21 2020-11-26 パナソニックＩｐマネジメント株式会社 双方向スイッチモジュール及び双方向スイッチ
JP7280206B2 (ja) 2020-01-09 2023-05-23 株式会社東芝 半導体装置
WO2021153170A1 (ja) * 2020-01-27 2021-08-05 パナソニックＩｐマネジメント株式会社 基板電位安定化回路及び双方向スイッチシステム
WO2023278194A1 (en) 2021-06-28 2023-01-05 Enphase Energy, Inc. Gallium nitride bi-directional high electron mobility transistor substrate voltage management circuit
JP7470087B2 (ja) 2021-09-17 2024-04-17 株式会社東芝 窒化物半導体装置
WO2023060219A1 (en) 2021-10-08 2023-04-13 Efficient Power Conversion Corporation BIDIRECTIONAL GaN FET WITH SINGLE GATE

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851202A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 半導体双方向性スイッチおよびその駆動方法
US20070090373A1 (en) * 2003-12-05 2007-04-26 International Rectifier Corporation III-Nitride device with improved layout geometry
US20090206363A1 (en) * 2008-02-20 2009-08-20 Sanken Electric Co., Ltd. Solid-state switch capable of bidirectional operation
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3844617B2 (ja) * 1999-03-17 2006-11-15 株式会社エヌ・ティ・ティ・データ・イー・エックス・テクノ 電界効果トランジスタ装置
US7465997B2 (en) * 2004-02-12 2008-12-16 International Rectifier Corporation III-nitride bidirectional switch
JP2006310769A (ja) * 2005-02-02 2006-11-09 Internatl Rectifier Corp Ｉｉｉ族窒化物一体化ショットキおよび電力素子
JP2007042813A (ja) * 2005-08-02 2007-02-15 Toshiba Corp 半導体装置
WO2008062800A1 (fr) 2006-11-20 2008-05-29 Panasonic Corporation Dispositif à semi-conducteur et son procédé d'entraînement

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0851202A (ja) * 1994-08-08 1996-02-20 Fuji Electric Co Ltd 半導体双方向性スイッチおよびその駆動方法
US20070090373A1 (en) * 2003-12-05 2007-04-26 International Rectifier Corporation III-Nitride device with improved layout geometry
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
US20090206363A1 (en) * 2008-02-20 2009-08-20 Sanken Electric Co., Ltd. Solid-state switch capable of bidirectional operation

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104935314B (zh) * 2014-03-17 2018-10-19 英飞凌科技奥地利有限公司 可操作的氮化镓器件
CN104935314A (zh) * 2014-03-17 2015-09-23 英飞凌科技奥地利有限公司 可操作的氮化镓器件
US9911731B2 (en) 2014-03-17 2018-03-06 Infineon Technologies Austria Ag Operational gallium nitride devices
CN105428322A (zh) * 2014-09-15 2016-03-23 英飞凌科技奥地利有限公司 基于iii-v族半导体材料的ac开关
CN106558606B (zh) * 2015-09-25 2023-04-14 湖南三安半导体有限责任公司 一种具有多重栅极结构的晶体管及其制备方法
CN106558606A (zh) * 2015-09-25 2017-04-05 厦门市三安集成电路有限公司 一种具有多重栅极结构的晶体管及其制备方法
CN109844956A (zh) * 2016-08-10 2019-06-04 麦克姆技术解决方案控股有限公司 高功率晶体管
US11367674B2 (en) 2016-08-10 2022-06-21 Macom Technology Solutions Holdings, Inc. High power transistors
US11862536B2 (en) 2016-08-10 2024-01-02 Macom Technology Solutions Holdings, Inc. High power transistors
CN110476232A (zh) * 2017-03-31 2019-11-19 松下电器产业株式会社 双向开关和包括该开关的双向开关装置
CN110476232B (zh) * 2017-03-31 2023-12-12 松下控股株式会社 双向开关和包括该开关的双向开关装置
TWI813162B (zh) * 2021-05-25 2023-08-21 大陸商英諾賽科（蘇州）科技有限公司 氮化物基半導體雙向切換器件和其製造方法
CN114284355A (zh) * 2021-12-27 2022-04-05 西交利物浦大学 双栅极mis-hemt器件、双向开关器件及其制备方法

Also Published As

Publication number Publication date
US20120217542A1 (en) 2012-08-30
WO2011064955A1 (ja) 2011-06-03
US8604512B2 (en) 2013-12-10
JPWO2011064955A1 (ja) 2013-04-11

Similar Documents

Publication Publication Date Title
CN102612753A (zh) 双向开关
US10950524B2 (en) Heterojunction semiconductor device for reducing parasitic capacitance
US10573732B2 (en) Semiconductor device
US8441030B2 (en) III-nitride multi-channel heterojunction interdigitated rectifier
JP6413104B2 (ja) サージ保護素子
JP5940235B1 (ja) 半導体装置
JP5457046B2 (ja) 半導体装置
JP5608322B2 (ja) 双方向スイッチ
CN103681658B (zh) 双向异质结化合物半导体保护装置及其形成方法
JP6738407B2 (ja) 双方向スイッチ
US20080211567A1 (en) Bidirectional switch and method for driving the same
KR20140001191A (ko) 2deg와 2dhg를 갖는 반도체장치
CN103003948A (zh) 二极管
JP2014078570A (ja) 整流回路及び半導体装置
JP2009124667A (ja) 双方向スイッチ及びその駆動方法
JP2013042270A (ja) トランジスタ回路、双方向スイッチ回路、ダイオード回路及びトランジスタ回路の製造方法
CN101170111A (zh) 半导体装置
US10811529B2 (en) Transistor device with gate resistor
CN108735730B (zh) 电力开关及其半导体装置
JP2000340580A (ja) 半導体装置
US10978586B2 (en) Switching device
US11735655B2 (en) Semiconductor device
JP7313197B2 (ja) 半導体装置
JP6374115B2 (ja) 複合型半導体装置
JP2009004413A (ja) 半導体装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20120725