JP2000340580A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000340580A JP2000340580A JP11146700A JP14670099A JP2000340580A JP 2000340580 A JP2000340580 A JP 2000340580A JP 11146700 A JP11146700 A JP 11146700A JP 14670099 A JP14670099 A JP 14670099A JP 2000340580 A JP2000340580 A JP 2000340580A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- electrode
- strip
- portions
- trapezoidal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【課題】 ＨＥＭＴ及びＭＥＳＦＥＴの高耐圧化を図る
ことが困難であった。 【解決手段】 ＨＥＭＴの主動作領域を半導体基体１の
台状部分１２に形成する。この台状部分１２におけるソ
ース細条部分２ａとドレイン細条部分３ａから台状部分
１２の外側に延在させた円形先端部分２ｄ、３ｄを設け
る。細条部分２ａ，３ａの一端部２ｅ，３ｅを先細に形
成する。
ことが困難であった。 【解決手段】 ＨＥＭＴの主動作領域を半導体基体１の
台状部分１２に形成する。この台状部分１２におけるソ
ース細条部分２ａとドレイン細条部分３ａから台状部分
１２の外側に延在させた円形先端部分２ｄ、３ｄを設け
る。細条部分２ａ，３ａの一端部２ｅ，３ｅを先細に形
成する。
Description
【０００１】
【発明の属する技術分野】本発明は、高電子移動度トラ
ンジスタ（ＨＥＭＴ）又は金属半導体接触（ショットキ
バリア）電界効果トランジスタ（ＭＥＳＦＥＴ）等の半
導体装置に関する。
ンジスタ（ＨＥＭＴ）又は金属半導体接触（ショットキ
バリア）電界効果トランジスタ（ＭＥＳＦＥＴ）等の半
導体装置に関する。
【０００２】
【従来の技術】素子主動作領域をボンディングパッド形
成領域等から区画するために、素子主動作領域をメサ構
造にしたＭＥＳＦＥＴやＨＥＭＴ（High Electron Mobi
lity Transistor ）は公知である。図１及び図２は、従
来のこの種のＨＥＭＴを示す。従来のＨＥＭＴは、半導
体基体１と、２つのソース電極２と、ドレイン電極３
と、ゲート電極４と、図示が省略されている絶縁膜とを
備えている。なお、ソース電極２、ドレイン電極３、及
びゲート電極４には他の領域と区別するために点々が付
されている。
成領域等から区画するために、素子主動作領域をメサ構
造にしたＭＥＳＦＥＴやＨＥＭＴ（High Electron Mobi
lity Transistor ）は公知である。図１及び図２は、従
来のこの種のＨＥＭＴを示す。従来のＨＥＭＴは、半導
体基体１と、２つのソース電極２と、ドレイン電極３
と、ゲート電極４と、図示が省略されている絶縁膜とを
備えている。なお、ソース電極２、ドレイン電極３、及
びゲート電極４には他の領域と区別するために点々が付
されている。
【０００３】半導体基体１は、半絶縁性のＧａＡｓ半導
体から成る半導体基板５と、この基板５の上面に形成さ
れた相対的に不純物濃度の低いＮ形のＧａＡｓ半導体か
ら成るバッファ層又はＰ形のＧａＡｓ半導体層とＡｌＧ
ａＡｓ半導体層が複数積層されて成るバッファ層６と、
相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体か
ら成る第１の電子供給層７と、実質的に不純物がドープ
されていないＧａＡｓ半導体やＩｎＧａＡｓ半導体から
成るチャネル層８と、相対的に不純物濃度の高いＮ形の
ＡｌＧａＡｓ半導体から成る第２の電子供給層９と、実
質的に不純物がドープされていないＡｌＧａＡｓ半導体
から成るショットキ層１０と、相対的に不純物濃度の高
いＧａＡｓ半導体から成るオーミックコンタクト層１１
とを備えている。
体から成る半導体基板５と、この基板５の上面に形成さ
れた相対的に不純物濃度の低いＮ形のＧａＡｓ半導体か
ら成るバッファ層又はＰ形のＧａＡｓ半導体層とＡｌＧ
ａＡｓ半導体層が複数積層されて成るバッファ層６と、
相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体か
ら成る第１の電子供給層７と、実質的に不純物がドープ
されていないＧａＡｓ半導体やＩｎＧａＡｓ半導体から
成るチャネル層８と、相対的に不純物濃度の高いＮ形の
ＡｌＧａＡｓ半導体から成る第２の電子供給層９と、実
質的に不純物がドープされていないＡｌＧａＡｓ半導体
から成るショットキ層１０と、相対的に不純物濃度の高
いＧａＡｓ半導体から成るオーミックコンタクト層１１
とを備えている。
【０００４】半導体基体１は一方の主面にメサ構造の主
動作領域用台状部分１２を有する。この台状部分１２
は、バッファ層６の上に第１の電子供給層７とチャネル
層８と第２の電子供給層９とショットキ層１０とコンタ
クト層１１とを順次に有するＨＥＭＴの主動作領域であ
る。半導体基体１の台状部分１２の外周領域は基板１と
バッファ層６とから成り、ＨＥＭＴの主動作領域を含ま
ない。
動作領域用台状部分１２を有する。この台状部分１２
は、バッファ層６の上に第１の電子供給層７とチャネル
層８と第２の電子供給層９とショットキ層１０とコンタ
クト層１１とを順次に有するＨＥＭＴの主動作領域であ
る。半導体基体１の台状部分１２の外周領域は基板１と
バッファ層６とから成り、ＨＥＭＴの主動作領域を含ま
ない。
【０００５】台状部分１２の側面１３は、半導体基体１
の一方の主面から他方の主面側に向って広がる傾きを有
する傾斜面であり、ここにバッファ層６の一部、第１の
電子供給層７、チャネル層８、第２の電子供給層９、シ
ョットキ層１０、コンタクト層１１が露出している。コ
ンタクト層１１は、図２及び図３から明らかなようにシ
ョットキ層１０から突出する複数の帯状体から成る。従
って、ショットキ層１０は複数のコンタクト層１１の相
互間に露出している。なお、図３では台状部分１２の傾
斜側面１３に露出する複数の層の図示が省略されてい
る。
の一方の主面から他方の主面側に向って広がる傾きを有
する傾斜面であり、ここにバッファ層６の一部、第１の
電子供給層７、チャネル層８、第２の電子供給層９、シ
ョットキ層１０、コンタクト層１１が露出している。コ
ンタクト層１１は、図２及び図３から明らかなようにシ
ョットキ層１０から突出する複数の帯状体から成る。従
って、ショットキ層１０は複数のコンタクト層１１の相
互間に露出している。なお、図３では台状部分１２の傾
斜側面１３に露出する複数の層の図示が省略されてい
る。
【０００６】第１の電極としての左右に分割された２つ
のソース電極２は一般にフィンガ部と呼ばれている複数
のソース細条部分２ａとソースパッド部分２ｂとソース
連結部分２ｃとをそれぞれ有している。ソース細条部分
２ａの図１で斜線を付して区別している部分がコンタク
ト層１１に低抵抗接触している。ソースパッド部分２ｂ
は台状部分１２の外周のバッファ層６上に配置されてい
る。ストライプ状に配置された複数のソース細条部分２
ａはソース連結部分２ｃによってソース接続導体即ちソ
ースパッド部分２ｂにそれぞれ接続されている。なお、
ソース細条部分２ａの一部は台状部分１２の側面１３に
接触している。
のソース電極２は一般にフィンガ部と呼ばれている複数
のソース細条部分２ａとソースパッド部分２ｂとソース
連結部分２ｃとをそれぞれ有している。ソース細条部分
２ａの図１で斜線を付して区別している部分がコンタク
ト層１１に低抵抗接触している。ソースパッド部分２ｂ
は台状部分１２の外周のバッファ層６上に配置されてい
る。ストライプ状に配置された複数のソース細条部分２
ａはソース連結部分２ｃによってソース接続導体即ちソ
ースパッド部分２ｂにそれぞれ接続されている。なお、
ソース細条部分２ａの一部は台状部分１２の側面１３に
接触している。
【０００７】第２の電極としてのドレイン電極３は複数
のドレイン細条部分３ａと、ドレインパッド部分３ｂと
ドレイン連結部分３ｃとから成る。複数のドレイン細条
部分３ａの図１で斜線を付して区別している部分がコン
タクト層１１に低抵抗接触している。複数のドレイン細
条部分３ａは複数のソース細条部分２ａの相互間に配置
されている。ソース細条部分２ａとドレイン細条部分３
ａとは直線状に延びる帯状体であり、規則正しく互いに
平行に配置されている。ドレイン接続導体としてのドレ
インパッド部分３ｂは半導体基体１の台状部分１２の外
周のバッファ層６の上に配置されている。ドレイン連結
部分３ｃは複数のドレイン細条部分３ａをドレインパッ
ド部分３ｂに接続している。なお、ドレイン細条部分３
ａの一部は台状部分１２の側面１３に接触している。
のドレイン細条部分３ａと、ドレインパッド部分３ｂと
ドレイン連結部分３ｃとから成る。複数のドレイン細条
部分３ａの図１で斜線を付して区別している部分がコン
タクト層１１に低抵抗接触している。複数のドレイン細
条部分３ａは複数のソース細条部分２ａの相互間に配置
されている。ソース細条部分２ａとドレイン細条部分３
ａとは直線状に延びる帯状体であり、規則正しく互いに
平行に配置されている。ドレイン接続導体としてのドレ
インパッド部分３ｂは半導体基体１の台状部分１２の外
周のバッファ層６の上に配置されている。ドレイン連結
部分３ｃは複数のドレイン細条部分３ａをドレインパッ
ド部分３ｂに接続している。なお、ドレイン細条部分３
ａの一部は台状部分１２の側面１３に接触している。
【０００８】ゲート電極４は複数のゲート細条部分４ａ
とゲートパッド部分４ｂとゲート連結部分４ｃとから成
る。ゲート細条部分４ａの大部分は台状部分１２のショ
ットキ層１０にショットキ接触（金属半導体接触）して
いる。ゲート接続導体としてのゲートパッド部分４ｂは
台状部分１２の外周側でバッファ層６の上に配置されて
いる。ゲート連結部分４ｃは複数のゲート細条部分４ａ
をゲートパッド部分４ｂに接続している。なお、ゲート
電極４は平面的に見てソース電極２に交差しているが、
両者は絶縁膜（図示せず）によって電気的に分離されて
いる。
とゲートパッド部分４ｂとゲート連結部分４ｃとから成
る。ゲート細条部分４ａの大部分は台状部分１２のショ
ットキ層１０にショットキ接触（金属半導体接触）して
いる。ゲート接続導体としてのゲートパッド部分４ｂは
台状部分１２の外周側でバッファ層６の上に配置されて
いる。ゲート連結部分４ｃは複数のゲート細条部分４ａ
をゲートパッド部分４ｂに接続している。なお、ゲート
電極４は平面的に見てソース電極２に交差しているが、
両者は絶縁膜（図示せず）によって電気的に分離されて
いる。
【０００９】図１及び図２では省略されているが、ソー
スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲートパ
ッド部分４ｂの周知のワイヤボンディング技術によって
リード細線（ワイヤ）がボンディングされる領域以外の
半導体基体１の上面側を被覆する絶縁膜が設けられてい
る。
スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲートパ
ッド部分４ｂの周知のワイヤボンディング技術によって
リード細線（ワイヤ）がボンディングされる領域以外の
半導体基体１の上面側を被覆する絶縁膜が設けられてい
る。
【００１０】このＨＥＭＴにおいて、ゲート電極４に印
加する電圧を変化させると、チャネル層８に形成される
空乏層の広がりが制御され、ドレイン電極３とソース電
極２との間を流れる電流が制御される。
加する電圧を変化させると、チャネル層８に形成される
空乏層の広がりが制御され、ドレイン電極３とソース電
極２との間を流れる電流が制御される。
【００１１】図１〜図３のＨＥＭＴでは、ＦＥＴの主動
作領域を台状部分１２に設け、各電極のパッド部分２
ｂ、３ｂ、４ｂを台状部分１２の外周側に設けたので、
主動作領域がパッド部分２ｂ、３ｂ、４ｂの影響を受け
ない。また、１枚の半導体ウエハに基づいて複数のＨＥ
ＭＴを作製する場合、ウエハ段階で個々のＨＥＭＴが電
気的に分離され、個々のＨＥＭＴの電気的特性をウエハ
段階で正確に測定することが可能になる。また、１つの
半導体チップ内に複数のＨＥＭＴを設けた複合素子又は
ＩＣを製造する時に個々のＨＥＭＴの電気的分離を容易
且つ確実に達成することができる。
作領域を台状部分１２に設け、各電極のパッド部分２
ｂ、３ｂ、４ｂを台状部分１２の外周側に設けたので、
主動作領域がパッド部分２ｂ、３ｂ、４ｂの影響を受け
ない。また、１枚の半導体ウエハに基づいて複数のＨＥ
ＭＴを作製する場合、ウエハ段階で個々のＨＥＭＴが電
気的に分離され、個々のＨＥＭＴの電気的特性をウエハ
段階で正確に測定することが可能になる。また、１つの
半導体チップ内に複数のＨＥＭＴを設けた複合素子又は
ＩＣを製造する時に個々のＨＥＭＴの電気的分離を容易
且つ確実に達成することができる。
【００１２】
【発明が解決しようとする課題】ところで、近年、この
種のＨＥＭＴ及びこれに類似のＭＥＳＦＥＴに対する高
耐圧化の要求が高まっている。例えば、この種のＨＥＭ
Ｔをカスケード方式のビデオアンプの電圧増幅部に使用
する場合には、１００Ｖ程度のドレイン・ソース間耐圧
が得られることが望まれる。しかしながら、従来のＨＥ
ＭＴやＭＥＳＦＥＴでは２０〜３５Ｖ程度の耐圧しか得
られず、この要求を十分に満足することができなかっ
た。図９の特性線Ａ、Ｂは、従来の２種類のＨＥＭＴの
ソース・ドレイン間の電圧と最大許容電流との関係を示
す。即ち、特性線Ａは従来の高耐圧用ＨＥＭＴの特性を
示し、特性線Ｂは従来の携帯電話用ＨＥＭＴの特性を示
す。なお、特性線Ｃは後述する本発明に従う実施例のＨ
ＥＭＴの特性を示す。特性線Ａ、Ｂ、Ｃの左側領域は安
全領域であり、右側領域は破壊領域である。また、図９
のＤはカスケード方式のビデオアンプの負荷線である。
カスケード接続の場合は、負荷線Ｄが安全領域になけれ
ばならない。
種のＨＥＭＴ及びこれに類似のＭＥＳＦＥＴに対する高
耐圧化の要求が高まっている。例えば、この種のＨＥＭ
Ｔをカスケード方式のビデオアンプの電圧増幅部に使用
する場合には、１００Ｖ程度のドレイン・ソース間耐圧
が得られることが望まれる。しかしながら、従来のＨＥ
ＭＴやＭＥＳＦＥＴでは２０〜３５Ｖ程度の耐圧しか得
られず、この要求を十分に満足することができなかっ
た。図９の特性線Ａ、Ｂは、従来の２種類のＨＥＭＴの
ソース・ドレイン間の電圧と最大許容電流との関係を示
す。即ち、特性線Ａは従来の高耐圧用ＨＥＭＴの特性を
示し、特性線Ｂは従来の携帯電話用ＨＥＭＴの特性を示
す。なお、特性線Ｃは後述する本発明に従う実施例のＨ
ＥＭＴの特性を示す。特性線Ａ、Ｂ、Ｃの左側領域は安
全領域であり、右側領域は破壊領域である。また、図９
のＤはカスケード方式のビデオアンプの負荷線である。
カスケード接続の場合は、負荷線Ｄが安全領域になけれ
ばならない。
【００１３】従来の携帯電話用ＨＥＭＴの場合は特性線
がＢとなるので、ドレイン・ソース間電圧を約２０Ｖよ
りも高めることができない。また、従来の高耐圧用ＨＥ
ＭＴの場合には、ドレイン電流を低い値に保つとドレイ
ン・ソース間電圧を１２０Ｖ程度にすることができる
が、ドレイン・ソース間電圧が３０〜７０Ｖ程度の範囲
においてドレイン電流の大きさが大幅に制限され、負荷
線Ｄに従う電流を流すことができなくなる。以上、ＨＥ
ＭＴについて述べたが、ＭＥＳＦＥＴ等の半導体装置に
おいても、耐圧向上が望まれている。
がＢとなるので、ドレイン・ソース間電圧を約２０Ｖよ
りも高めることができない。また、従来の高耐圧用ＨＥ
ＭＴの場合には、ドレイン電流を低い値に保つとドレイ
ン・ソース間電圧を１２０Ｖ程度にすることができる
が、ドレイン・ソース間電圧が３０〜７０Ｖ程度の範囲
においてドレイン電流の大きさが大幅に制限され、負荷
線Ｄに従う電流を流すことができなくなる。以上、ＨＥ
ＭＴについて述べたが、ＭＥＳＦＥＴ等の半導体装置に
おいても、耐圧向上が望まれている。
【００１４】そこで、本発明の目的は、素子主動作領域
を台状部分に形成する半導体装置の耐圧向上を図ること
にある。
を台状部分に形成する半導体装置の耐圧向上を図ること
にある。
【００１５】
【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、単一又は複数の半導体
層を有し且つ一方の主面に主動作領域用台状部分を有す
る半導体基体と、前記台状部分の上に並置された細条部
分を有する第１及び第２の電極とを備え、且つ前記台状
部分の少なくとも一部が電流通路となって電流が前記第
１及び第２の電極の相互間に流れるように構成された半
導体装置において、前記台状部分の上における前記第１
の電極の前記細条部分の端部と前記第２の電極の前記細
条部分の端部との相互間隔が前記第１及び第２の電極の
前記細条部分の最短相互間隔よりも広くなるように前記
第１及び第２の電極の前記細条部分の少なくとも一方の
端部の幅が前記細条部分の中央部の幅よりも狭くなって
いることを特徴とする半導体装置に係わるものである。
目的を達成するための本発明は、単一又は複数の半導体
層を有し且つ一方の主面に主動作領域用台状部分を有す
る半導体基体と、前記台状部分の上に並置された細条部
分を有する第１及び第２の電極とを備え、且つ前記台状
部分の少なくとも一部が電流通路となって電流が前記第
１及び第２の電極の相互間に流れるように構成された半
導体装置において、前記台状部分の上における前記第１
の電極の前記細条部分の端部と前記第２の電極の前記細
条部分の端部との相互間隔が前記第１及び第２の電極の
前記細条部分の最短相互間隔よりも広くなるように前記
第１及び第２の電極の前記細条部分の少なくとも一方の
端部の幅が前記細条部分の中央部の幅よりも狭くなって
いることを特徴とする半導体装置に係わるものである。
【００１６】なお、請求項２に示すように、第１及び第
２の電極に、台状部分の外側に延びる先端部分と、外部
接続用パッド部分と、連結部分とを設け、先端部分と連
結部分との最短距離が第１及び第２の電極の細条部分の
中央部の相互間最短距離よりも長くなるように先端部分
又は連結部分のパターンを決定することが望ましい。ま
た、請求項３に示すように先端部分が平面的に見て角部
が生じないように曲率を有していることが望ましい。ま
た、請求項４に示すように、第１及び第２の電極の細条
部分を複数個設けることが望ましい。また、請求項５に
示すように第３の電極としてゲート電極を設け，ＨＥＭ
Ｔ又はＭＥＳＦＥＴ等の電界効果トランジスタとするこ
とが望ましい。
２の電極に、台状部分の外側に延びる先端部分と、外部
接続用パッド部分と、連結部分とを設け、先端部分と連
結部分との最短距離が第１及び第２の電極の細条部分の
中央部の相互間最短距離よりも長くなるように先端部分
又は連結部分のパターンを決定することが望ましい。ま
た、請求項３に示すように先端部分が平面的に見て角部
が生じないように曲率を有していることが望ましい。ま
た、請求項４に示すように、第１及び第２の電極の細条
部分を複数個設けることが望ましい。また、請求項５に
示すように第３の電極としてゲート電極を設け，ＨＥＭ
Ｔ又はＭＥＳＦＥＴ等の電界効果トランジスタとするこ
とが望ましい。
【００１７】
【発明の効果】請求項１及び２の発明によれば、細条部
分の相互間距離、又は先端部分と連結部分との相互間距
離が細条部分の中央部の相互間距離よりも長くなってい
るので，第１及び第２の電極の端部又は先端部分におけ
る電界集中が緩和され、破壊が生じ難くなり、耐圧向上
を図ることができる。また、請求項３の発明においては
先端部分が角部を有さないので、電界集中を良好に緩和
することができ、耐圧向上を図ることができる。また、
請求項４の発明によれば、電力容量の増大を良好に達成
することができる。また、請求項５の発明によれば、Ｈ
ＥＭＴ又はＭＥＳＦＥＴ等の電界効果トランジスタの耐
圧向上を良好に達成することができる。
分の相互間距離、又は先端部分と連結部分との相互間距
離が細条部分の中央部の相互間距離よりも長くなってい
るので，第１及び第２の電極の端部又は先端部分におけ
る電界集中が緩和され、破壊が生じ難くなり、耐圧向上
を図ることができる。また、請求項３の発明においては
先端部分が角部を有さないので、電界集中を良好に緩和
することができ、耐圧向上を図ることができる。また、
請求項４の発明によれば、電力容量の増大を良好に達成
することができる。また、請求項５の発明によれば、Ｈ
ＥＭＴ又はＭＥＳＦＥＴ等の電界効果トランジスタの耐
圧向上を良好に達成することができる。
【００１８】
【実施形態及び実施例】次に、図４〜図１１を参照して
本発明に係わる実施形態及び実施例を説明する。但し、
図４〜図１１において図１〜図３と実質的に同一の部分
には同一の符号を付してその説明を省略する。
本発明に係わる実施形態及び実施例を説明する。但し、
図４〜図１１において図１〜図３と実質的に同一の部分
には同一の符号を付してその説明を省略する。
【００１９】
【第１の実施例】図４は第１の実施例のＨＥＭＴを図１
と同様に絶縁膜を省略して示す平面図である。図５は図
４のＢ−Ｂ線拡大断面図である。図６は図４のＣ−Ｃ線
拡大断面図である。図７は図４のＤ−Ｄ線拡大断面図で
ある。図８は図４の半導体基体の平面図である。
と同様に絶縁膜を省略して示す平面図である。図５は図
４のＢ−Ｂ線拡大断面図である。図６は図４のＣ−Ｃ線
拡大断面図である。図７は図４のＤ−Ｄ線拡大断面図で
ある。図８は図４の半導体基体の平面図である。
【００２０】この第１の実施例のＨＥＭＴは、次の
において図１〜図３の従来のＨＥＭＴと相違し、
この他は図１〜図３のＨＥＭＴと実質的に同一に構成さ
れている。 ソース細条部分２ａ及びドレイン細条部分３ａから
主動作領域用台状部分１２の外側に延伸したソース先端
部分２ｄ及びドレイン先端部分３ｄが設けられ、これ等
が円形状平面パターンを有し、ここではソース電極２と
ドレイン電極３との相互間が広くなっている。 ソース細条部分２ａ及びドレイン細条部分３ａの一
端部２ｅ，３ｅが先細に形成され、且つこれ等の一端部
２ｅ、３ｅと先端部分２ｄ，３ｄとの間に幅狭部２ｆ，
３ｆが形成されている。 ２つのソースパッド用台状部分２２、ドレインパッ
ド用台状部分２３が設けられ、これ等の上にソースパッ
ド部分２ｂ、ドレインパッド部分３ｂが配置されてい
る。 コンタクト領域１１の一端が細条部分２ａ，３ａに
合せて先細に形成されている。 ドレインパッド部分３ｂが比較的大面積に形成され
ている。
において図１〜図３の従来のＨＥＭＴと相違し、
この他は図１〜図３のＨＥＭＴと実質的に同一に構成さ
れている。 ソース細条部分２ａ及びドレイン細条部分３ａから
主動作領域用台状部分１２の外側に延伸したソース先端
部分２ｄ及びドレイン先端部分３ｄが設けられ、これ等
が円形状平面パターンを有し、ここではソース電極２と
ドレイン電極３との相互間が広くなっている。 ソース細条部分２ａ及びドレイン細条部分３ａの一
端部２ｅ，３ｅが先細に形成され、且つこれ等の一端部
２ｅ、３ｅと先端部分２ｄ，３ｄとの間に幅狭部２ｆ，
３ｆが形成されている。 ２つのソースパッド用台状部分２２、ドレインパッ
ド用台状部分２３が設けられ、これ等の上にソースパッ
ド部分２ｂ、ドレインパッド部分３ｂが配置されてい
る。 コンタクト領域１１の一端が細条部分２ａ，３ａに
合せて先細に形成されている。 ドレインパッド部分３ｂが比較的大面積に形成され
ている。
【００２１】第１の実施例のＨＥＭＴは、図１〜図３の
従来のＨＥＭＴと同様に、半導体基体１、ソース電極
２、ドレイン電極３、ゲート電極４を有している。ま
た、第１の実施例の半導体基体１は、図１〜図３と同様
に、半導体基板５、バッファ層６、第１の電子供給層
７、チャネル層８、第２の電子供給層９、ショットキ層
１０、コンタクト層１１を有している。しかし、第１の
実施例の半導体基体１の表面は図１〜図３と相違し、主
動作領域用台状部分１２の他に、２つのソースパッド用
台状部分２２、１つのドレインパッド用台状部分２３を
有している。これ等の追加した台状部分２２、２３の半
導体層の構成は図６及び図７から明らかなように主動作
領域用台状部分１２の半導体層の構成と同一である。
従来のＨＥＭＴと同様に、半導体基体１、ソース電極
２、ドレイン電極３、ゲート電極４を有している。ま
た、第１の実施例の半導体基体１は、図１〜図３と同様
に、半導体基板５、バッファ層６、第１の電子供給層
７、チャネル層８、第２の電子供給層９、ショットキ層
１０、コンタクト層１１を有している。しかし、第１の
実施例の半導体基体１の表面は図１〜図３と相違し、主
動作領域用台状部分１２の他に、２つのソースパッド用
台状部分２２、１つのドレインパッド用台状部分２３を
有している。これ等の追加した台状部分２２、２３の半
導体層の構成は図６及び図７から明らかなように主動作
領域用台状部分１２の半導体層の構成と同一である。
【００２２】主動作領域用台状部分１２、２つのソース
パッド用台状部分２２、ドレインパッド用台状部分２３
の外周領域は、バッファ層６の一部、第１の電子供給層
７、チャネル層８、第２の電子供給層９、ショットキ層
１０を切り欠くことによって形成されている。従って、
４つの台状部分１２，２２，２３の外周領域にはバッフ
ァ層６が露出している。主動作領域用台状部分１２は略
平面形状長方形であり、この長手の対向する２辺の一方
の辺の側にソースパッド用台状部分２２が配置され、他
方の辺の側にドレインパッド用台状部分２３が配置され
ている。ソースパッド部分２ｂ及びドレインパッド部分
３ｂは台状部分２２，２３の上に配置されているので、
他の領域との電気的分離が良好に達成される。また、ソ
ースパッド部分２ｂ及びドレインパッド部分３ｂの下方
及び近傍の電界集中を防止することができる。また、各
パッド部分２ｂ、３ｂが肉厚になるので、ワイヤボンデ
イング時の半導体チップの割れを防ぐことができる。
パッド用台状部分２２、ドレインパッド用台状部分２３
の外周領域は、バッファ層６の一部、第１の電子供給層
７、チャネル層８、第２の電子供給層９、ショットキ層
１０を切り欠くことによって形成されている。従って、
４つの台状部分１２，２２，２３の外周領域にはバッフ
ァ層６が露出している。主動作領域用台状部分１２は略
平面形状長方形であり、この長手の対向する２辺の一方
の辺の側にソースパッド用台状部分２２が配置され、他
方の辺の側にドレインパッド用台状部分２３が配置され
ている。ソースパッド部分２ｂ及びドレインパッド部分
３ｂは台状部分２２，２３の上に配置されているので、
他の領域との電気的分離が良好に達成される。また、ソ
ースパッド部分２ｂ及びドレインパッド部分３ｂの下方
及び近傍の電界集中を防止することができる。また、各
パッド部分２ｂ、３ｂが肉厚になるので、ワイヤボンデ
イング時の半導体チップの割れを防ぐことができる。
【００２３】ソース電極２及びドレイン電極３は、それ
ぞれの細条部分２ａ，３ａの一端部２ｅ，３ｅに幅狭部
２ｆ、３ｆで連結された円形状先端部分２ｄ、３ｄを有
する。ソース細条部分２ａ及びドレイン細条部分３ａの
一端部２ｅ，３ｅは台状部分１２の外側に向って先細に
形成されている。また、コンタクト領域１１は各細条部
分２ａ，３ａの一端部２ｅ，３ｅの先細パターンに対応
するように先細パターンに形成されている。従って、ソ
ース細条部分２ａとドレイン細条部分３ａとの端部にお
ける相互間最短距離は、これ等の中央部の相互間最短距
離よりも長い。このため、各細条部分２ａ，３ａの端部
における電界集中及び電流集中が緩和され、ドレイン・
ソース間の耐圧が向上する。また、本実施例では、各細
条部分２ａ，３ａの一端部２ｅ，３ｅから台状部分１２
の側壁１３を通って外側に延びる幅狭部分２ｆ，３ｆと
先端部分２ｄ、３ｄが、各細条部分２ａ，３ａの中央部
の幅よりも狭く形成されている。ソース連結部分２ｃ及
びドレイン連結部分３ｃは各細条部分２ａ，３ａの中央
部と同じ約１５μｍの幅を有し、各幅狭部分２ｆ、３ｆ
は連結部分２ｃ、３ｃの幅の約１／３程度の約５μｍの
幅を有する。また、円形先端部分２ｄ、３ｄの直径は１
５μｍよりも幾らか小さい。従って、ドレイン連結部分
３ｃとソース先端部分２ｄ及び幅狭部分２ｆとの相互間
の最短距離は、細条部分２ａ，３ａの中央部の相互間最
短距離よりも大きい。連結部分２ｃ、３ｃ及び先端部分
２ｄ、３ｄは共にバッファ領域６の上に配置されている
が、ここでの両者間の距離の増大が図られているので、
ここでの電界集中が緩和され、バッファ領域６に大電流
が流れて素子が破壊に至ることを抑制することができ
る。また、各先端部分２ｄ、３ｄが角を有さない円形で
あるので、ここでの電界集中を良好に防ぐことができ、
耐圧向上が達成される。
ぞれの細条部分２ａ，３ａの一端部２ｅ，３ｅに幅狭部
２ｆ、３ｆで連結された円形状先端部分２ｄ、３ｄを有
する。ソース細条部分２ａ及びドレイン細条部分３ａの
一端部２ｅ，３ｅは台状部分１２の外側に向って先細に
形成されている。また、コンタクト領域１１は各細条部
分２ａ，３ａの一端部２ｅ，３ｅの先細パターンに対応
するように先細パターンに形成されている。従って、ソ
ース細条部分２ａとドレイン細条部分３ａとの端部にお
ける相互間最短距離は、これ等の中央部の相互間最短距
離よりも長い。このため、各細条部分２ａ，３ａの端部
における電界集中及び電流集中が緩和され、ドレイン・
ソース間の耐圧が向上する。また、本実施例では、各細
条部分２ａ，３ａの一端部２ｅ，３ｅから台状部分１２
の側壁１３を通って外側に延びる幅狭部分２ｆ，３ｆと
先端部分２ｄ、３ｄが、各細条部分２ａ，３ａの中央部
の幅よりも狭く形成されている。ソース連結部分２ｃ及
びドレイン連結部分３ｃは各細条部分２ａ，３ａの中央
部と同じ約１５μｍの幅を有し、各幅狭部分２ｆ、３ｆ
は連結部分２ｃ、３ｃの幅の約１／３程度の約５μｍの
幅を有する。また、円形先端部分２ｄ、３ｄの直径は１
５μｍよりも幾らか小さい。従って、ドレイン連結部分
３ｃとソース先端部分２ｄ及び幅狭部分２ｆとの相互間
の最短距離は、細条部分２ａ，３ａの中央部の相互間最
短距離よりも大きい。連結部分２ｃ、３ｃ及び先端部分
２ｄ、３ｄは共にバッファ領域６の上に配置されている
が、ここでの両者間の距離の増大が図られているので、
ここでの電界集中が緩和され、バッファ領域６に大電流
が流れて素子が破壊に至ることを抑制することができ
る。また、各先端部分２ｄ、３ｄが角を有さない円形で
あるので、ここでの電界集中を良好に防ぐことができ、
耐圧向上が達成される。
【００２４】主動作領域用台状部分１２と同一の半導体
層を含むメサ構造の２つのソースパッド用台状部分２２
とドレインパッド用台状部分２３は、これ等の上面にソ
ースパッド部分２ｂ及びドレインパッド部分３ｃを有す
る。各台状部分１２、２２、２３はバッファ層６から立
上っているので、これ等の相互間は電気的に分離されて
いる。ゲートパッド部分４ｂは２つのソースパッド用台
状部分２２の相互間のバッファ層６の上に配置されてい
る。
層を含むメサ構造の２つのソースパッド用台状部分２２
とドレインパッド用台状部分２３は、これ等の上面にソ
ースパッド部分２ｂ及びドレインパッド部分３ｃを有す
る。各台状部分１２、２２、２３はバッファ層６から立
上っているので、これ等の相互間は電気的に分離されて
いる。ゲートパッド部分４ｂは２つのソースパッド用台
状部分２２の相互間のバッファ層６の上に配置されてい
る。
【００２５】絶縁膜２１はチタン酸化膜とシリコン酸化
膜との積層膜から成り、図７から明らかなようにゲート
連結部分４ｃとソース連結部分２ｃとの間に介在し、両
者を電気的に分離している。また、絶縁膜２１は、図５
から明らかなようにソース細条部分２ａ及びドレイン細
条部分３ａ及びゲート細条部分４ａを覆うように形成さ
れている。
膜との積層膜から成り、図７から明らかなようにゲート
連結部分４ｃとソース連結部分２ｃとの間に介在し、両
者を電気的に分離している。また、絶縁膜２１は、図５
から明らかなようにソース細条部分２ａ及びドレイン細
条部分３ａ及びゲート細条部分４ａを覆うように形成さ
れている。
【００２６】本実施例によればＨＥＭＴのドレイン・ソ
ース間の耐圧向上を図ることができる。即ち、本実施例
のＨＥＭＴは図９の特性線Ｃに示す耐圧特性を有する。
この特性線Ｃから明らかなようにドレイン・ソース間電
圧が８０Ｖよりも高い領域において負荷線Ｄよりも大き
いドレイン電流を流すことができるのみでなく、ドレイ
ン・ソース間電圧が３０〜８０Ｖの中間電圧領域におい
て従来の高耐圧用ＨＥＭＴの特性線Ａよりも大きいドレ
イン電流を流すことが可能になる。
ース間の耐圧向上を図ることができる。即ち、本実施例
のＨＥＭＴは図９の特性線Ｃに示す耐圧特性を有する。
この特性線Ｃから明らかなようにドレイン・ソース間電
圧が８０Ｖよりも高い領域において負荷線Ｄよりも大き
いドレイン電流を流すことができるのみでなく、ドレイ
ン・ソース間電圧が３０〜８０Ｖの中間電圧領域におい
て従来の高耐圧用ＨＥＭＴの特性線Ａよりも大きいドレ
イン電流を流すことが可能になる。
【００２７】
【第２の実施例】図１０は第２の実施例に係わるＭＥＳ
ＦＥＴを示す。第２の実施例のＭＥＳＦＥＴは、バッフ
ァ層６の上の半導体層の構成が第１の実施例のＨＥＭＴ
と相違している点を除いて、第１の実施例のＨＥＭＴと
同一に構成されている。即ち、図１０から明らかなよう
にＭＥＳＦＥＴの半導体基体１は、半絶縁性のＧａＡｓ
半導体から成る半導体基板５と、高抵抗のＮ形ＧａＡｓ
バッファ層６と、Ｎ形半導体から成る活性層３０とを有
する。主動作領域用台状部分１２は活性層３０とバッフ
ァ層６の一部とから成り、平面的に見てバッファ層６に
包囲されている。ソース細条部分２ａ、ドレイン細条部
分３ａ及びゲート細条部分４ａの大部分は台状部分１２
の表面上即ち活性層３０の表面上に配置されている。ま
た、図示はされていないが、第１の実施例の先端部分２
ｄ、３ｄと同様なものが設けられている。この第２の実
施例によっても第１の実施例と同様な効果を得ることが
できる。
ＦＥＴを示す。第２の実施例のＭＥＳＦＥＴは、バッフ
ァ層６の上の半導体層の構成が第１の実施例のＨＥＭＴ
と相違している点を除いて、第１の実施例のＨＥＭＴと
同一に構成されている。即ち、図１０から明らかなよう
にＭＥＳＦＥＴの半導体基体１は、半絶縁性のＧａＡｓ
半導体から成る半導体基板５と、高抵抗のＮ形ＧａＡｓ
バッファ層６と、Ｎ形半導体から成る活性層３０とを有
する。主動作領域用台状部分１２は活性層３０とバッフ
ァ層６の一部とから成り、平面的に見てバッファ層６に
包囲されている。ソース細条部分２ａ、ドレイン細条部
分３ａ及びゲート細条部分４ａの大部分は台状部分１２
の表面上即ち活性層３０の表面上に配置されている。ま
た、図示はされていないが、第１の実施例の先端部分２
ｄ、３ｄと同様なものが設けられている。この第２の実
施例によっても第１の実施例と同様な効果を得ることが
できる。
【００２８】
【変形例】本発明は上述の実施例に限定されるものでな
く、例えば次の変形が可能なものである。 （１） ソースパッド用台状部分２２及びドレインパッ
ド用台状部分２３を設けないで、バッファ層６にソース
パッド部分２ｂ及びドレインパッド部分３ｂを直接に形
成することができる。 （２） 細条部分２ａ，３ａ端部２ｅ，３ｅを電界集中
緩和効果を得るために先細に形成することが望ましい
が、先細にしないで段階的に幅狭部分２ｆ、３ｆに変化
させることができる。 （３） 円形先細部分２ｄ、３ｄの径を細条部分２ａ，
３ａの最大幅と同一にすることができる。この場合で
も、先細部分２ｄ，３ｄの曲率による電界集中緩和効果
が得られる。 （４） 先端部分２ｄ、３ｄを円形としないで、図１１
に示すように帯状の幅狭部分２ｆ、３ｆの先端を面取り
して曲率を持たせた形状とすることができる。 （５） 半導体基体１の上面を保護する絶縁膜２１とし
ては、チタン酸化膜のみから成る膜やチタン酸化膜の上
にシリコン酸化膜等を積んだ積層膜の他に例えば、シリ
コン酸化膜のみから成り、チタン酸化膜を使用しない膜
とすることもできる。しかし、チタン酸化膜から成る絶
縁膜は半導体基体１の上面に露出したバッファ層６の表
面を電気的に安定化する効果を有する。従って、少なく
ともバッファ層６に接する絶縁膜はチタン酸化膜とする
ことが望ましい。 （６） ゲート細条部分４ａにループ形成部を設けない
で、ゲート細条部分４ａの他端を開放状態にすることが
できる。 （７） バイポーラトランジスタにも本発明を適用する
ことができる。この場合にはドレイン電極３をコレクタ
電極、ソース電極２をエミッタ電極、ゲート電極４をベ
ース電極とし、且つ半導体基体に周知のコレクタ領域、
エミッタ領域及びベース領域を設ける。また、ダイオー
ドにも本発明を適用することができる。
く、例えば次の変形が可能なものである。 （１） ソースパッド用台状部分２２及びドレインパッ
ド用台状部分２３を設けないで、バッファ層６にソース
パッド部分２ｂ及びドレインパッド部分３ｂを直接に形
成することができる。 （２） 細条部分２ａ，３ａ端部２ｅ，３ｅを電界集中
緩和効果を得るために先細に形成することが望ましい
が、先細にしないで段階的に幅狭部分２ｆ、３ｆに変化
させることができる。 （３） 円形先細部分２ｄ、３ｄの径を細条部分２ａ，
３ａの最大幅と同一にすることができる。この場合で
も、先細部分２ｄ，３ｄの曲率による電界集中緩和効果
が得られる。 （４） 先端部分２ｄ、３ｄを円形としないで、図１１
に示すように帯状の幅狭部分２ｆ、３ｆの先端を面取り
して曲率を持たせた形状とすることができる。 （５） 半導体基体１の上面を保護する絶縁膜２１とし
ては、チタン酸化膜のみから成る膜やチタン酸化膜の上
にシリコン酸化膜等を積んだ積層膜の他に例えば、シリ
コン酸化膜のみから成り、チタン酸化膜を使用しない膜
とすることもできる。しかし、チタン酸化膜から成る絶
縁膜は半導体基体１の上面に露出したバッファ層６の表
面を電気的に安定化する効果を有する。従って、少なく
ともバッファ層６に接する絶縁膜はチタン酸化膜とする
ことが望ましい。 （６） ゲート細条部分４ａにループ形成部を設けない
で、ゲート細条部分４ａの他端を開放状態にすることが
できる。 （７） バイポーラトランジスタにも本発明を適用する
ことができる。この場合にはドレイン電極３をコレクタ
電極、ソース電極２をエミッタ電極、ゲート電極４をベ
ース電極とし、且つ半導体基体に周知のコレクタ領域、
エミッタ領域及びベース領域を設ける。また、ダイオー
ドにも本発明を適用することができる。
【図１】従来のＨＥＭＴを絶縁膜を省いて示す平面図で
ある。
ある。
【図２】図１のＡ−Ａ線に相当する部分の断面図であ
る。
る。
【図３】図１の半導体基体の平面図である。
【図４】本発明の第１の実施例のＨＥＭＴを絶縁膜を省
いて示す平面図である。
いて示す平面図である。
【図５】図４のＢ−Ｂ線に相当する部分の拡大断面図で
ある。
ある。
【図６】図４のＣ−Ｃ線に相当する部分の拡大断面図で
ある。
ある。
【図７】図４のＤ−Ｄ線に相当する部分の拡大断面図で
ある。
ある。
【図８】図４の半導体基体の平面図である。
【図９】従来のＨＥＭＴ及び本発明の実施例のＨＥＭＴ
の特性図である。
の特性図である。
【図１０】第２の実施例のＭＥＳＦＥＴを図５と同様に
示す断面図である。
示す断面図である。
【図１１】変形例の先端部分のパターンを示す平面図で
ある。
ある。
１ 半導体基体 ２ ソース電極 ２ｄ 先端部分 ３ ドレイン電極 ３ｄ 先端部分 ４ ゲート電極 ５ 半導体基板 ６ バッファ層 ７ 第１の電子供給層 ８ チャネル層 ９ 第２の電子供給層 １０ ショットキ層 １１ コンタクト層 １２ 台状部分
───────────────────────────────────────────────────── フロントページの続き (72)発明者 朝原 康之 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 (72)発明者 千野 恵美子 埼玉県新座市北野三丁目６番３号 サンケ ン電気株式会社内 Ｆターム(参考） 5F102 FA01 GB01 GC01 GD01 GQ01 GS08 GS09
Claims (5)
- 【請求項１】 単一又は複数の半導体層を有し且つ一方
の主面に主動作領域用台状部分を有する半導体基体と、
前記台状部分の上に並置された細条部分を有する第１及
び第２の電極とを備え、且つ前記台状部分の少なくとも
一部が電流通路となって電流が前記第１及び第２の電極
の相互間に流れるように構成された半導体装置におい
て、 前記台状部分の上における前記第１の電極の前記細条部
分の端部と前記第２の電極の前記細条部分の端部との相
互間隔が前記第１及び第２の電極の前記細条部分の最短
相互間隔よりも広くなるように前記第１及び第２の電極
の前記細条部分の少なくとも一方の端部の幅が前記細条
部分の中央部の幅よりも狭くなっていることを特徴とす
る半導体装置。 - 【請求項２】 単一又は複数の半導体層を有し且つ一方
の主面に主動作領域用台状部分を有する半導体基体と、
前記台状部分の上に並置された細条部分を有する第１及
び第２の電極とを備え、且つ前記台状部分の少なくとも
一部が電流通路となって電流が前記第１及び第２の電極
の相互間に流れるように構成された半導体装置におい
て、 前記第１及び第２の電極は、前記細条部分の他に、前記
台状部分上の前記細条部分の一端から前記台状部分の側
壁を通って前記台状部分の外側に延びている先端部分
と、パッド部分と、前記細条部分を前記パッド部分に接
続するための連結部分とを有し， 平面的に見て前記第１及び第２の電極のパッド部分の相
互間に前記台状部分が配置され、 前記第１及び第２の電極の前記先端部分及び前記連結部
分は前記台状部分の外側に配置され、 前記第１の電極の前記先端部分と前記第２の電極の前記
連結部分との間の最短距離及び前記第２の電極の前記先
端部分と前記第１の電極の前記連結部分との間の最短距
離が前記第１及び第２の電極の前記細条部分の中央部の
相互間の最短距離よりも長くなるように前記先端部分又
は前記連結部分のパターンが決定されていることを特徴
とする半導体装置。 - 【請求項３】 単一又は複数の半導体層を有し且つ一方
の主面に主動作領域用台状部分を有する半導体基体と、
前記台状部分の上に並置された細条部分を有する第１及
び第２の電極とを備え、且つ前記台状部分の少なくとも
一部が電流通路となって電流が前記第１及び第２の電極
の相互間に流れるように構成された半導体装置におい
て、 前記第１及び第２の電極は、前記細条部分の他に、前記
台状部分上の前記細条部分の一端から前記台状部分の側
壁を通って前記台状部分の外側に延びている先端部分
と、パッド部分と、前記細条部分を前記パッド部分に接
続するための連結部分とを有し， 平面的に見て前記第１及び第２の電極のパッド部分の相
互間に前記台状部分が配置され、 前記第１及び第２の電極の前記先端部分及び前記連結部
分は前記台状部分の外側に配置され、 前記第１及び第２の電極の前記先端部分のパータンは平
面的に見て角部が生じないように曲率を有しており、 前記第１の電極の前記先端部分と前記第２の電極の前記
連結部分との間の最短距離及び前記第２の電極の前記先
端部分と前記第１の電極の前記連結部分との間の最短距
離が前記第１及び第２の電極の前記細条部分の中央部の
相互間の最短距離以下に設定されていることを特徴とす
る半導体装置。 - 【請求項４】 前記第１及び第２の電極は前記細条部分
を複数個を有し，前記第１の電極の細条部分と前記第２
の電極の細条部分とが交互に配置されていることを特徴
とする請求項１又は２又は３記載の半導体装置。 - 【請求項５】 更に、前記台状部分の上に第３の電極を
有し、前記第３の電極は前記第１及び第２の電極の相互
間に配置され、前記半導体装置は電界効果トランジスタ
であり、前記第１の電極はソース電極であり、前記第２
の電極はドレイン電極であり、前記第３の電極はゲート
電極である請求項１又は２又は３又は４記載の半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146700A JP2000340580A (ja) | 1999-05-26 | 1999-05-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11146700A JP2000340580A (ja) | 1999-05-26 | 1999-05-26 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000340580A true JP2000340580A (ja) | 2000-12-08 |
Family
ID=15413587
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11146700A Pending JP2000340580A (ja) | 1999-05-26 | 1999-05-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000340580A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084001B2 (en) | 2002-12-11 | 2006-08-01 | Oki Electric Industry Co., Ltd. | Method of forming film including a comb tooth patterning film |
| WO2012157482A1 (ja) * | 2011-05-13 | 2012-11-22 | シャープ株式会社 | 電界効果トランジスタ |
| JP2012244185A (ja) * | 2012-08-06 | 2012-12-10 | Sharp Corp | 電界効果トランジスタ |
| JP2013172151A (ja) * | 2012-02-17 | 2013-09-02 | Internatl Rectifier Corp | 増大した降伏電圧を有するトランジスタ |
| US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
| WO2020174956A1 (ja) * | 2019-02-28 | 2020-09-03 | ローム株式会社 | 窒化物半導体装置 |
-
1999
- 1999-05-26 JP JP11146700A patent/JP2000340580A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7084001B2 (en) | 2002-12-11 | 2006-08-01 | Oki Electric Industry Co., Ltd. | Method of forming film including a comb tooth patterning film |
| WO2012157482A1 (ja) * | 2011-05-13 | 2012-11-22 | シャープ株式会社 | 電界効果トランジスタ |
| JP2012238809A (ja) * | 2011-05-13 | 2012-12-06 | Sharp Corp | 電界効果トランジスタ |
| JP2013172151A (ja) * | 2012-02-17 | 2013-09-02 | Internatl Rectifier Corp | 増大した降伏電圧を有するトランジスタ |
| US9070755B2 (en) | 2012-02-17 | 2015-06-30 | International Rectifier Corporation | Transistor having elevated drain finger termination |
| US9379231B2 (en) | 2012-02-17 | 2016-06-28 | Infineon Technologies Americas Corp. | Transistor having increased breakdown voltage |
| EP2629332B1 (en) * | 2012-02-17 | 2018-01-17 | Infineon Technologies Americas Corp. | Transistor having increased breakdown voltage |
| JP2012244185A (ja) * | 2012-08-06 | 2012-12-10 | Sharp Corp | 電界効果トランジスタ |
| WO2020174956A1 (ja) * | 2019-02-28 | 2020-09-03 | ローム株式会社 | 窒化物半導体装置 |
| JPWO2020174956A1 (ja) * | 2019-02-28 | 2021-12-23 | ローム株式会社 | 窒化物半導体装置 |
| JP7317936B2 (ja) | 2019-02-28 | 2023-07-31 | ローム株式会社 | 窒化物半導体装置 |
| US11908927B2 (en) | 2019-02-28 | 2024-02-20 | Rohm Co., Ltd. | Nitride semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
| CN106601710B (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP5608322B2 (ja) | 双方向スイッチ | |
| TWI475690B (zh) | 多閘半導體裝置 | |
| US7538394B2 (en) | Compound semiconductor switch circuit device | |
| WO2011064955A1 (ja) | 双方向スイッチ | |
| US8450805B2 (en) | Compound semiconductor switch circuit device | |
| JP2012023212A (ja) | 半導体装置 | |
| JP2001028425A (ja) | 半導体装置及びその製造方法 | |
| KR100398164B1 (ko) | 절연게이트반도체장치 | |
| WO2019187789A1 (ja) | 窒化物半導体装置 | |
| US7339210B2 (en) | Compound semiconductor switching circuit device | |
| US10672876B2 (en) | Field-effect transistor having a bypass electrode connected to the gate electrode connection section | |
| US20050179106A1 (en) | Schottky barrier diode | |
| JP2000340580A (ja) | 半導体装置 | |
| US6727559B2 (en) | Compound semiconductor device | |
| US8384137B2 (en) | Semiconductor device | |
| JP2000332234A (ja) | 半導体装置 | |
| JPH04302149A (ja) | 電界効果型トランジスタ | |
| JP4009804B2 (ja) | 電界効果型半導体装置 | |
| US11476197B2 (en) | Semiconductor device | |
| US11177360B2 (en) | Semiconductor device | |
| JP2007149885A (ja) | 化合物半導体スイッチ回路装置およびその製造方法 | |
| JPH0196966A (ja) | 電界効果トランジスタ | |
| JP2007149886A (ja) | 化合物半導体スイッチ回路装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060816 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061013 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070214 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070613 |