JP4009804B2 - 電界効果型半導体装置 - Google Patents
電界効果型半導体装置 Download PDFInfo
- Publication number
- JP4009804B2 JP4009804B2 JP24178599A JP24178599A JP4009804B2 JP 4009804 B2 JP4009804 B2 JP 4009804B2 JP 24178599 A JP24178599 A JP 24178599A JP 24178599 A JP24178599 A JP 24178599A JP 4009804 B2 JP4009804 B2 JP 4009804B2
- Authority
- JP
- Japan
- Prior art keywords
- source
- drain
- main
- gate
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）又は金属半導体接触（ショットキバリア）電界効果トランジスタ（ＭＥＳＦＥＴ）等の電界効果型半導体装置に関する。
【０００２】
【従来の技術】
図１及び図２に示す従来のＨＥＭＴ（High Electron Mobility Transistor ）は、半導体基体１と、２つのソース電極２と、ドレイン電極３と、ゲート電極４と、図示が省略されている絶縁膜とを備えている。このＨＥＭＴの素子主動作領域は、これをボンディングパッド形成領域等から区画するために、メサ形に形成されている。なお、図１においてソース電極２、ドレイン電極３、及びゲート電極４には、他の領域と区別するために点々及び斜線が付されている。
【０００３】
半導体基体１は、半絶縁性のＧａＡｓ半導体から成る半導体基板５と、この基板５の上面に形成された相対的に不純物濃度の低いＰ形のＧａＡｓ半導体層とＡｌＧａＡｓ半導体層が複数積層されて成るバッファ層６と、相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体から成る第１の電子供給層７と、実質的に不純物がドープされていないＧａＡｓ半導体やＩｎＧａＡｓ半導体から成るチャネル層８と、相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体から成る第２の電子供給層９と、実質的に不純物がドープされていないＡｌＧａＡｓ半導体から成るショットキ層１０と、相対的に不純物濃度の高いＧａＡｓ半導体から成るソ−ス及びドレインオーミックコンタクト層１１ａ、１１ｂとを備えている。
【０００４】
半導体基体１は一方の主面にメサ構造の主動作領域用台状部分１２を有する。この台状部分１２は、バッファ層６の上に第１の電子供給層７とチャネル層８と第２の電子供給層９とショットキ層１０とソ−ス及びドレインコンタクト層１１ａ、１１ｂとを順次に有するＨＥＭＴの主動作領域即ちソ−ス・ゲ−ト間電流通路を含む主半導体領域である。半導体基体１の台状部分１２の外周領域は基板１とバッファ層６とから成り、ＨＥＭＴの主動作領域を含まない。
【０００５】
台状部分１２の側面１３は、半導体基体１の一方の主面から他方の主面側に向って広がる傾きを有する傾斜面であり、ここにバッファ層６の一部、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、コンタクト層１１ａ、１１ｂが露出している。コンタクト層１１ａ、１１ｂは、図２及び図３から明らかなようにショットキ層１０から突出する複数の帯状体から成る。従って、ショットキ層１０は複数のコンタクト層１１ａ、１１ｂの相互間に露出している。なお、図３では台状部分１２の傾斜側面１３に露出する複数の層の図示が省略されている。
【０００６】
左右に分割された２つのソース電極２はフィンガ部又は細条部分と呼ぶこともできる複数の主ソース電極部分２ａとソースパッド部分２ｂとソース連結部分２ｃとをそれぞれ有している。主ソース電極部分２ａは図１で斜線を付して区別して示されており、ソ−スコンタクト層１１ａに低抵抗接続（オ−ミック接続）されている。ソ−ス相互接続部分又は外部接続部分としてのソースパッド部分２ｂは台状部分１２の外周のバッファ層６上に配置されている。ストライプ状に配置された複数の主ソース電極部分２ａはソース連結部分２ｃによってソース接続導体即ちソースパッド部分２ｂにそれぞれ接続されている。なお、主ソース電極部分２ａの延長部分２ｄは台状部分１２の側面１３に接触している。
【０００７】
ドレイン電極３は複数の主ドレイン電極部分３ａと、ドレインパッド部分３ｂと、ドレイン連結部分３ｃとを有する。複数の主ドレイン電極部分３ａは図１で斜線を付して区別して示されており、ドレインコンタクト層１１ｂに低抵抗接続（オ−ミック接続）されている。複数の主ドレイン電極部分３ａは複数の主ソース電極部分２ａの相互間に配置されている。主ソース電極部分２ａと主ドレイン電極部分３ａとは直線状に延びる帯状体であり、規則正しく互いに平行に配置されている。ドレイン相互接続部分又は外部接続部分としてのドレインパッド部分３ｂは半導体基体１の台状部分１２の外周のバッファ層６の上に配置されている。ドレイン連結部分３ｃは複数の主ドレイン電極部分３ａをドレインパッド部分３ｂに接続している。なお、主ドレイン電極部分３ａの延長部分３ｄは台状部分１２の側面１３に接触している。
【０００８】
ゲート電極４は複数の主ゲート電極部分４ａとゲートパッド部分４ｂとゲート連結部分４ｃとル−プ形成部分４ｄとを有する。主ゲート電極部分４ａは台状部分１２のショットキ層１０にショットキ接触（金属半導体接触）している。ゲート相互接続部分又は外部接続部分としてのゲートパッド部分４ｂは台状部分１２の外周側でバッファ層６の上に配置されている。ゲート連結部分４ｃは複数の主ゲート電極部分４ａをゲートパッド部分４ｂに接続している。なお、ゲート電極４は平面的に見てソース電極２に交差しているが、両者は絶縁膜（図示せず）によって電気的に分離されている。また、ル−プ形成部分４ｄは主ソ−ス電極部分２ａを挟んで配置された２つの主ゲ−ト電極部分４ａの先端間を相互に接続している。
【０００９】
図１及び図２では省略されているが、ソースパッド部分２ｂ、ドレインパッド部分３ｂ、ゲートパッド部分４ｂの周知のワイヤボンディング技術によってリード細線（ワイヤ）がボンディングされる領域以外の半導体基体１の上面側を被覆する絶縁膜が設けられている。
【００１０】
このＨＥＭＴにおいて、ゲート電極４に印加する電圧を変化させると、チャネル層８に形成される空乏層の広がりが制御され、電流通路形成領域においてドレイン電極３とソース電極２との間を流れる電流が制御される。
【００１１】
【発明が解決しようとする課題】
ところで、近年、この種のＨＥＭＴ及びこれに類似のＭＥＳＦＥＴに対する高耐圧化の要求が高まっている。例えば、この種のＨＥＭＴをカスケード方式のビデオアンプの電圧増幅部に使用する場合には、１００Ｖ程度のドレイン・ソース間耐圧が得られることが望まれる。しかしながら、従来のＨＥＭＴやＭＥＳＦＥＴでは２０〜３５Ｖ程度の耐圧しか得られず、この要求を十分に満足することができなかった。
図８の特性線Ａ、Ｂは、従来の２種類のＨＥＭＴのソース・ドレイン間の電圧と最大許容電流との関係を示す。即ち、特性線Ａは従来の高耐圧用ＨＥＭＴの特性を示し、特性線Ｂは従来の携帯電話用ＨＥＭＴの特性を示す。なお、特性線Ｃは後述する本発明に従う実施例のＨＥＭＴの特性を示す。特性線Ａ、Ｂ、Ｃの左側領域は安全領域であり、右側領域は破壊領域である。また、図８のＤはカスケード方式のビデオアンプの負荷線である。カスケード接続の場合は、負荷線Ｄが安全領域になければならない。
【００１２】
従来の携帯電話用ＨＥＭＴの場合は特性線がＢとなるので、ドレイン・ソース間電圧を約２０Ｖよりも高めることができない。また、従来の高耐圧用ＨＥＭＴの場合には、ドレイン電流を低い値に保つとドレイン・ソース間電圧を１２０Ｖ程度にすることができるが、ドレイン・ソース間電圧が３０〜７０Ｖ程度の範囲においてドレイン電流の大きさが大幅に制限され、負荷線Ｄに従う電流を流すことができなくなる。
以上、ＨＥＭＴについて述べたが、ＭＥＳＦＥＴ等の半導体装置においても、耐圧向上が望まれている。
また、ＨＥＭＴ及びＭＥＳＦＥＴ等の半導体装置の小型化が要求されている。
【００１３】
そこで、本発明の目的は、ＨＥＭＴ、ＭＥＳＦＥＴ等の電界効果型半導体装置の耐圧向上を図ることにある。
【００１４】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、
絶縁性又は半絶縁性基板（１）と、この基板の一方の主面上に配置されたバッファ層（６）と、このバッファ層（６）の上に配置されたチャネル層（８）とこのチャネル層（８）の上に配置された電子供給層（９）とを少なくとも含んでいる主半導体領域と、ソ−ス電極（２）と、ドレイン電極（３）と、ゲ−ト電極（４）とを有する電界効果型半導体装置であって、
前記ソ−ス電極（２）は主ソ−ス電極部分（２ａ）とソ−スパッド部分（２ｂ）とソ−ス連結部分（２ｃ）とを有し、
前記ドレイン電極（３）は主ドレイン電極部分（３ａ）とドレインパッド部分（３ｂ）とドレイン連結部分（３ｃ）とを有し、
前記ゲ−ト電極（４）は主ゲ−ト電極部分（４ａ）とゲ−トパッド部分（４ｂ）とゲ−ト連結部分（４ｃ）とを有し、
前記主半導体領域は、前記バッファ層（６）からそれぞれ突出し且つ互いに分離されている主動作領域用台状部分（１２ｂ）とソ−スパッド用台状部分（２２）とドレインパッド用台状部分（２３）とを有し、
前記主ソ−ス電極部分（２ａ）及び前記主ドレイン電極部分（３ａ）は前記主動作領域用台状部分（１２ｂ）にオ−ミック接続され、
前記主ゲ−ト電極部分（４ａ）は前記主動作領域用台状部分（１２ｂ）にショットキ−接続され、
前記ソ−スパッド部分（２ｂ）は前記ソ−スパッド用台状部分（２２）の上に配置され、
前記ドレインパッド部分（３ｂ）は前記ドレインパッド用台状部分（２３）の上に配置され、
前記ゲ−トパッド部分（４ｂ）は前記バッファ層（６）の上に配置され、
前記ソ−ス連結部分（２ｃ）は前記主ソ−ス電極部分（２ａ）を前記ソ−スパッド部分（２ｂ）に電気的に接続するように配置され、
前記ドレイン連結部分（３ｃ）は前記主ドレイン電極部分（３ａ）を前記ドレインパッド部分（３ｂ）に電気的に接続するように配置され、
前記ゲ−ト連結部分（４ｃ）は前記主ゲ−ト電極部分（４ａ）を前記ゲ−トパッド部分（４ｂ）に電気的に接続するように配置されていることを特徴とする電界効果型半導体装置に係わるものである。
【００１５】
なお、請求項２に示すように、ソ−スコンタクト層（１１ａ）及びドレインコンタクト層（１１ｂ）を設けることが望ましい。
【００１６】
【発明の効果】
各請求項の発明においては、ソ−スパッド部分（２ｂ）及びドレインパッド部分（３ｂ）がバッファ層（６）の上に直接に形成されないので、バッファ層（６）における電界集中を緩和し、耐圧向上を図ることができる。
また、ソ−スパッド部分（２ｂ）及びドレインパッド部分（３ｂ）の下の半導体領域が従来よりも厚くなるので、この強度が向上し、ワイヤボンデイング時等におけるチップ割れを防ぐことができる。
また、ソ−スパッド部分（２ｂ）とドレインパッド部分（３ｂ）との間の電気的分離が良好になる。
【００１７】
【実施形態及び実施例】
次に、図４〜図１３を参照して本発明に係わる実施形態及び実施例を説明する。但し、図４〜図１３において図１〜図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００１８】
【基本構成】
図４は本発明の理解を助けるためのＨＥＭＴの基本構成を図１と同様に絶縁膜を省略して示す平面図である。図５は図４のＢ−Ｂ線断面図である。図６は図４のＣ−Ｃ線断面図である。図７は図４の半導体基体の平面図である。
【００１９】
図４のＨＥＭＴは、ソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲ−トパッド部分４ｂが台状部分１２ａの中に配置されている点において図１〜図３の従来のＨＥＭＴと相違し、この他は図１〜図３のＨＥＭＴと実質的に同一に構成されている。
即ち、図４のＨＥＭＴは、図１〜図３の従来のＨＥＭＴと同様に、半導体基体１、ソース電極２、ドレイン電極３、ゲート電極４を有している。また、第１の実施例の半導体基体１は、図１〜図３と同様に、半導体基板５、バッファ層６、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂを有している。しかし、第１の実施例の半導体基体１の表面は図１〜図３と相違し、電流通路を含む主半導体領域から成る台状部分１２ａの中に、主ソ−ス電極部分２ａ、主ドレイン電極部分３ａ、主ゲ−ト電極部分４ａの他に、２つのソースパッド部分２ｂ、１つのドレインパッド部分３ｂ、ゲ−トパッド部分４ｂ、ソ−ス連結部分２ｃ、ドレイン連結部分３ｃ及びゲ−ト連結部４ｃが含まれている。
なお、ゲ−ト電極４は、ゲ−ト連結部分４ｃから台状部分１２ａの側面を通ってバッファ層６の上に延在する部分４ｅを有する。この延在部分４ｅは、少なくともシヨットキ層１０の端に至るように形成される。ル−プ形成部分４ｄと延在部分４ｅとを含むゲ−ト電極４は、ソ−ス電極２とドレイン電極３との間をヨットキ層１０内で電気的に分離している。
【００２０】
台状部分１２ａはバッファ層６の一部、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０を除去することによって形成されている。従って、台状部分１２ａの外周側にはバッファ層６が露出している。台状部分１２ａはソ−ス・ドレイン間電流通路を形成するための主半導体領域であって、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂ、ソ−スパッドコンタクト層１１ｃ、及びドレインパッドコンタクト層１１ｄを有する。
ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂ、ソ−スパッドコンタクト層１１ｃ、ドレインパッドコンタクト層１１ｄは、同一半導体材料によって同時に形成されたものであり、台状部分１２ａ内のショットキ層１０の上に配置されている。帯状のソ−スコンタクト層１１ａには主ソ−ス電極部分２ａがオ−ミック接続されている。帯状のドレインコンタクト層１１ｂには主ドレイン電極部分３ａがオ−ミック接続されている。２つに分けられたソ−スパッドコンタクト層１１ｃには、ソ−ス相互接続部分又はソ−ス外部接続部分とも呼ぶことができるソ−スパッド部分２ｂがオ−ミック接続されている。ドレインパッドコンタクト層１１ｄには、ドレイン相互接続部分又はドレイン外部接続部分とも呼ぶことができるドレインパッド部分３ｂがオ−ミック接続されている。ゲ−ト相互接続部分又はゲ−ト外部接続部分とも呼ぶことができるゲ−トパッド部分４ｂは、主ゲ−ト電極部分４ａ、ゲ−ト連結部分４ｃ及びル−プ形成部分４ｄと同様に各コンタクト層１１ａ〜１１ｄの下のショットキ層１０の表面上に配置されている。なお、チャネル層８と第１及び第２の電子供給層７、９とショットキ層１０とを電流制御半導体層と呼ぶことができる。
本願におけるソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲ−トパッド部分４ｂは、これ等の一部のみがワイヤボンデイングのパッド領域となるように形成されている。従って、２ｂはソ−スパッドを含む接続部分であり、３ｂはドレインパッドを含む接続部分であり、４ｂはゲ−トパッドを含む接続部分であるが、ここでは説明を容易にするためにソ−スパッド部分、ドレインパッド部分、ゲ−トパッド部分と呼んでいる。
【００２１】
主ソース電極部分２ａと主ドレイン電極部分３ａとの間に配置された主ゲート電極部分４ａは、主ソース電極部分２ａ寄りに配置されている。
主ソ−ス電極部分２ａと主ドレイン電極部分３ａとは交互に配置され、これ等を中心にして互いに反対側となるように配置されたソ−スパッド部分２ｂとドレインパッド部分３ｂとにソ−ス連結部分２ｃ、ドレイン連結部分３ｃを介して接続されている。ゲ−トパッド部分４ｂはソ−スパッド部分２ｂ側に配置され、ここに複数の主ゲ−ト電極部分４ａがゲ−ト連結部分４ｃによって接続されている。主ゲ−ト電極部分４ａとル-プ形成部分４ｄとは主ソ−ス電極部分２ａの３方向を囲むように形成されている。従って、図４から明らかなように主ソ−ス電極部分２ａとドレインパッド部分３ｂとの間にもゲ−ト電極４の一部であるル−プ形成部分４ｄが配置されており、ここにおいても電界効果トランジスタ作用が得られ、電流容量の増大を図ることができ、また、ソ−ス・ドレイン間を電気的に分離することができる。
また、主ドレイン電極部分３ａとソ−スパッド部分２ｂとの間にゲ−ト連結部分４ｃが介在しているので、ここでも電界効果トランジスタ作用を得ることができる。
【００２２】
図４から明らかなように、主ゲ−ト電極部分４ａとドレインコンタクト層１１ｂとの間隔Ｌ1と、ル−プ形成部分４ｄとドレインパッドコンタクト層１１ｄとの間隔Ｌ2と、ドレインコンタクト層１１ｂとゲ−ト連結部分４ｃとの間隔Ｌ3とがほぼ等しく設定されている。従って、ゲ−ト・ドレイン間の耐圧の部分的低下を防ぐことができ、耐圧の安定化を図ることができる。
ソ−ス連結部分２ｃとゲ−と連結部分４ｃとは図４から明らかなように平面的に見て交差している。従って、本実施例では図６から明らかなようにゲ−ト連結部分４ｃの上に絶縁膜２１が設けられ、この上にソ−ス連結部分２ｃが配置され、ソ−ス及びゲ−ト連結部分２ｃ、４ｃの相互間の絶縁が達成されている。
【００２３】
絶縁膜２１はチタン酸化膜とシリコン酸化膜との積層膜又はシリコン酸化膜の単層膜から成り、図６から明らかなように各台状部分１２ａの上面及び側面を覆うように配置されている。また、ソース連結部分２ｃ及びドレイン連結部分４ｃは絶縁膜２１の開口を介して主ソース電極部分２ａ及び主ドレイン電極部分３ａに接続されている。また、ソースパッド部分２ｂ及びドレインパッド部分３ｂもワイヤボンディング領域を除いて絶縁膜２１で被覆され、ここに形成された開口を介してソース連結部分２ｃ及びドレイン連結部分３ｃに接続されている。
【００２４】
図４のＨＥＭＴは次の効果を有する。
（１） ＨＥＭＴのドレイン・ソース間の耐圧向上を図ることができる。即ち、図４のＨＥＭＴは図８の特性線Ｃに示す耐圧特性を有する。この特性線Ｃから明らかなようにドレイン・ソース間電圧が８０Ｖよりも高い領域において負荷線Ｄよりも大きいドレイン電流を流すことができるのみでなく、ドレイン・ソース間電圧が３０〜８０Ｖの中間電圧領域において従来の高耐圧用ＨＥＭＴの特性線Ａよりも大きいドレイン電流を流すことが可能になる。
この耐圧向上の効果は、ソ−スパッド部分２ｂ及びドレインパッド部分３ｂをバッファ層６の上に直接形成しないためにバッファ層に電界集中が生じないことに基づいて得られる。
（２） 図４のＨＥＭＴによれば、ソ−スパッド部分２ｂ及びドレインパッド部分３ｂがショットキ層１０上のコンタクト層１１ｃ、１１ｄ上に設けられ、主ソ−ス電極部分２ａとドレインパッド部分３ｂとの間にゲ−ト電極４のル−プ形成電極部分４ｄ、また主ドレイン電極部分３ａとソ−スパッド部分２ｂとの間にゲ−ト連結部分４ｃが配置されているので、ここも電界効果トランジスタ動作領域として使用することができ、電流容量の増大を図ることができる。
（３） 台状部分１２ａの表面即ちシヨットキ層１０の表面において、主ソ−ス電極部分２ａ及びソ−スコンタクト層１１ａが主ゲ−ト電極部分４ａとゲ−ト連結部分４ｃとル−プ形成部分４ｄとによって包囲され、また、延在部分４ｅを有するゲ−ト電極４によって生じるシヨットキ層１０の中の空乏層によって、ソ−スパッド部分２ｂ及びソ−スパッドコンタクト層１１ｃとドレイン電極４及びドレインコンタクト層１１ｂ及びドレインパッドコンタクト層１１ｄとの間が電気的に分離されている。従って、ソ−ス・ドレイン間の電気的分離が容易に達成されている。
（４） ソ−スパッド部分２ｂ、ドレインパッド部分３ｂをバッファ層６の上に設けずにコンタクト層１１ａ、１１ｂの上に設け、また、ゲ−トパッド部分４ｂをバッファ層６の上に設けないでショットキ層１０の上に設けたので、ワイヤボンデイングを肉厚部分に行うことができ、チップの割れを防ぐことができる。
【００２５】
【実施例】
次に、図９〜図１２を参照して本発明の実施例に従うＨＥＭＴを説明する。但し、図９〜図１２において図１〜図７と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２６】
この実施例のＨＥＭＴは、ソ−スパッド部分２ｂのための台状部分２２とドレインパッド部分３ｂのための台状部分２３とが独立に設けられている点、及びゲ−ト細条部分４ａの一部、ゲ−トパッド部分４ｂ、ゲ−ト連結部分４ｃがバッファ層６の上に配置されている点において図４のＨＥＭＴと相違し、この他は図４のＨＥＭＴと実質的に同一に構成されている。
【００２７】
ソ−スパッド用台状部分２２及びドレインパッド用台状部分２３は、図１１から明らかなように中央の主動作領域用台状部分１２ｂと同様に第１の電子供給層７、チャネル層８、第２電子供給層９、ショットキ層１０、コンタクト層１１ｃ、１１ｄを有し、バッファ層６から立上っている。ソ−スパッド部分２ｂ及びドレインパッド部分３ｂはそれぞれのコンタクト層１１ｃ、１１ｄの上に配置されており、またソ−ス連結部分２ｃ及びドレイン連結部分３ｃは絶縁膜２１上に配置されているので、ソ−ス電極２及びドレイン電極３はバッファ層６から電気的に分離されている。
【００２８】
主動作領域用台状部分１２ｂの上には、主ソ−ス電極部分２ａ、主ドレイン電極部分３ａ及び主ゲ−ト電極部分４ａが配置されている。ゲ−ト電極４のル−プ形成部分４ｄは図１１から明らかなように主動作領域用台状部分１２ｂとドレインパッド用台状部分２３との間においてバッファ層６上に配置され、またゲ−ト連結部分４ｃは主動作領域用台状部分１２ｂとソ−スパッド用台状部分２２との間においてバッファ層６上に配置されている。ゲ−トパッド部分４ｂは、２つのソ−スパッド用台状部分２２の間においてバッファ層６上に配置されている。
【００２９】
図９〜図１２の実施例のＨＥＭＴは、図４のＨＥＭＴの効果（１）（４）と同一の効果を有し、更に、ソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、及びゲ−トパッド部分４ｂが良好に分離されるという効果を有する。
【００３０】
図１３及び図１４は本発明を適用することができるＭＥＳＦＥＴの基本構成を示す。図１３及び図１４のＭＥＳＦＥＴは、バッファ層６の上の半導体層の構成が図４のＨＥＭＴと相違している点を除いて、図４のＨＥＭＴと同一に構成されている。即ち、図１４から明らかなようにＭＥＳＦＥＴの半導体基体１は、半絶縁性のＧａＡｓ半導体から成る半導体基板５と、高抵抗のＮ形ＧａＡｓバッファ層６と、Ｎ形半導体から成る活性層即ちチャネル層３０と、コンタクト層１１ａ〜１１ｄとを有する。主半導体領域を構成するための台状部分１２ａは、チャネル層３０とコンタクト層１１ａ〜１１ｄとバッファ層６の一部とから成り、平面的に見てバッファ層６に包囲されている。図１３及び図１４のＭＥＳＦＥＴのソース電極２及ドレイン電極３はチャネル層３０の上にコンタクト層１１ａ〜１１ｄを介して配置され、ゲ−ト電極４はチャネル層３０の上に配置されている。
ＭＥＳＦＥＴに本発明を適用してもＨＥＭＴと同様な効果を得ることができる。
【００３１】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） コンタクト層１１ａ〜１１ｄの一部又は全部を省くことができる。
（２） 図９に示す実施例において、ゲート電極４にループ形成部分４ｄを設けないで、主ゲート電極部分４ａの他端を開放状態にすることができる。
（３） 実施例において、ソ−ス電極２をドレイン電極とし、ドレイン電極３をソ−ス電極とする変形が可能である。
【図面の簡単な説明】
【図１】 従来のＨＥＭＴを絶縁膜を省いて示す平面図である。
【図２】 図１のＡ−Ａ線に相当する部分の断面図である。
【図３】 図１の半導体基体の平面図である。
【図４】 ＨＥＭＴの基本構成を絶縁膜を省いて図１と同様に示す平面図である。
【図５】 図４のＢ−Ｂ線に相当する部分の断面図である。
【図６】 図４のＣ−Ｃ線に相当する部分の断面図である。
【図７】 図４の半導体基体の平面図である。
【図８】 従来のＨＥＭＴ及び本発明の実施例のＨＥＭＴの特性図である。
【図９】 実施例のＨＥＭＴを図４と同様に示す平面図である。
【図１０】 図９のＤ-Ｄ線に相当する部分の断面図である。
【図１１】 図９のＥ−Ｅ線に相当する部分の断面図である。
【図１２】 図９の半導体基体の平面図である。
【図１３】 ＭＥＳＦＥＴの基本構成を図４と同様に示す平面図である。
【図１４】 図１３のＦ−Ｆ線に相当する部分の断面図である。
【符号の説明】
１ 半導体基体
２ ソース電極
３ ドレイン電極
４ ゲート電極
５ 半導体基板
６ バッファ層
７ 第１の電子供給層
８ チャネル層
９ 第２の電子供給層
１０ ショットキ層
１１ａ〜１１ｄ コンタクト層
１２、１２ａ、１２ｂ 台状部分
２１ 絶縁膜
【発明の属する技術分野】
本発明は、高電子移動度トランジスタ（ＨＥＭＴ）又は金属半導体接触（ショットキバリア）電界効果トランジスタ（ＭＥＳＦＥＴ）等の電界効果型半導体装置に関する。
【０００２】
【従来の技術】
図１及び図２に示す従来のＨＥＭＴ（High Electron Mobility Transistor ）は、半導体基体１と、２つのソース電極２と、ドレイン電極３と、ゲート電極４と、図示が省略されている絶縁膜とを備えている。このＨＥＭＴの素子主動作領域は、これをボンディングパッド形成領域等から区画するために、メサ形に形成されている。なお、図１においてソース電極２、ドレイン電極３、及びゲート電極４には、他の領域と区別するために点々及び斜線が付されている。
【０００３】
半導体基体１は、半絶縁性のＧａＡｓ半導体から成る半導体基板５と、この基板５の上面に形成された相対的に不純物濃度の低いＰ形のＧａＡｓ半導体層とＡｌＧａＡｓ半導体層が複数積層されて成るバッファ層６と、相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体から成る第１の電子供給層７と、実質的に不純物がドープされていないＧａＡｓ半導体やＩｎＧａＡｓ半導体から成るチャネル層８と、相対的に不純物濃度の高いＮ形のＡｌＧａＡｓ半導体から成る第２の電子供給層９と、実質的に不純物がドープされていないＡｌＧａＡｓ半導体から成るショットキ層１０と、相対的に不純物濃度の高いＧａＡｓ半導体から成るソ−ス及びドレインオーミックコンタクト層１１ａ、１１ｂとを備えている。
【０００４】
半導体基体１は一方の主面にメサ構造の主動作領域用台状部分１２を有する。この台状部分１２は、バッファ層６の上に第１の電子供給層７とチャネル層８と第２の電子供給層９とショットキ層１０とソ−ス及びドレインコンタクト層１１ａ、１１ｂとを順次に有するＨＥＭＴの主動作領域即ちソ−ス・ゲ−ト間電流通路を含む主半導体領域である。半導体基体１の台状部分１２の外周領域は基板１とバッファ層６とから成り、ＨＥＭＴの主動作領域を含まない。
【０００５】
台状部分１２の側面１３は、半導体基体１の一方の主面から他方の主面側に向って広がる傾きを有する傾斜面であり、ここにバッファ層６の一部、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、コンタクト層１１ａ、１１ｂが露出している。コンタクト層１１ａ、１１ｂは、図２及び図３から明らかなようにショットキ層１０から突出する複数の帯状体から成る。従って、ショットキ層１０は複数のコンタクト層１１ａ、１１ｂの相互間に露出している。なお、図３では台状部分１２の傾斜側面１３に露出する複数の層の図示が省略されている。
【０００６】
左右に分割された２つのソース電極２はフィンガ部又は細条部分と呼ぶこともできる複数の主ソース電極部分２ａとソースパッド部分２ｂとソース連結部分２ｃとをそれぞれ有している。主ソース電極部分２ａは図１で斜線を付して区別して示されており、ソ−スコンタクト層１１ａに低抵抗接続（オ−ミック接続）されている。ソ−ス相互接続部分又は外部接続部分としてのソースパッド部分２ｂは台状部分１２の外周のバッファ層６上に配置されている。ストライプ状に配置された複数の主ソース電極部分２ａはソース連結部分２ｃによってソース接続導体即ちソースパッド部分２ｂにそれぞれ接続されている。なお、主ソース電極部分２ａの延長部分２ｄは台状部分１２の側面１３に接触している。
【０００７】
ドレイン電極３は複数の主ドレイン電極部分３ａと、ドレインパッド部分３ｂと、ドレイン連結部分３ｃとを有する。複数の主ドレイン電極部分３ａは図１で斜線を付して区別して示されており、ドレインコンタクト層１１ｂに低抵抗接続（オ−ミック接続）されている。複数の主ドレイン電極部分３ａは複数の主ソース電極部分２ａの相互間に配置されている。主ソース電極部分２ａと主ドレイン電極部分３ａとは直線状に延びる帯状体であり、規則正しく互いに平行に配置されている。ドレイン相互接続部分又は外部接続部分としてのドレインパッド部分３ｂは半導体基体１の台状部分１２の外周のバッファ層６の上に配置されている。ドレイン連結部分３ｃは複数の主ドレイン電極部分３ａをドレインパッド部分３ｂに接続している。なお、主ドレイン電極部分３ａの延長部分３ｄは台状部分１２の側面１３に接触している。
【０００８】
ゲート電極４は複数の主ゲート電極部分４ａとゲートパッド部分４ｂとゲート連結部分４ｃとル−プ形成部分４ｄとを有する。主ゲート電極部分４ａは台状部分１２のショットキ層１０にショットキ接触（金属半導体接触）している。ゲート相互接続部分又は外部接続部分としてのゲートパッド部分４ｂは台状部分１２の外周側でバッファ層６の上に配置されている。ゲート連結部分４ｃは複数の主ゲート電極部分４ａをゲートパッド部分４ｂに接続している。なお、ゲート電極４は平面的に見てソース電極２に交差しているが、両者は絶縁膜（図示せず）によって電気的に分離されている。また、ル−プ形成部分４ｄは主ソ−ス電極部分２ａを挟んで配置された２つの主ゲ−ト電極部分４ａの先端間を相互に接続している。
【０００９】
図１及び図２では省略されているが、ソースパッド部分２ｂ、ドレインパッド部分３ｂ、ゲートパッド部分４ｂの周知のワイヤボンディング技術によってリード細線（ワイヤ）がボンディングされる領域以外の半導体基体１の上面側を被覆する絶縁膜が設けられている。
【００１０】
このＨＥＭＴにおいて、ゲート電極４に印加する電圧を変化させると、チャネル層８に形成される空乏層の広がりが制御され、電流通路形成領域においてドレイン電極３とソース電極２との間を流れる電流が制御される。
【００１１】
【発明が解決しようとする課題】
ところで、近年、この種のＨＥＭＴ及びこれに類似のＭＥＳＦＥＴに対する高耐圧化の要求が高まっている。例えば、この種のＨＥＭＴをカスケード方式のビデオアンプの電圧増幅部に使用する場合には、１００Ｖ程度のドレイン・ソース間耐圧が得られることが望まれる。しかしながら、従来のＨＥＭＴやＭＥＳＦＥＴでは２０〜３５Ｖ程度の耐圧しか得られず、この要求を十分に満足することができなかった。
図８の特性線Ａ、Ｂは、従来の２種類のＨＥＭＴのソース・ドレイン間の電圧と最大許容電流との関係を示す。即ち、特性線Ａは従来の高耐圧用ＨＥＭＴの特性を示し、特性線Ｂは従来の携帯電話用ＨＥＭＴの特性を示す。なお、特性線Ｃは後述する本発明に従う実施例のＨＥＭＴの特性を示す。特性線Ａ、Ｂ、Ｃの左側領域は安全領域であり、右側領域は破壊領域である。また、図８のＤはカスケード方式のビデオアンプの負荷線である。カスケード接続の場合は、負荷線Ｄが安全領域になければならない。
【００１２】
従来の携帯電話用ＨＥＭＴの場合は特性線がＢとなるので、ドレイン・ソース間電圧を約２０Ｖよりも高めることができない。また、従来の高耐圧用ＨＥＭＴの場合には、ドレイン電流を低い値に保つとドレイン・ソース間電圧を１２０Ｖ程度にすることができるが、ドレイン・ソース間電圧が３０〜７０Ｖ程度の範囲においてドレイン電流の大きさが大幅に制限され、負荷線Ｄに従う電流を流すことができなくなる。
以上、ＨＥＭＴについて述べたが、ＭＥＳＦＥＴ等の半導体装置においても、耐圧向上が望まれている。
また、ＨＥＭＴ及びＭＥＳＦＥＴ等の半導体装置の小型化が要求されている。
【００１３】
そこで、本発明の目的は、ＨＥＭＴ、ＭＥＳＦＥＴ等の電界効果型半導体装置の耐圧向上を図ることにある。
【００１４】
【課題を解決するための手段】
上記課題を解決し、上記目的を達成するための本発明は、
絶縁性又は半絶縁性基板（１）と、この基板の一方の主面上に配置されたバッファ層（６）と、このバッファ層（６）の上に配置されたチャネル層（８）とこのチャネル層（８）の上に配置された電子供給層（９）とを少なくとも含んでいる主半導体領域と、ソ−ス電極（２）と、ドレイン電極（３）と、ゲ−ト電極（４）とを有する電界効果型半導体装置であって、
前記ソ−ス電極（２）は主ソ−ス電極部分（２ａ）とソ−スパッド部分（２ｂ）とソ−ス連結部分（２ｃ）とを有し、
前記ドレイン電極（３）は主ドレイン電極部分（３ａ）とドレインパッド部分（３ｂ）とドレイン連結部分（３ｃ）とを有し、
前記ゲ−ト電極（４）は主ゲ−ト電極部分（４ａ）とゲ−トパッド部分（４ｂ）とゲ−ト連結部分（４ｃ）とを有し、
前記主半導体領域は、前記バッファ層（６）からそれぞれ突出し且つ互いに分離されている主動作領域用台状部分（１２ｂ）とソ−スパッド用台状部分（２２）とドレインパッド用台状部分（２３）とを有し、
前記主ソ−ス電極部分（２ａ）及び前記主ドレイン電極部分（３ａ）は前記主動作領域用台状部分（１２ｂ）にオ−ミック接続され、
前記主ゲ−ト電極部分（４ａ）は前記主動作領域用台状部分（１２ｂ）にショットキ−接続され、
前記ソ−スパッド部分（２ｂ）は前記ソ−スパッド用台状部分（２２）の上に配置され、
前記ドレインパッド部分（３ｂ）は前記ドレインパッド用台状部分（２３）の上に配置され、
前記ゲ−トパッド部分（４ｂ）は前記バッファ層（６）の上に配置され、
前記ソ−ス連結部分（２ｃ）は前記主ソ−ス電極部分（２ａ）を前記ソ−スパッド部分（２ｂ）に電気的に接続するように配置され、
前記ドレイン連結部分（３ｃ）は前記主ドレイン電極部分（３ａ）を前記ドレインパッド部分（３ｂ）に電気的に接続するように配置され、
前記ゲ−ト連結部分（４ｃ）は前記主ゲ−ト電極部分（４ａ）を前記ゲ−トパッド部分（４ｂ）に電気的に接続するように配置されていることを特徴とする電界効果型半導体装置に係わるものである。
【００１５】
なお、請求項２に示すように、ソ−スコンタクト層（１１ａ）及びドレインコンタクト層（１１ｂ）を設けることが望ましい。
【００１６】
【発明の効果】
各請求項の発明においては、ソ−スパッド部分（２ｂ）及びドレインパッド部分（３ｂ）がバッファ層（６）の上に直接に形成されないので、バッファ層（６）における電界集中を緩和し、耐圧向上を図ることができる。
また、ソ−スパッド部分（２ｂ）及びドレインパッド部分（３ｂ）の下の半導体領域が従来よりも厚くなるので、この強度が向上し、ワイヤボンデイング時等におけるチップ割れを防ぐことができる。
また、ソ−スパッド部分（２ｂ）とドレインパッド部分（３ｂ）との間の電気的分離が良好になる。
【００１７】
【実施形態及び実施例】
次に、図４〜図１３を参照して本発明に係わる実施形態及び実施例を説明する。但し、図４〜図１３において図１〜図３と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００１８】
【基本構成】
図４は本発明の理解を助けるためのＨＥＭＴの基本構成を図１と同様に絶縁膜を省略して示す平面図である。図５は図４のＢ−Ｂ線断面図である。図６は図４のＣ−Ｃ線断面図である。図７は図４の半導体基体の平面図である。
【００１９】
図４のＨＥＭＴは、ソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲ−トパッド部分４ｂが台状部分１２ａの中に配置されている点において図１〜図３の従来のＨＥＭＴと相違し、この他は図１〜図３のＨＥＭＴと実質的に同一に構成されている。
即ち、図４のＨＥＭＴは、図１〜図３の従来のＨＥＭＴと同様に、半導体基体１、ソース電極２、ドレイン電極３、ゲート電極４を有している。また、第１の実施例の半導体基体１は、図１〜図３と同様に、半導体基板５、バッファ層６、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂを有している。しかし、第１の実施例の半導体基体１の表面は図１〜図３と相違し、電流通路を含む主半導体領域から成る台状部分１２ａの中に、主ソ−ス電極部分２ａ、主ドレイン電極部分３ａ、主ゲ−ト電極部分４ａの他に、２つのソースパッド部分２ｂ、１つのドレインパッド部分３ｂ、ゲ−トパッド部分４ｂ、ソ−ス連結部分２ｃ、ドレイン連結部分３ｃ及びゲ−ト連結部４ｃが含まれている。
なお、ゲ−ト電極４は、ゲ−ト連結部分４ｃから台状部分１２ａの側面を通ってバッファ層６の上に延在する部分４ｅを有する。この延在部分４ｅは、少なくともシヨットキ層１０の端に至るように形成される。ル−プ形成部分４ｄと延在部分４ｅとを含むゲ−ト電極４は、ソ−ス電極２とドレイン電極３との間をヨットキ層１０内で電気的に分離している。
【００２０】
台状部分１２ａはバッファ層６の一部、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０を除去することによって形成されている。従って、台状部分１２ａの外周側にはバッファ層６が露出している。台状部分１２ａはソ−ス・ドレイン間電流通路を形成するための主半導体領域であって、第１の電子供給層７、チャネル層８、第２の電子供給層９、ショットキ層１０、ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂ、ソ−スパッドコンタクト層１１ｃ、及びドレインパッドコンタクト層１１ｄを有する。
ソ−スコンタクト層１１ａ、ドレインコンタクト層１１ｂ、ソ−スパッドコンタクト層１１ｃ、ドレインパッドコンタクト層１１ｄは、同一半導体材料によって同時に形成されたものであり、台状部分１２ａ内のショットキ層１０の上に配置されている。帯状のソ−スコンタクト層１１ａには主ソ−ス電極部分２ａがオ−ミック接続されている。帯状のドレインコンタクト層１１ｂには主ドレイン電極部分３ａがオ−ミック接続されている。２つに分けられたソ−スパッドコンタクト層１１ｃには、ソ−ス相互接続部分又はソ−ス外部接続部分とも呼ぶことができるソ−スパッド部分２ｂがオ−ミック接続されている。ドレインパッドコンタクト層１１ｄには、ドレイン相互接続部分又はドレイン外部接続部分とも呼ぶことができるドレインパッド部分３ｂがオ−ミック接続されている。ゲ−ト相互接続部分又はゲ−ト外部接続部分とも呼ぶことができるゲ−トパッド部分４ｂは、主ゲ−ト電極部分４ａ、ゲ−ト連結部分４ｃ及びル−プ形成部分４ｄと同様に各コンタクト層１１ａ〜１１ｄの下のショットキ層１０の表面上に配置されている。なお、チャネル層８と第１及び第２の電子供給層７、９とショットキ層１０とを電流制御半導体層と呼ぶことができる。
本願におけるソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、ゲ−トパッド部分４ｂは、これ等の一部のみがワイヤボンデイングのパッド領域となるように形成されている。従って、２ｂはソ−スパッドを含む接続部分であり、３ｂはドレインパッドを含む接続部分であり、４ｂはゲ−トパッドを含む接続部分であるが、ここでは説明を容易にするためにソ−スパッド部分、ドレインパッド部分、ゲ−トパッド部分と呼んでいる。
【００２１】
主ソース電極部分２ａと主ドレイン電極部分３ａとの間に配置された主ゲート電極部分４ａは、主ソース電極部分２ａ寄りに配置されている。
主ソ−ス電極部分２ａと主ドレイン電極部分３ａとは交互に配置され、これ等を中心にして互いに反対側となるように配置されたソ−スパッド部分２ｂとドレインパッド部分３ｂとにソ−ス連結部分２ｃ、ドレイン連結部分３ｃを介して接続されている。ゲ−トパッド部分４ｂはソ−スパッド部分２ｂ側に配置され、ここに複数の主ゲ−ト電極部分４ａがゲ−ト連結部分４ｃによって接続されている。主ゲ−ト電極部分４ａとル-プ形成部分４ｄとは主ソ−ス電極部分２ａの３方向を囲むように形成されている。従って、図４から明らかなように主ソ−ス電極部分２ａとドレインパッド部分３ｂとの間にもゲ−ト電極４の一部であるル−プ形成部分４ｄが配置されており、ここにおいても電界効果トランジスタ作用が得られ、電流容量の増大を図ることができ、また、ソ−ス・ドレイン間を電気的に分離することができる。
また、主ドレイン電極部分３ａとソ−スパッド部分２ｂとの間にゲ−ト連結部分４ｃが介在しているので、ここでも電界効果トランジスタ作用を得ることができる。
【００２２】
図４から明らかなように、主ゲ−ト電極部分４ａとドレインコンタクト層１１ｂとの間隔Ｌ1と、ル−プ形成部分４ｄとドレインパッドコンタクト層１１ｄとの間隔Ｌ2と、ドレインコンタクト層１１ｂとゲ−ト連結部分４ｃとの間隔Ｌ3とがほぼ等しく設定されている。従って、ゲ−ト・ドレイン間の耐圧の部分的低下を防ぐことができ、耐圧の安定化を図ることができる。
ソ−ス連結部分２ｃとゲ−と連結部分４ｃとは図４から明らかなように平面的に見て交差している。従って、本実施例では図６から明らかなようにゲ−ト連結部分４ｃの上に絶縁膜２１が設けられ、この上にソ−ス連結部分２ｃが配置され、ソ−ス及びゲ−ト連結部分２ｃ、４ｃの相互間の絶縁が達成されている。
【００２３】
絶縁膜２１はチタン酸化膜とシリコン酸化膜との積層膜又はシリコン酸化膜の単層膜から成り、図６から明らかなように各台状部分１２ａの上面及び側面を覆うように配置されている。また、ソース連結部分２ｃ及びドレイン連結部分４ｃは絶縁膜２１の開口を介して主ソース電極部分２ａ及び主ドレイン電極部分３ａに接続されている。また、ソースパッド部分２ｂ及びドレインパッド部分３ｂもワイヤボンディング領域を除いて絶縁膜２１で被覆され、ここに形成された開口を介してソース連結部分２ｃ及びドレイン連結部分３ｃに接続されている。
【００２４】
図４のＨＥＭＴは次の効果を有する。
（１） ＨＥＭＴのドレイン・ソース間の耐圧向上を図ることができる。即ち、図４のＨＥＭＴは図８の特性線Ｃに示す耐圧特性を有する。この特性線Ｃから明らかなようにドレイン・ソース間電圧が８０Ｖよりも高い領域において負荷線Ｄよりも大きいドレイン電流を流すことができるのみでなく、ドレイン・ソース間電圧が３０〜８０Ｖの中間電圧領域において従来の高耐圧用ＨＥＭＴの特性線Ａよりも大きいドレイン電流を流すことが可能になる。
この耐圧向上の効果は、ソ−スパッド部分２ｂ及びドレインパッド部分３ｂをバッファ層６の上に直接形成しないためにバッファ層に電界集中が生じないことに基づいて得られる。
（２） 図４のＨＥＭＴによれば、ソ−スパッド部分２ｂ及びドレインパッド部分３ｂがショットキ層１０上のコンタクト層１１ｃ、１１ｄ上に設けられ、主ソ−ス電極部分２ａとドレインパッド部分３ｂとの間にゲ−ト電極４のル−プ形成電極部分４ｄ、また主ドレイン電極部分３ａとソ−スパッド部分２ｂとの間にゲ−ト連結部分４ｃが配置されているので、ここも電界効果トランジスタ動作領域として使用することができ、電流容量の増大を図ることができる。
（３） 台状部分１２ａの表面即ちシヨットキ層１０の表面において、主ソ−ス電極部分２ａ及びソ−スコンタクト層１１ａが主ゲ−ト電極部分４ａとゲ−ト連結部分４ｃとル−プ形成部分４ｄとによって包囲され、また、延在部分４ｅを有するゲ−ト電極４によって生じるシヨットキ層１０の中の空乏層によって、ソ−スパッド部分２ｂ及びソ−スパッドコンタクト層１１ｃとドレイン電極４及びドレインコンタクト層１１ｂ及びドレインパッドコンタクト層１１ｄとの間が電気的に分離されている。従って、ソ−ス・ドレイン間の電気的分離が容易に達成されている。
（４） ソ−スパッド部分２ｂ、ドレインパッド部分３ｂをバッファ層６の上に設けずにコンタクト層１１ａ、１１ｂの上に設け、また、ゲ−トパッド部分４ｂをバッファ層６の上に設けないでショットキ層１０の上に設けたので、ワイヤボンデイングを肉厚部分に行うことができ、チップの割れを防ぐことができる。
【００２５】
【実施例】
次に、図９〜図１２を参照して本発明の実施例に従うＨＥＭＴを説明する。但し、図９〜図１２において図１〜図７と実質的に同一の部分には同一の符号を付してその説明を省略する。
【００２６】
この実施例のＨＥＭＴは、ソ−スパッド部分２ｂのための台状部分２２とドレインパッド部分３ｂのための台状部分２３とが独立に設けられている点、及びゲ−ト細条部分４ａの一部、ゲ−トパッド部分４ｂ、ゲ−ト連結部分４ｃがバッファ層６の上に配置されている点において図４のＨＥＭＴと相違し、この他は図４のＨＥＭＴと実質的に同一に構成されている。
【００２７】
ソ−スパッド用台状部分２２及びドレインパッド用台状部分２３は、図１１から明らかなように中央の主動作領域用台状部分１２ｂと同様に第１の電子供給層７、チャネル層８、第２電子供給層９、ショットキ層１０、コンタクト層１１ｃ、１１ｄを有し、バッファ層６から立上っている。ソ−スパッド部分２ｂ及びドレインパッド部分３ｂはそれぞれのコンタクト層１１ｃ、１１ｄの上に配置されており、またソ−ス連結部分２ｃ及びドレイン連結部分３ｃは絶縁膜２１上に配置されているので、ソ−ス電極２及びドレイン電極３はバッファ層６から電気的に分離されている。
【００２８】
主動作領域用台状部分１２ｂの上には、主ソ−ス電極部分２ａ、主ドレイン電極部分３ａ及び主ゲ−ト電極部分４ａが配置されている。ゲ−ト電極４のル−プ形成部分４ｄは図１１から明らかなように主動作領域用台状部分１２ｂとドレインパッド用台状部分２３との間においてバッファ層６上に配置され、またゲ−ト連結部分４ｃは主動作領域用台状部分１２ｂとソ−スパッド用台状部分２２との間においてバッファ層６上に配置されている。ゲ−トパッド部分４ｂは、２つのソ−スパッド用台状部分２２の間においてバッファ層６上に配置されている。
【００２９】
図９〜図１２の実施例のＨＥＭＴは、図４のＨＥＭＴの効果（１）（４）と同一の効果を有し、更に、ソ−スパッド部分２ｂ、ドレインパッド部分３ｂ、及びゲ−トパッド部分４ｂが良好に分離されるという効果を有する。
【００３０】
図１３及び図１４は本発明を適用することができるＭＥＳＦＥＴの基本構成を示す。図１３及び図１４のＭＥＳＦＥＴは、バッファ層６の上の半導体層の構成が図４のＨＥＭＴと相違している点を除いて、図４のＨＥＭＴと同一に構成されている。即ち、図１４から明らかなようにＭＥＳＦＥＴの半導体基体１は、半絶縁性のＧａＡｓ半導体から成る半導体基板５と、高抵抗のＮ形ＧａＡｓバッファ層６と、Ｎ形半導体から成る活性層即ちチャネル層３０と、コンタクト層１１ａ〜１１ｄとを有する。主半導体領域を構成するための台状部分１２ａは、チャネル層３０とコンタクト層１１ａ〜１１ｄとバッファ層６の一部とから成り、平面的に見てバッファ層６に包囲されている。図１３及び図１４のＭＥＳＦＥＴのソース電極２及ドレイン電極３はチャネル層３０の上にコンタクト層１１ａ〜１１ｄを介して配置され、ゲ−ト電極４はチャネル層３０の上に配置されている。
ＭＥＳＦＥＴに本発明を適用してもＨＥＭＴと同様な効果を得ることができる。
【００３１】
【変形例】
本発明は上述の実施例に限定されるものでなく、例えば次の変形が可能なものである。
（１） コンタクト層１１ａ〜１１ｄの一部又は全部を省くことができる。
（２） 図９に示す実施例において、ゲート電極４にループ形成部分４ｄを設けないで、主ゲート電極部分４ａの他端を開放状態にすることができる。
（３） 実施例において、ソ−ス電極２をドレイン電極とし、ドレイン電極３をソ−ス電極とする変形が可能である。
【図面の簡単な説明】
【図１】 従来のＨＥＭＴを絶縁膜を省いて示す平面図である。
【図２】 図１のＡ−Ａ線に相当する部分の断面図である。
【図３】 図１の半導体基体の平面図である。
【図４】 ＨＥＭＴの基本構成を絶縁膜を省いて図１と同様に示す平面図である。
【図５】 図４のＢ−Ｂ線に相当する部分の断面図である。
【図６】 図４のＣ−Ｃ線に相当する部分の断面図である。
【図７】 図４の半導体基体の平面図である。
【図８】 従来のＨＥＭＴ及び本発明の実施例のＨＥＭＴの特性図である。
【図９】 実施例のＨＥＭＴを図４と同様に示す平面図である。
【図１０】 図９のＤ-Ｄ線に相当する部分の断面図である。
【図１１】 図９のＥ−Ｅ線に相当する部分の断面図である。
【図１２】 図９の半導体基体の平面図である。
【図１３】 ＭＥＳＦＥＴの基本構成を図４と同様に示す平面図である。
【図１４】 図１３のＦ−Ｆ線に相当する部分の断面図である。
【符号の説明】
１ 半導体基体
２ ソース電極
３ ドレイン電極
４ ゲート電極
５ 半導体基板
６ バッファ層
７ 第１の電子供給層
８ チャネル層
９ 第２の電子供給層
１０ ショットキ層
１１ａ〜１１ｄ コンタクト層
１２、１２ａ、１２ｂ 台状部分
２１ 絶縁膜
Claims (2)
- 絶縁性又は半絶縁性基板（１）と、この基板の一方の主面上に配置されたバッファ層（６）と、このバッファ層（６）の上に配置されたチャネル層（８）とこのチャネル層（８）の上に配置された電子供給層（９）とを少なくとも含んでいる主半導体領域と、ソ−ス電極（２）と、ドレイン電極（３）と、ゲ−ト電極（４）とを有する電界効果型半導体装置であって、
前記ソ−ス電極（２）は主ソ−ス電極部分（２ａ）とソ−スパッド部分（２ｂ）とソ−ス連結部分（２ｃ）とを有し、
前記ドレイン電極（３）は主ドレイン電極部分（３ａ）とドレインパッド部分（３ｂ）とドレイン連結部分（３ｃ）とを有し、
前記ゲ−ト電極（４）は主ゲ−ト電極部分（４ａ）とゲ−トパッド部分（４ｂ）とゲ−ト連結部分（４ｃ）とを有し、
前記主半導体領域は、前記バッファ層（６）からそれぞれ突出し且つ互いに分離されている主動作領域用台状部分（１２ｂ）とソ−スパッド用台状部分（２２）とドレインパッド用台状部分（２３）とを有し、
前記主ソ−ス電極部分（２ａ）及び前記主ドレイン電極部分（３ａ）は前記主動作領域用台状部分（１２ｂ）にオ−ミック接続され、
前記主ゲ−ト電極部分（４ａ）は前記主動作領域用台状部分（１２ｂ）にショットキ−接続され、
前記ソ−スパッド部分（２ｂ）は前記ソ−スパッド用台状部分（２２）の上に配置され、
前記ドレインパッド部分（３ｂ）は前記ドレインパッド用台状部分（２３）の上に配置され、
前記ゲ−トパッド部分（４ｂ）は前記バッファ層（６）の上に配置され、
前記ソ−ス連結部分（２ｃ）は前記主ソ−ス電極部分（２ａ）を前記ソ−スパッド部分（２ｂ）に電気的に接続するように配置され、
前記ドレイン連結部分（３ｃ）は前記主ドレイン電極部分（３ａ）を前記ドレインパッド部分（３ｂ）に電気的に接続するように配置され、
前記ゲ−ト連結部分（４ｃ）は前記主ゲ−ト電極部分（４ａ）を前記ゲ−トパッド部分（４ｂ）に電気的に接続するように配置されていることを特徴とする電界効果型半導体装置。 - 前記主半導体領域は、更に前記電子供給層（９）の上に配置されたソ−スコンタクト層（１１ａ）とドレインコンタクト層（１１ｂ）とを有し、前記主ソ−ス電極部分（２ａ）及びソ−スパッド部分（２ｂ）は前記ソ−スコンタクト層（１１ａ）上に配置され、前記主ドレイン電極部分（３ａ）及びドレインパッド部分（３ｂ）は前記ドレインコンタクト層（１１ｂ）の上に配置され、前記主ゲ−ト電極部分（４ａ）は前記電子供給層（９）の上に配置されていることを特徴とする請求項１記載の電界効果型半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24178599A JP4009804B2 (ja) | 1999-08-27 | 1999-08-27 | 電界効果型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24178599A JP4009804B2 (ja) | 1999-08-27 | 1999-08-27 | 電界効果型半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068482A JP2001068482A (ja) | 2001-03-16 |
| JP4009804B2 true JP4009804B2 (ja) | 2007-11-21 |
Family
ID=17079493
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24178599A Expired - Fee Related JP4009804B2 (ja) | 1999-08-27 | 1999-08-27 | 電界効果型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4009804B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159157A (ja) | 2003-11-27 | 2005-06-16 | Renesas Technology Corp | 半導体装置 |
-
1999
- 1999-08-27 JP JP24178599A patent/JP4009804B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001068482A (ja) | 2001-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10950524B2 (en) | Heterojunction semiconductor device for reducing parasitic capacitance | |
| JP5300238B2 (ja) | 窒化物半導体装置 | |
| US8569843B2 (en) | Semiconductor device | |
| TWI475690B (zh) | 多閘半導體裝置 | |
| WO2011064955A1 (ja) | 双方向スイッチ | |
| US10833185B2 (en) | Heterojunction semiconductor device having source and drain pads with improved current crowding | |
| US10672878B2 (en) | Silicon carbide semiconductor device | |
| JP3203858B2 (ja) | 高耐圧ｍｉｓ電界効果トランジスタ | |
| CN110634825A (zh) | 半导体装置 | |
| TWI293510B (en) | Field-plate mesfet | |
| TWI287825B (en) | Semiconductor device | |
| US10672876B2 (en) | Field-effect transistor having a bypass electrode connected to the gate electrode connection section | |
| JPH08181308A (ja) | 絶縁ゲート半導体装置 | |
| US8866231B2 (en) | Nitride semiconductor device | |
| JP4009804B2 (ja) | 電界効果型半導体装置 | |
| US10256232B2 (en) | Semiconductor device including a switching element and a sense diode | |
| US8384137B2 (en) | Semiconductor device | |
| JP2000340580A (ja) | 半導体装置 | |
| US10811529B2 (en) | Transistor device with gate resistor | |
| JP2000332234A (ja) | 半導体装置 | |
| US20230215944A1 (en) | Semiconductor device | |
| US20230361179A1 (en) | Nitride semiconductor device | |
| TWI660506B (zh) | 半導體裝置 | |
| US10978586B2 (en) | Switching device | |
| WO2023032653A1 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040917 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061229 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070518 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070821 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110914 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120914 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |