CN106558606A - 一种具有多重栅极结构的晶体管及其制备方法 - Google Patents
一种具有多重栅极结构的晶体管及其制备方法 Download PDFInfo
- Publication number
- CN106558606A CN106558606A CN201510622398.7A CN201510622398A CN106558606A CN 106558606 A CN106558606 A CN 106558606A CN 201510622398 A CN201510622398 A CN 201510622398A CN 106558606 A CN106558606 A CN 106558606A
- Authority
- CN
- China
- Prior art keywords
- grid
- layer
- electrode
- sub
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 12
- 239000010410 layer Substances 0.000 claims abstract description 108
- 230000004888 barrier function Effects 0.000 claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 12
- 238000005036 potential barrier Methods 0.000 claims abstract description 11
- 229910002704 AlGaN Inorganic materials 0.000 claims abstract description 8
- 239000011229 interlayer Substances 0.000 claims abstract description 3
- 238000002161 passivation Methods 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 229910052751 metal Inorganic materials 0.000 claims description 13
- 239000002184 metal Substances 0.000 claims description 13
- 230000008719 thickening Effects 0.000 claims description 9
- 229910052719 titanium Inorganic materials 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- 229910052737 gold Inorganic materials 0.000 claims description 8
- 230000008020 evaporation Effects 0.000 claims description 7
- 238000001704 evaporation Methods 0.000 claims description 7
- 238000009413 insulation Methods 0.000 claims description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 6
- 229910052799 carbon Inorganic materials 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052804 chromium Inorganic materials 0.000 claims description 5
- 238000007747 plating Methods 0.000 claims description 5
- 238000000137 annealing Methods 0.000 claims description 4
- 229910052750 molybdenum Inorganic materials 0.000 claims description 4
- 229910052759 nickel Inorganic materials 0.000 claims description 4
- 229910052721 tungsten Inorganic materials 0.000 claims description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- 229910052697 platinum Inorganic materials 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 238000005566 electron beam evaporation Methods 0.000 claims description 2
- 230000005684 electric field Effects 0.000 abstract description 6
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 11
- 229910002601 GaN Inorganic materials 0.000 description 10
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 229910052681 coesite Inorganic materials 0.000 description 2
- 239000012141 concentrate Substances 0.000 description 2
- 229910052906 cristobalite Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 229910052682 stishovite Inorganic materials 0.000 description 2
- 229910052905 tridymite Inorganic materials 0.000 description 2
- 238000000539 two dimensional gel electrophoresis Methods 0.000 description 2
- 230000005533 two-dimensional electron gas Effects 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000001603 reducing effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/432—Heterojunction gate for field effect devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66431—Unipolar field-effect transistors with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
本发明公开了一种具有多重栅极结构的晶体管，包括由下至上依次层叠的衬底、缓冲层、GaN形成的沟道层及AlGaN或InAlGaN形成的势垒层，势垒层上设置有源极、漏极及位于两者之间的若干子栅极，该些子栅极由源极向漏极方向分立间隔排布以形成多重栅极结构，各子栅极包括由p型Al1-xGaxN或p型In1-y-zGayAlzN形成的栅极接触层，其中0≤x≤1，0≤y≤1，0≤z≤1，且栅极接触层与势垒层间形成接触面。相较于传统单一栅极的结构，上述多重栅极可以有效的分散电场，从而抑制栅极旁产生的强电场导致的崩压现象。本发明还提供了上述晶体管的制备方法。
Description
技术领域
本发明涉及半导体器件，特别是涉及一种具有多重栅极结构的晶体管及其制备方法。
背景技术
场效应晶体管是利用控制输入回路的电场效应来控制输出回路电流的一种半导体器件。由于氮化镓(GaN)材料具有好的散热性能、高的击穿电场、高的饱和速度，氮化镓场效应晶体管在大功率高频能量转换和高频微波通讯等方面有着远大的应用前景。习知的GaN基晶体管，是利用AlGaN/GaN的异质结构形成二维电子气层(2-DGE)，在源极和漏极之间通过改变栅极加压控制二维电子气的电子浓度，从而控制晶体管的工作状态。根据工作方式的不同，GaN基晶体管又分为增强型和耗尽型。
在目前的增强型氮化镓(GaN)晶体管中，不论是使用硅(Si)，碳化硅(SiC)或氮化镓(GaN)衬底，因其在高电流与高电压的状态下操作,如何抑制栅极旁因高电压产生的强电场导致的崩压现象是众多研究单位所研究的主题。目前常使用的解决方案为使用栅极与源极电场板,此类结构经过适当的金属电场板与介电层交错而成,一般使用钨(W),镍(Ni),钼(Mo)作为常被使用的接触金属而电场板金属则多为金(Au)，铝(Al)等，但其结构较为复杂,且需使用多层光罩,工艺复杂且可靠性较低。另一个作法则是使用P-GaN或P-AlGaN的Cap层，利用P-GaN或P-AlGaN使氮化镓组件之栅极与肖特基层为P-N接面，从而达到增强型的效果，也对栅极旁电场的降低有所帮助，但其降低效果有限，难以达到实际使用需求。
发明内容
本发明的目的在于克服现有技术之不足，提供一种具有多重栅极结构的晶体管及其制备方法。
本发明解决其技术问题所采用的技术方案是：一种具有多重栅极结构的晶体管，包括由下至上依次层叠的衬底、缓冲层、GaN形成的沟道层及AlGaN或InAlGaN形成的势垒层，势垒层上设置有源极及漏极；于势垒层上所述源极和漏极之间设置有若干子栅极，该些子栅极由所述源极向漏极方向分立间隔排布以形成多重栅极结构；各子栅极包括由p型Al1-xGaxN或p型In1-y-zGayAlzN形成的栅极接触层，其中0≤x≤1，0≤y≤1，0≤z≤1，且栅极接触层与势垒层间形成接触面。
优选的，该些子栅极于所述源极和漏极之间等距离间隔的平行排布。
优选的，由所述源极向所述漏极方向该些子栅极的长度依次递增。
优选的，该些子栅极的长度由0.1～5μm递增至0.5～10μm，且各子栅极依次比前一子栅极的长度增加10～100％。
优选的，还包括一设置于所述势垒层上方并至少覆盖所述源极、漏极和各子栅极部分表面的钝化层，所述钝化层是SiO2、SiN、Al2O3、Hf2O或绝缘类钻碳，其中所述绝缘类钻碳中，sp2键的含量小于20％。
优选的，所述源极、漏极和各子栅极顶端分别设置有加厚电极，所述加厚电极选自Ti/Au、Ti/Al、Ti/Pt/Au或Cr/Au的多金属层。
优选的，所述各子栅极于所述栅极接触层和相应的加厚电极之间还设置有接触电极层，所述接触电极层是Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层。
优选的，所述势垒层于所述栅极区域下凹形成若干与所述各子栅极一一对应的沟槽，所述各子栅极分别设置于所述沟槽上。
一种上述具有多重栅极结构的晶体管的制备方法包括以下步骤：
(1)于一衬底上依次形成缓冲层、沟道层、势垒层及p型Al1-xGaxN或p型In1-y-zGayAlzN化合物外延，其中0≤x≤1，0≤y≤1，0≤z≤1；
(2)定义栅极区域，蚀刻所述p型Al1-xGaxN或p型In1-y-zGayAlzN外延层以于栅极区域内形成若干分立间隔排布的栅极接触层；
(3)于势垒层表面上所述栅极区域两侧分别形成源极和漏极；
(4)于所述各栅极接触层顶端沉积接触电极层形成各子栅极；
(5)沉积一钝化层，所述钝化层覆盖于步骤(4)形成的结构上方；
(6)于所述源极、漏极和各子栅极顶端开窗镀上加厚电极。
优选的，步骤(3)具体包括以下子步骤：
通过电子束蒸镀的方法于所述势垒层表面的两个区域分别蒸镀上Ti/Al/Ni/Au多金属层，其中所述Ti/Al/Ni/Au的厚度分别是25/125/45/55nm；
于800-950℃下退火5-45秒形成欧姆接触，形成所述源极和漏极。
优选的，步骤(2)中，是通过干法蚀刻和/或湿式蚀刻的方式形成所述若干分立间隔排布的栅极接触层。
优选的，步骤(1)中，通过磁控溅镀、离子蒸镀、电弧离子蒸镀的方法形成所述p型Al1-xGaxN或p型In1-y-zGayAlzN化合物外延。
优选的，步骤(1)中，还包括于所述势垒层上蚀刻形成若干分立间隔的沟槽的步骤，所述p型Al1-xGaxN或p型In1-y-zGayAlzN外延层覆盖所述若干沟槽。
本发明的有益效果是：
1.以p型Al1-xGaxN或p型In1-y-zGayAlzN型作为栅极，与势垒层形成p-n接触面而提高势垒，进而提高阈值电压，实现增强型工作的目的，同时将单一栅极设计成由多个分立的子栅极间隔排列形成的多重栅极结构，多个子栅极并联后外接电路，使p-n结的空乏区得以延伸，电位线密集度因此下降，可以有效的分散电场，从而有效抑制栅极旁产生的强电场导致的崩压现象，亦使该增强型晶体管具有较佳的电流阻断能力。
2.由源极向漏极方向子栅极的长度依次递增后，可以有效将原本集中于栅极旁集中之电力线平均分散，使材料内部电场分布较为均匀，可承受较大的崩溃电压。
3.制程简单，无特殊工艺要求，可控性强，适于实际生产应用。
附图说明
图1为本发明第一实施例之结构示意图；
图2为本发明第二实施例之结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。
实施例1
参考图1，本实施例的晶体管100，由下至上依次层叠有衬底101、缓冲层102、沟道层103及势垒层104，势垒层104的上表面设置有源极105、漏极106及于两者之间分立间隔排布的若干子栅极107。在上述结构的上方覆盖有钝化层109，钝化层109于源极105、漏极106及各子栅极107上方分别设有开口，并在开口分别设置有加厚电极108a、108b及108c。
衬底101及缓冲层102是习知晶体管的材料及结构，沟道层103由GaN形成，势垒层104由AlGaN或InAlGaN形成。各子栅极107包括直接设于势垒层104上表面并由p型Al1-xGaxN或p型In1-y-zGayAlzN(其中0≤x≤1，0≤y≤1，0≤z≤1)形成的栅极接触层1071及设于栅极接触层1071顶端的接触电极层1072。AlGaN与p型Al1-xGaxN之间形成p-n接触面，其势垒较普通的肖特基接触(金属栅极/氮化铝镓)引起的势垒高，可以增加阈值电压。接触电极层1072具体可以是Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层。
多个分立间隔排布的子栅极107构成多重结构的栅极。具体的，这些子栅极107在源极105和漏极106之间等距离间隔的平行排布，且由源极105向漏极106方向其长度依次递增，每一子栅极比前一子栅极的长度增加10～100％，其长度由0.1～5μm递增至0.5～10μm。该多重栅极的结构使p-n结的空乏区得以延伸，电位线密集度因此下降，可以有效的分散电场，从而有效抑制栅极旁产生的强电场导致的崩压现象。作为示例，图1中仅显示出长度依次递增的3个子栅极107，其后的部分依此规律变化，为使图示清晰简略，以省略号替代，本领域技术人员应能明白其意义。
加厚电极108a、108b及108c分别设置于源极105、漏极106和各子栅极107的顶端，具体的，加厚电极选自Ti/Au、Ti/Al、Ti/Pt/Au或Cr/Au的多金属层。
钝化层109覆盖于势垒层104、源极105、漏极106及各子栅极107裸露的表面上以起到绝缘及保护的作用，具体可以是SiO2、SiN、Al2O3、Hf2O或绝缘类钻碳，其中所述绝缘类钻碳中，sp2键的含量小于20％。
制备晶体管100的方法，具体是：于衬底101上依次形成缓冲层102、沟道层103、势垒层104及p型Al1-xGaxN或p型In1-y-zGayAlzN化合物外延，p型Al1-xGaxN或p型In1-y-zGayAlzN化合物通过磁控溅镀、离子蒸镀、电弧离子蒸镀的方法沉积于势垒层104上方；定义出栅极区域，通过干式蚀刻或者湿法蚀刻的方式蚀刻p型Al1-xGaxN或p型In1-y-zGayAlzN外延层以于栅极区域内形成前述若干间隔分立且长度渐变的栅极接触层1071；使用电子束蒸镀机于主动区势垒层104表面栅极区域的两侧分别依次蒸镀上Ti/Al/Ni/Au多金属层，其中Ti/Al/Ni/Au各层的厚度分别是25/125/45/55nm，蒸镀后放入快速退火机，于800-950℃下退火5-45秒使金属与势垒层104之间形成欧姆接触，形成源极105和漏极106；于各栅极接触层1071顶端蒸镀接触电极层1072以形成各子栅极107；通过原子层沉积、溅射或等离子体增强化学气相沉积法沉积钝化层109以覆盖上述结构；在源极105、漏极106及各子栅极107顶端的钝化层109开窗并分别镀上加厚电极108a、108b及108c。
实施例2
参考图2，本实施例的晶体管200，由下至上依次层叠有衬底201、缓冲层202、沟道层203及势垒层204，势垒层204的上表面设置有源极205、漏极206，且于两者之间的区域设置有若干分立间隔排布且长度渐变的沟槽2041，各沟槽2041上分别设置有子栅极207以形成分立间隔排布的多重栅极结构。在上述结构的上方覆盖有钝化层209，钝化层209于源极205、漏极206及各子栅极207上方分别设有开口，并在开口分别设置有加厚电极208a、208b及208c。
衬底201、缓冲层202、沟道层203及势垒层204的材料及结构参考实施例1。其中势垒层204上表面的沟槽2041在源极205和漏极206之间等距离间隔的平行排布，且由源极205向漏极206方向长度依次递增，每一沟槽比前一沟槽的长度增加10～100％，其长度由0.1～5μm递增至0.5～10μm，各子栅极207一一对应的形成于沟槽2041内。各子栅极207均由栅极接触层2071和接触电极层2072组成，其结构及加厚电极208a、208b、208c及钝化层209结构参考实施例1，不加以赘述。势垒层204由于沟槽2041的设置，其于对应各子栅极207处的厚度变薄，通过设置合适的沟槽深度，降低了栅区2-DGE的浓度，进一步提高了阈值电压。
制备晶体管200的方法，具体是：于衬底201上依次形成缓冲层202、沟道层203及势垒层204，通过反应离子蚀刻(RIE)或感应耦合蚀刻(ICP)等干蚀刻的方法于势垒层204表面形成若干沟槽2041；于各沟槽2041上形成栅极接触层2071；余下步骤参考实施例1。
上述实施例仅用来进一步说明本发明的一种具有多重栅极结构的晶体管及其制备方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。
Claims (13)
1.一种具有多重栅极结构的晶体管，包括由下至上依次层叠的衬底、缓冲层、GaN形成的沟道层及AlGaN或InAlGaN形成的势垒层，势垒层上设置有源极及漏极，其特征在于：于势垒层上所述源极和漏极之间设置有若干子栅极，该些子栅极由所述源极向漏极方向分立间隔排布以形成多重栅极结构；各子栅极包括由p型Al1-xGaxN或p型In1-y-zGayAlzN形成的栅极接触层，其中0≤x≤1，0≤y≤1，0≤z≤1，且栅极接触层与势垒层间形成接触面。
2.根据权利要求1所述的具有多重栅极结构的晶体管，其特征在于：该些子栅极于所述源极和漏极之间等距离间隔的平行排布。
3.根据权利要求1或2所述的具有多重栅极结构的晶体管，其特征在于：由所述源极向所述漏极方向该些子栅极的长度依次递增。
4.根据权利要求3所述的具有多重栅极结构的晶体管，其特征在于：该些子栅极的长度由0.1～5μm递增至0.5～10μm，且各子栅极依次比前一子栅极的长度增加10～100％。
5.根据权利要求1所述的具有多重栅极结构的晶体管，其特征在于：还包括一设置于所述势垒层上方并至少覆盖所述源极、漏极和各子栅极部分表面的钝化层，所述钝化层是SiO2、SiN、Al2O3、Hf2O或绝缘类钻碳，其中所述绝缘类钻碳中，sp2键的含量小于20％。
6.根据权利要求1所述的具有多重栅极结构的晶体管，其特征在于：所述源极、漏极和各子栅极顶端分别设置有加厚电极，所述加厚电极选自Ti/Au、Ti/Al、Ti/Pt/Au或Cr/Au的多金属层。
7.根据权利要求6所述的具有多重栅极结构的晶体管，其特征在于：所述各子栅极于所述栅极接触层和相应的加厚电极之间还设置有接触电极层，所述接触电极层是Ti、Ni、Cu、Al、Pt、W、Mo、Cr、Au或上述金属的组合层。
8.根据权利要求1所述的具有多重栅极结构的晶体管，其特征在于：所述势垒层于所述栅极区域下凹形成若干与所述各子栅极一一对应的沟槽，所述各子栅极分别设置于所述沟槽上。
9.一种如权利要求1～8任一项所述的具有多重栅极结构的晶体管的制备方法，其特征在于包括以下步骤：
(1)于一衬底上依次形成缓冲层、沟道层、势垒层及p型Al1-xGaxN或p型In1-y-zGayAlzN化合物外延，其中0≤x≤1，0≤y≤1，0≤z≤1；
(2)定义栅极区域，蚀刻所述p型Al1-xGaxN或p型In1-y-zGayAlzN外延层以于栅极区域内形成若干分立间隔排布的栅极接触层；
(3)于势垒层表面上所述栅极区域两侧分别形成源极和漏极；
(4)于所述各栅极接触层顶端沉积接触电极层形成各子栅极；
(5)沉积一钝化层，所述钝化层覆盖于步骤(4)形成的结构上方；
(6)于所述源极、漏极和各子栅极顶端开窗镀上加厚电极。
10.根据权利要求9所述的制备方法，其特征在于：步骤(3)具体包括以下子步骤：
通过电子束蒸镀的方法于所述势垒层表面的两个区域分别蒸镀上Ti/Al/Ni/Au多金属层，其中所述Ti/Al/Ni/Au的厚度分别是25/125/45/55nm；
于800-950℃下退火5-45秒形成欧姆接触，形成所述源极和漏极。
11.根据权利要求9所述的制备方法，其特征在于：步骤(2)中，是通过干法蚀刻和/或湿式蚀刻的方式形成所述若干分立间隔排布的栅极接触层。
12.根据权利要求9所述的制备方法，其特征在于：步骤(1)中，通过磁控溅镀、离子蒸镀、电弧离子蒸镀的方法形成所述p型Al1-xGaxN或p型In1-y-zGayAlzN化合物外延。
13.根据权利要求9所述的制备方法，其特征在于：步骤(1)中，还包括于所述势垒层上蚀刻形成若干分立间隔的沟槽的步骤，所述p型Al1-xGaxN或p型In1-y-zGayAlzN外延层覆盖所述若干沟槽。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510622398.7A CN106558606B (zh) | 2015-09-25 | 2015-09-25 | 一种具有多重栅极结构的晶体管及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510622398.7A CN106558606B (zh) | 2015-09-25 | 2015-09-25 | 一种具有多重栅极结构的晶体管及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106558606A true CN106558606A (zh) | 2017-04-05 |
| CN106558606B CN106558606B (zh) | 2023-04-14 |
Family
ID=58414496
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510622398.7A Active CN106558606B (zh) | 2015-09-25 | 2015-09-25 | 一种具有多重栅极结构的晶体管及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106558606B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
| TWI770134B (zh) * | 2017-04-21 | 2022-07-11 | 日商瑞薩電子股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102612753A (zh) * | 2009-11-30 | 2012-07-25 | 松下电器产业株式会社 | 双向开关 |
| CN103681657A (zh) * | 2012-09-24 | 2014-03-26 | 美国亚德诺半导体公司 | 异质结化合物半导体保护夹及其形成方法 |
| CN104269434A (zh) * | 2014-09-19 | 2015-01-07 | 苏州捷芯威半导体有限公司 | 一种高电子迁移率晶体管 |
| US20150162424A1 (en) * | 2013-12-06 | 2015-06-11 | International Re'ctifier Corporation | Dual-Gated Group III-V Merged Transistor |
-
2015
- 2015-09-25 CN CN201510622398.7A patent/CN106558606B/zh active Active
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102612753A (zh) * | 2009-11-30 | 2012-07-25 | 松下电器产业株式会社 | 双向开关 |
| CN103681657A (zh) * | 2012-09-24 | 2014-03-26 | 美国亚德诺半导体公司 | 异质结化合物半导体保护夹及其形成方法 |
| US20150162424A1 (en) * | 2013-12-06 | 2015-06-11 | International Re'ctifier Corporation | Dual-Gated Group III-V Merged Transistor |
| CN104269434A (zh) * | 2014-09-19 | 2015-01-07 | 苏州捷芯威半导体有限公司 | 一种高电子迁移率晶体管 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI770134B (zh) * | 2017-04-21 | 2022-07-11 | 日商瑞薩電子股份有限公司 | 半導體裝置及半導體裝置之製造方法 |
| CN113035938A (zh) * | 2021-03-12 | 2021-06-25 | 浙江集迈科微电子有限公司 | 多栅GaN器件及制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106558606B (zh) | 2023-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110034186B (zh) | 基于复合势垒层结构的iii族氮化物增强型hemt及其制作方法 | |
| CN102130158B (zh) | 阶梯型凹槽栅高电子迁移率晶体管 | |
| CN104465748B (zh) | 一种GaN基增强型HEMT器件及其制备方法 | |
| CN106024880B (zh) | 一种图形化栅结构的微波晶体管及其制备方法 | |
| CN108028273A (zh) | 半导体装置和制造半导体装置的方法 | |
| CN102856374B (zh) | 一种GaN增强型MIS-HFET器件及其制备方法 | |
| CN102386223A (zh) | GaN高阈值电压增强型MOSHFET器件及制备方法 | |
| CN104701364B (zh) | 一种氮化镓基场效应晶体管及其制备方法 | |
| CN112420850B (zh) | 一种半导体器件及其制备方法 | |
| CN106549038A (zh) | 一种垂直结构的氮化镓异质结hemt | |
| CN104332504A (zh) | 一种GaN基异质结肖特基二极管器件及其制作方法 | |
| CN112635545B (zh) | 具有不对称栅介质层的增强型GaN基MIS-HEMT及其制备方法 | |
| CN104638010A (zh) | 一种横向导通的GaN常关型MISFET器件及其制作方法 | |
| CN105470294A (zh) | 一种垂直型氮化镓功率开关器件及其制备方法 | |
| CN111081763B (zh) | 一种场板下方具有蜂窝凹槽势垒层结构的常关型hemt器件及其制备方法 | |
| CN106206309A (zh) | 二次外延p型氮化物实现增强型hemt的方法及增强型hemt | |
| CN112018176A (zh) | 一种半导体器件及其制造方法 | |
| CN113178480B (zh) | 具有栅漏复合阶梯场板结构的增强型hemt射频器件及其制备方法 | |
| CN104681620A (zh) | 一种纵向导通的GaN常关型MISFET器件及其制作方法 | |
| CN104393045B (zh) | 一种新型GaN基增强型HEMT器件及其制备方法 | |
| CN111477678B (zh) | 一种基于叉指结构的横向肖特基二极管及其制备方法 | |
| CN106558606A (zh) | 一种具有多重栅极结构的晶体管及其制备方法 | |
| CN104701363B (zh) | 一种基于增强型栅极结构的晶体管及其制备方法 | |
| CN205231071U (zh) | 一种垂直型氮化镓功率开关器件 | |
| CN106449406B (zh) | 一种垂直结构GaN基增强型场效应晶体管及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20230301 Address after: 410000 No. 399, Changxing Road, high tech Development Zone, Changsha, Hunan Province Applicant after: Hunan San'an Semiconductor Co.,Ltd. Address before: No.753-799 Min'an Avenue, Hongtang Town, Tong'an District, Xiamen City, Fujian Province, 361000 Applicant before: XIAMEN SANAN INTEGRATED CIRCUIT Co.,Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |