CN103681657A - 异质结化合物半导体保护夹及其形成方法 - Google Patents

异质结化合物半导体保护夹及其形成方法 Download PDF

Info

Publication number
CN103681657A
CN103681657A CN201310436506.2A CN201310436506A CN103681657A CN 103681657 A CN103681657 A CN 103681657A CN 201310436506 A CN201310436506 A CN 201310436506A CN 103681657 A CN103681657 A CN 103681657A
Authority
CN
China
Prior art keywords
grid
terminal
pattern
drain
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201310436506.2A
Other languages
English (en)
Other versions
CN103681657B (zh
Inventor
S·帕萨萨拉希
J·A·塞尔瑟多
张书云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN103681657A publication Critical patent/CN103681657A/zh
Application granted granted Critical
Publication of CN103681657B publication Critical patent/CN103681657B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本公开涉及异质结化合物半导体保护夹及其形成方法。保护夹被布置在第一终端与第二终端之间，并包括多栅高电子迁移率晶体管（HEMT）、限流电路以及正向触发控制电路。多栅HEMT包括漏极/源极、源极/漏极、第一耗尽模式（D-模式）栅极、第二D-模式栅极以及布置在第一和第二D-模式栅极之间的增强模式（E-模式）栅极。漏极/源极和第一D-模式栅极连接至第一终端，源极/漏极和第二D-模式栅极连接至第二终端。正向触发控制电路和限流电路分别耦接在E-模式栅极与第一和第二终端之间。正向触发控制电路在第一终端的电压比第二终端的电压高正向触发电压时向E-模式栅极提供激活电压。

Description

异质结化合物半导体保护夹及其形成方法
技术领域
本发明的实施例涉及电子系统，更具体地说，涉及用于化合物半导体电路（例如，砷化镓（GaAs）电路）的保护装置。
背景技术
电子电路可能暴露至瞬间电事件，或者暴露至具有相对短持续时间、相对较快的改变电压和高功率的电信号。例如，瞬间电事件可包括电荷从物体或人向电子电路的突然释放而引起的电释放/过度静电应力（ESD/EOS）事件。瞬间电事件可能由于相对于较小面积的IC的过压情况和/或高程度的功耗而损坏集成电路（IC）。高功耗可增大电路温度，并导致大量问题，例如结损坏、金属损坏和/或表面电荷累计。
对于某些砷化镓（GaAs）或其它化合物半导体电路（例如，包括射频（RF）功放、衰减器、增益模块、多电压电路、驱动器和/或开个）来说，可能很难提供瞬间电事件保护。举例来说，传统的ESD/EOS保护装置可能具有较大的寄生电容，寄生电容可能会不利地影响电路增益、线性和/或带宽，由此可能不适于保护电路。此外，ESD/EOS保护装置的性能可能受到相对低的热导率和/或与化合物半导体技术相关的电流处理能力的限制。从而，存在对用于为化合物半导体电路提供保护的改进的装置和电路的需求。
发明内容
在一个实施例中，一种设备包括有多栅高电子迁移率晶体管（HEMT）,多栅高电子迁移率晶体管（HEMT）包括漏极/源极、源极/漏极、第一耗尽模式（D-模式）栅极、第二D-模式栅极以及增强模式（E模式）栅极。E-模式栅极布置在第一和第二D-模式栅极之间。漏极/源极和第一D-模式栅极电连接至第一终端，而且其中源极/漏极和第二D-模式栅极电连接至第二终端。限流电路电连接在E-模式栅极和第二终端之间。设备还包括有电连接在第一终端和E-模式栅极之间的正向触发控制电路，正向触发控制电路被配置成在第一终端的电压比第二终端的电压大正向触发电压时传导触发电流。触发电流被配置成开启E-模式栅极以便在第一终端和第二终端之间提供正向传导路径。
在另一个实施例中，设备包括有衬底、布置在衬底上的异质结结构、布置在异质结结构上的电连接至第一终端的漏极/源极区域、布置在异质结结构上的电连接至第二终端的源极/漏极区域、布置在异质结结构上的处于漏极/源极区域和源极/漏极区域之间的E-模式栅极区域、布置在异质结结构上的处于漏极/源极区域和E-模式栅极区域之间的第一D-模式栅极区域、布置在异质结结构上的处于源极/漏极区域和E-模式栅极区域之间的第二D-模式栅极区域、电连接在E-模式栅极区域和第二终端之间的限流电路、以及电连接在第一终端和E-模式栅极区域之间的正向触发控制电路。第一D-模式栅极区域电连接至第一终端，并且第二D-模式栅极区域电连接至第二终端。
在另一个实施例中，提供了一种制作保护夹（protection clamp）的方法。该方法包括有在衬底上形成异质结结构，在异质结结构上形成漏极/源极区域，在异质结结构上形成源极/漏极区域在异质结结构上形成E-模式栅极区域，在异质结结构上形成第一D-模式栅极区域，在异质结结构上形成第二D-模式栅极区域，形成限流电路，以及形成正向触发控制电路。E-模式栅极区域处于漏极/源极区域和源极/漏极区域之间，并且第一D-模式栅极区域处于漏极/源极区域和E-模式栅极区域之间。此外，第二D-模式栅极区域处于源极/漏极区域和E-模式栅极区域之间。限流电路包括有与E-模式栅极区域电连接的第一终端以及与第二D-模式栅极区域和源极/漏极区域电连接的第二终端。正向触发控制电路包括有与E-模式栅极区域电连接的第一终端以及与第一D-模式栅极区域和漏极/源极区域电连接的第二终端。
附图说明
图1是异质结保护夹的一个实施例的电路图。
图2是根据一个实施例的实现了图1的异质结保护夹的化合物半导体保护装置的截面图。
图3是图1的质结保护夹的一个示例的电压电流对比示意图
图4是根据一个实施例的实现了图1的多栅高电子迁移率晶体管（HEMT）的化合物半导体保护装置的平面图。
具体实施方式
以下对具体实施例的详细描述代表了本发明特定实施例的各种说明。但是，本发明可按照权利要求所限定和覆盖的多种不同方式来实现。在说明书中，对附图标记了参考标号，其中类似的参考标号表示相同或者功能类似的元素。
提供了异质结保护夹及其形成方法。在具体实施方式中，保护夹被布置在第一终端与第二终端之间，并包括多栅高电子迁移率晶体管（HEMT）、限流电路以及正向触发控制电路。多栅HEMT包括漏极/源极、源极/漏极、第一耗尽模式（D-模式）栅极、第二D-模式栅极以及布置在第一和第二D-模式栅极之间的增强模式（E-模式）栅极。多栅HEMT电耦接在第一和第二终端之间，其中漏极/源极和第一D-模式栅极耦接至第一终端，源极/漏极和第二D-模式栅极耦接至第二终端。此外，正向触发控制电路耦接在第一终端和E-模式栅极之间，限流电路耦接在第二终端和E-模式栅极之间。
当第一终端的电压比第二终端的电压大正向触发电压时，正向触发控制电路可传导触发电流。触发电流可启动或激活E-模式栅极以提供第一和第二终端之间的正向传导路径。对于相对较大的过压情况，触发电流的一部分可通过或流过限流电路并进一步增大E-模式栅极与源极/漏极之间的电压差，从而降低保护夹的导通电阻。正向传导路径包括穿过多栅HEMT的二维电子气（2DEG）区域或沟道的第一电流路径以及穿过与第一D-模式栅极相关的金属半导体或肖特基二极管结构的第二电流路径。在第二终端的电压比第一终端的电压高反向触发电压时，保护夹还可通过提供反向传导路径来提供针对电压不足事件的保护，在具体实施方式中，反向触发电压可以大致等于E-模式栅极的阈值电压。
图1是保护电路或异质结保护夹10的一个实施例的电路图。保护电路10包括正向触发控制电路5、限流电路6和多栅高电子迁移率晶体管（HEMT）9。多栅HEMT9包括有漏极/源极区域7、源极/漏极区域8、第一耗尽模式（D-模式）栅极1、第二D-模式栅极2以及增强模式（E-模式）栅极3。E-模式栅极3位于第一D-模式栅极1和第二D-模式栅极2之间。如图1所示，保护电路10电连接在第一终端N1和第二终端N2之间。
漏极/源极7和第一D-模式栅极1电连接至第一终端N1，源极/漏极8和第二D-模式栅极2电连接至第二终端N2。正向触发控制电路5电连接在第一终端N1和E-模式栅极3之间。限流电路6电连接在第二终端N2和E-模式栅极3之间。
多栅HEMT9可双向操作，并且漏极/源极7和源极/漏极8作为漏极或源极的操作可取决于第一和第二终端N1、N2的电压情况。例如，当第一终端N1的电压大于第二终端N2的电压时，多栅HEMT9的漏极/源极7作为漏极，而多栅HEMT9的源极/漏极8作为源极。相反，当第一终端N1的电压小于第二终端N2的电压时，多栅HEMT9的漏极/源极7作为源极，多栅HEMT9的源极/漏极8作为漏极。
第一和第二D-模式栅极1、2为耗尽模式或正常导通栅极，其阈值电压小于或者等于大约0V。相反，E-模式栅极3为增强模式或正常截止栅极，其阈值电压大于大约0V。在一个实施例中，第一和第二D-模式栅极1、2具有大约-1.0V至大约-2.0的范围内的阈值电压，并且E-模式栅极3具有大约0.3V至大约0.5V的范围内的阈值电压。
第一和第二D-模式栅极1、2分别耦接至漏极/源极区域7和源极/漏极区域8。由于第一和第二D-模式栅极1、2是正常导通或耗尽模式的结构，在该配置中连接第一和第二D-模式栅极1、2可用来将第一D-模式栅极1和E-模式栅极3之间的沟道的第一部分偏置成大约等于第一终端N1的电压，并且将第二D-模式栅极2和E-模式栅极3之间的沟道的第二部分偏置成大约等于第二终端N2的电压。
多栅HEMT9可以是任何合适的高电子迁移率晶体管，例如砷化镓（GaAs）、磷化铟（InP）或氮化镓（GaN）HEMT。本领域技术人员将理解到，HEMT还可以指的是调制掺杂场效应晶体管（MODFET）或异质结场效应晶体管（HFET）。在一个实施例中，多栅HEMT9是假立方晶形高电子迁移率晶体管（pHEMT）。
第一和第二终端N1、N2可在正常的电路操作条件期间在定义的电压范围内操作。例如，在具体实施方式中，正常的电路操作条件可与大约5V和大约10V之间的第一终端N1和第二终端N2之间的电压差相关。然而，本领域普通技术人员可以容易地确定其它适当的操作电压条件。
在一个实施例中，第一终端N1连接至IC的信号焊盘，第二终端N2连接至低电位或接地电源。然而，其它实施方式也是可行的，例如其中第一和第二终端N1、N2分别连接至高电位和低电位供电的配置。
限流电路6可操作来限制或阻止电流。在具体实施方式中，限流电路6包括有电阻器和/或配置成限制电流流经限流电路6的一个或多个其它阻抗元件。在没有来自正向触发控制电路5的触发电流的情况下，限流电路6可根据第二终端N2的电压来偏置E-模式栅极3。例如，在一个实施例中，限流电路6将E-模式栅极3偏置成大约等于第二终端N2的电压的电压。
正向触发控制电路5在第一终端N1和第二终端N2之间的电压差小于正向触发控制电路5的正向触发电压时可在高阻抗状态下操作。然而，当第一终端N1和第二终端N2之间的电压差大于正向触发电压，正向触发控制电路5可转换至低阻抗状态并传导触发电流。正向触发控制电路5可以是任意合适的电路，例如，包括串行连接以实现期望的正向触发电压的一个或多个二极管。然而，也可采用正向触发控制电路5的其它实施方式。例如，正向触发控制电路5可以是任意合适的电路，其在装置上的电压小于正向触发电压时提供高阻抗，并且在装置上的电压大于或等于正向触发电压时提供低阻抗。
正向触发电压可被选择来实现保护电路10的期望的正向激活电压。在一个实施例中，正向触发电压被选择为处于大约5V至大约10V的范围内。然而，本领域普通技术人员将很容易地构想出其它电压，例如取决于系统和/或工艺约束的电压。
在第一和第二终端N1、N2之间的正常的操作电压条件期间，保护电路10可处于关闭或高阻抗状态，其中阻挡了电流在第一和第二终端N1、N2之间的流动。保护电路的高阻抗状态可与传导相对少量的电流的正向触发控制电路5以及根据第二终端N2的电压来偏置E-模式栅极3从而使E-模式栅极3截止的限流电路6相关。因此，保护电路10针对正常的操作电压条件在低泄漏/高阻抗状态下操作。
此外，保护电路10可用来针对瞬间电事件保护与第一和/或第二终端N1、N2相连的电路，例如，由于用户接触而造成的或者由于制造商在定义的应力条件下测试IC稳健性而产生的过压和/或电压不足事件。
例如，保护电路10可响应于相对于第二终端N2的电压增大第一终端N1的电压的过压事件，提供第一和第二终端N1、N2之间的低阻抗正向传导路径。具体地说，正向触发控制电路5在第一终端N1的电压比第二终端N2的电压高前正向触发控制电路5向触发电压时，可传导触发电流。触发电流可增大E-模式栅极3的电压，并且在E-模式栅极3和源极/漏极8之间的电压差大于E-模式栅极3的阈值电压时正向传导路径可导通。随着正应力电压或过压继续增大，触发电流的一部分可流经限流电路6，这就可能进一步增大E-模式栅极3和源极/漏极8之间的电压差并降低保护电路的导通电阻。
当多栅HEMT9导通时，在第一和第二终端N1、N2之间提供了低阻抗正向传导路径。正向传导路径包括从第一终端N1经过漏极/源极7和多栅HEMT9的沟道至第二终端N2的第一电流路径。此外，在足够高的栅极电压下，与第一D-模式栅极1相关的肖特基（肖特基）二极管结构或金属半导体结可变成正向偏置并提供第一和第二终端N1、N2之间的第二电流路径。第二电流路径降低了保护电路的导通电阻，这就可能针对给定保护电流来降低保护装置的尺寸和寄生电容。
保护电路10还被配置成响应于相对于第一终端N1的电压增大第二终端N2的电压的电压不足事件提供反向传导。例如，随着第二终端N2的电压相对于第一终端N1的电压增大，多栅HEMT9可在反向触发电压下导通，反向触发电压大约等于E-模式栅极3的阈值电压。反向传导路径包括从第二终端N2经由源极/漏极8和多栅HEMT9的沟道到达第一终端N1的第一电流路径。此外，当第二终端N2的电压足够高时，与第二D-模式栅极2的栅极相关的肖特基二极管结构可变成正向偏置并提供第一和第二终端N1、N2之间的第二电流路径。
保护电路10可具有与传统保护电路相比低的寄生电容。例如，多栅HEMT9可利用多个电流路径来操作，由此可以具有与传统保护结构相比更高的单位面积电导率。此外，保护电路10可提供针对过压和电压不足事件两者的保护，由此与为过压和电压不足保护使用单独的电路的保护方案相比，可具有降低的总电容。
虽然多栅HEMT9被示例为包括三个栅极，多栅HEMT9可修改为包括额外的栅极。例如，在一个实施例中，多栅HEMT9包括有位于第一和第二D-模式栅极1、2之间的一个或多个额外的栅极。
图2是根据一个实施例的实现了图1的异质结保护夹10的化合物半导体保护装置20的截面图。保护装置20包括有砷化镓（GaAs）衬底21、异质结结构22、漏极/源极区域26、源极/漏极区域27、第一D-模式栅极区域35a、第二D-模式栅极区域35b、E-模式栅极区域36、背侧导体39、正向触发控制电路45、限流电路46、第一终端N1以及第二终端N2。
异质结结构22包括布置在GaAs衬底21上的铟砷化镓（InGaAs）层23、布置在InGaAs层23上的隔离物层24以及布置在隔离物层24上的n型砷化铝镓（n-AlGaAs）层25。漏极/源极区域26被布置在异质结结构22上并包括有第一n型GaAs区域30a、布置在第一n型GaAs区域30a上的第一高掺杂n型GaAs区域31a以及布置在第一高掺杂n型GaAs区域31a上的第一接触区域32a。此外，源极/漏极区域27被布置在与漏极/源极区域26邻接的异质结结构22上，并包括有第二n型GaAs区域30b、布置在第二n型GaAs区域30b上的第二高掺杂n型GaAs区域31b以及布置在第二高掺杂n型GaAs区域31b上的第二接触区域32b。在所示的配置中，第一和第二高掺杂n型GaAs区域31a，31b具有比第一和第二掺杂的n型GaAs区域30a，30b更高的掺杂浓度。
E-模式栅极区域36被布置在漏极/源极区域26和源极/漏极区域27之间的异质结结构22上。此外，第一D-模式栅极区域35a被布置在E-模式栅极区域36和漏极/源极区域26之间的异质结结构22上。而且，第二D-模式栅极区域35b被布置在E-模式栅极区域36和源极/漏极区域27之间的异质结结构22上。在具体实施方式中，第一和第二D-模式栅极区域35a、35b和E-模式栅极区域36包括金属。例如，在一个实施例示例中，第一和第二D-模式栅极区域35a、35b和E-模式栅极区域36包括镍（Ni）、金（Au）、钛（Ti）或铂（Pt）中的至少一种。技术人员将理解的是，与HEMT的栅极相关的金属半导体结可作为肖特基二极管结构。
GaAs衬底21可以是具有相对低的掺杂浓度的本征衬底。在具体实施方式中，GaAs衬底21可具有相对薄的衬底厚度，例如大约0.5μm至大约1μm的范围内的厚度。将GaAs衬底21配置成相对较薄有助于形成穿过晶圆的通孔（TWV），其可用来将在GaAs衬底21上制造的电路连接至背侧导体39。虽然已经描述了具体的掺杂浓度和厚度，但是本领域普通技术人员将很容易确定其它适当的值。
异质结结构22、漏极/源极区域26、源极/漏极区域27、第一D-模式栅极区域35a、第二D-模式栅极区域35b和E-模式栅极区域36操作作为一个多栅HEMT。例如，技术人员将理解的是，电子从n-AlGaAs层25扩散至InGaAs层23中，可造成在InGaAs层23内形成二维电子气（2DEG）区域或沟道。通过控制第一D-模式栅极区域35a、第二D-模式栅极区域35b和E-模式栅极区域36的栅极电压，可以改变或者变化2DEG区域的导电性。
在一个实施例中，n-AlGaAs层25具有大约300nm至大约500nm的范围内的厚度，以及大约1×1018原子/cm3至大约9×1018原子/cm3的范围内的掺杂浓度。InGaAs层23可被配置成具有相对较低的掺杂浓度以便通过减少电子和掺杂杂质之间的碰撞来提高电子迁移率。例如，在一个实施例中，InGaAs层23具有大约5nm至大约15nm的范围内的厚度，以及小于大约1×1018原子/cm3的掺杂浓度。隔离物层24可有助于减少InGaAs层23与n-AlGaAs层25的界面之间的与各层的不同晶格常数相关的界面陷阱或缺陷。在一个实施例中，隔离物层24包括有AlGaAs的层，厚度为大约3nm至大约6nm。在具体实施方式中，可利用外延生长工艺来形成异质结结构22的一个或多个层。虽然已经描述了具体的掺杂浓度和厚度，但是本领域普通技术人员将很容易确定其它适当的值。
背侧导体39被布置成在GaAs衬底21与异质结结构22相对的侧邻接GaAs衬底21。可利用低电平或接地电源来对背侧导体39进行电偏置，GaAs衬底21中形成的TWV可用来提供电路和接地电源之间的电连接。例如，在一个实施例中，第二终端N2利用一个或多个TWV电连接至背侧导体39。在具体实施方式中，背侧导体39包括金（Au）或铜（Cu）中的至少一种。虽然背侧导体39被图示为单层，但是背侧导体39可包括多个子层，例如，包括种子和/或遮挡子层。
漏极/源极区域26和第一D-模式栅极区域35a电连接至第一终端N1，源极/漏极区域27和第二D-模式栅极区域35b电连接至第二终端N2。此外，正向触发控制电路45电连接在第一终端N1和E-模式栅极区域36之间，限流电路46电连接在E-模式栅极区域36和第二终端N2之间。
图示的正向触发控制电路45包括反向击穿二极管47和二极管48。例如，反向击穿二极管47包括电连接至第一终端N1的负极，二极管48包括电连接至E-模式栅极区域36的负极和电连接至反向击穿二极管47的正极的正极。
反向击穿二极管47可用来提供相对较大的参考击穿电压，从而利用相对较高的正向阻挡电压配置了保护装置。在具体实施方式中，反向击穿二极管47可以是齐纳二极管或配置成模拟齐纳二极管或类似于齐纳二极管操作的另一基于二极管的结构。例如，在一些实施方式中，反向击穿二极管47可包括反向偏置二极管，其被掺杂或配置成提供期望的电流处理能力和/或反向击穿参考电压。然而，其它配置也是可行的，包括其中反向击穿二极管47包括布置成提供期望反向击穿参考电压的一系列正向偏置肖特基二极管的组合的实施方式。利用结二极管和/或肖特基二极管有助于提供定制的及可控的反向击穿参考电压，即使保护装置是在其中不容易获得齐纳二极管的相对低成本的工艺中制造出来的。
虽然正向触发控制电路45图示了适当的正向触发控制电路的一种实施方式，但是其它实施方式也是可行的。例如，在利用相对低的正向触发电压的一种实施方式中，省略反向击穿二极管47和二极管55，利用串行连接的一个或多个正向偏置二极管来提供具有期望值的正向触发电压。
限流电路46包括电连接在E-模式栅极区域36和第二终端N2之间的限流电阻器49。在一个实施例中，限流电阻器49具有被选择成大约5kΩ至大约50kΩ的范围内的电阻。然而，本领域普通技术人员将很容易地确定其它适当的电阻值。此外，虽然已经在图2中图示了限流电路46的一种实施方式，但是其它实施方式也是可行的，例如，包括其中利用有源器件实现限流电路46的配置和/或其中省略电阻器49或电阻器49与其它限流元件组合使用的配置。
保护装置20可被用来针对在第一和第二终端N1，N2之间接收的过压和/或电压不足事件提供保护。例如，响应于过压情况，正向触发控制电路45可在第一终端N1的电压比第二终端N2的电压高出正向触发控制电路45的正向触发电压时传导触发电流。触发电流可增大E-模式栅极区域36的电压，并在E-模式栅极区域36和源极/漏极区域27之间的电压差大于大约E-模式栅极区域36的阈值电压时提供第一和第二终端N1、N2之间的正向传导路径。此外，触发电流的一部分可流过限流电路46，这就增大了E-模式栅极区域36和源极/漏极区域27之间的电压差，并降低了正向传导路径的电阻。
正向传导路径包括从第一终端N1经由漏极/源极区域26和InGaAs层23的2DEG区域到达第二终端N2的第一电流路径。此外，在足够高的栅极电压下，第一D-模式栅极区域35a和n-AlGaAs层25之间的肖特基二极管结构可变成正向偏置，并提供处于第一和第二终端N1、N2之间的经由n-AlGaAs层25的第二电流路径。
响应于第一和第二终端N1、N2之间的电压不足情况，在第二终端N2的电压达到足以激活E-模式栅极区域36的电压时，保护装置20可通过2DEG区域提供反向传导。此外，在足够高的电压下，第二D-模式栅极区域35b和n-AlGaAs层25之间的肖特基二极管结构可变成正向偏置，并提供第一和第二终端N1、N2之间的经由n-AlGaAs层25的附加电流路径。
虽然图2图示了保护装置的一种实施方式，但是其它配置也可使用。此外，虽然已经在GaAs工艺的情况下说明了保护装置，但是此处的指教可应用至其它化合物半导体技术，例如，包括氮化镓（GaN）和磷化铟（InP）技术。从而，在具体实施例中，GaAs衬底21、漏极/源极区域26、源极/漏极区域27、和/或异质结结构22可包括用于化合物半导体处理的其它材料。
图3是图1的异质结保护夹10的一个示例的电压电流对比图100。电压通过水平轴表示，电流通过垂直轴表示。图100图示了针对图1的异质结保护夹的配置的电流对电压的响应，其中正向触发电压已经被配置为大约12V，并且其中E-模式栅极阈值电压为大约0.3V。然而，正向触发电压和/或E-模式栅极阈值电压可被配置为其它值。如图3所示，异质结保护夹可提供过压以及电压不足两者的保护。
图4是根据一个实施例的实现了图1的多栅HEMT9的化合物半导体保护装置300的平面图。保护装置300包括有漏极/源极区域26、源极/漏极区域27、第一和第二D-模式栅极区域35a、35b、E-模式栅极区域36、第一下部金属（METAL1）区域301、第二METAL1区域302、第一上部金属（METAL2）区域303以及第二METAL2区域304。化合物半导体保护装置300被制造在衬底上，例如GaAs衬底，并可包括其它结构或特征（例如，异质结结构，接触区域，通孔，和/或其它金属区域）。技术人员将理解的是，出于简洁的目的，这些细节已经从图中省略。
漏极/源极区域26和源极/漏极区域27被布置成在列中彼此邻接，其中每个漏极/源极区域26布置在两个相邻的源极/漏极区域27之间。在图示配置中，漏极/源极区域26和源极/漏极区域27的每一个都具有宽度d1，在具体实施方式中例如可以处于大约50μm至大约1000μm的范围内。然而，本领域普通技术人员将容易构想出其它适当的区域宽度。虽然图6图示了采用三个漏极/源极区域26和四个源极/漏极区域27的配置，但是保护装置300可包括更多或更少的漏极/源极区域26和/或源极/漏极区域27。例如，在一个实施例中，漏极/源极区域26和源极/漏极区域27的总数被选择为处于大约2至大约24的范围内。
第一和第二D-模式栅极区域35a、35b和E-模式栅极区域36已经被实现为在漏极/源极区域26和源极/漏极区域27之间宛转或转折的迂回形的结构。如图4所示，E-模式栅极区域36具有宽度d2，第一和第二D-模式栅极区域35a、35b具有宽度d3。在一个实施例中，第一和第二D-模式栅极区域35a、35b的宽度d3被选择为比E-模式栅极区域36的宽度d2大大约2倍至大约5倍。然而，其它配置也是可行的。此外，虽然图4图示了其中D-模式栅极区域具有匹配宽度的配置，但是在其它实施方式中D-模式栅极宽度可以是不对称的。
第一METAL1区域301已经被配置为提供第一D-模式栅极区域35a的不同部分之间的电连接。例如，图示的第一D-模式栅极区域35a是迂回形的，并包括具有边缘部分的转折，并且第一METAL1区域301已经被用来电连接与器件的第一侧或左侧相关的边缘部分。按照这种方式连接第一METAL1区域301可降低第一D-模式栅极区域35a的电阻，从而有助于器件均匀地传导电流。在具体实施方式中，第一METAL2区域303被布置在并电连接至第一METAL1区域301的至少一部分上，从而进一步减低栅极电阻并促进均匀的电流传导。如图6所示，第一METAL1区域301的部分已经被配置成在第一D-模式栅极区域35a的转折之间延伸并电接触漏极/源极区域26。第一METAL1区域301和/或第一METAL2区域303可操作作为保护装置300的第一终端N1。
第二METAL1区域302已经被配置为提供与器件的第二侧或右侧相关的第二D-模式栅极区域35b的不同部分之间的电连接。此外，第二METAL1区域302的部分已经被配置成在第二D-模式栅极区域35b的转折之间延伸并电接触源极/漏极区域27。在具体实施方式中，第二METAL2区域304被布置在并电连接第二METAL1区域302的至少一部分上。第二METAL1区域302和/或第二METAL2区域304可操作作为保护装置300的第二终端N2。
保护装置300的其它细节可类似于之前参考图1-2描述的那样。虽然保护装置300图示了用于化合物半导体保护装置的适当布局的一种实施方式，但是也可以采用其它实施方式。
本文使用的诸如“上”、“下”、“上方”等之类的术语指的是附图所示定位的器件，并且应该进行相应的解释。还应该理解的是，由于半导体器件（例如晶体管）内的区域是通过利用不同杂质对半导体材料的不同部分进行掺杂或使杂质的浓度不同来进行定义的，所以不同区域之间的具体物理边界可能不会实际存在于完成的器件中，相反，区域可能从一个转换成另一个。附图所示的一些边界具有这样的类型，并且仅仅为了方便读者而被图示为突变结构。在上述实施例中，p型区域可包括p型半导体材料，例如硼，作为掺杂物。而且，n型区域可包括n型半导体材料，例如磷，作为掺杂物。技术人员将构想出上述区域中的掺杂物的各种浓度。
应用
采用上述保护方案的装置可实施在各种电子装置和接口应用中。电子装置的示例可包括但不限于消费电子产品、消费电子产品的部分、电子测试设备、高稳健性工业及汽车应用等。电子装置的示例还可包括光网或其它通信网络的电路。消费电子产品可包括但不限于移动电话、电话、电视机、计算机监视器、计算机、手持计算机、个人数字助理（PDA）、汽车、车辆引擎管理控制器、传输控制器、安全带控制器、防锁死刹车系统控制器、摄像录像机、相机、数码相机、编写存储芯片、清洗器、干燥器、清洗器/干燥器、复印机、传真机、扫描器、多功能外围设备等。而且，电子装置可包括未完工的产品，包括用于工业、医疗和汽车应用的产品。
前述说明以及权利要求可表示被“连接”或“耦接”在一起的元素或特征。就此处的使用而言，除非相反地明确说明，否则“连接”指的是一个元素/特征直接或间接连接至另一元素/特征，并且并非必须是机械的。类似地，除非相反地明确说明，否则“耦接”指的是一个元素/特征直接或间接耦接至另一元素/特征，并且并非必须是机械的。因此，虽然附图所示的各种方案描绘了元素和组件的示例配置，但是其它的插入元素、装置、特征或组件可出现在实际实施例中（假设所示电路的功能不会受到不利的影响）。虽然已经针对具体实施例描述了本发明，但是对于本领域普通技术人员而言显而易见的其它实施例，包括不提供前述所有特征和优势的实施例，也包含在本发明的范围内。而且，上述各种实施例可组合以提供进一步的实施例。而且，一个实施例中示出的具体特征也可并入其它实施例。从而，本发明的范围仅仅由所附权利要求所限定。

Claims (20)

1.一种设备，包括：
多栅高电子迁移率晶体管（HEMT），包括漏极/源极、源极/漏极、第一耗尽模式（D-模式）栅极、第二D-模式栅极以及增强模式（E-模式）栅极，其中E-模式栅极布置在第一和第二D-模式栅极之间，其中漏极/源极和第一D-模式栅极电连接至第一终端，而且其中源极/漏极和第二D-模式栅极电连接至第二终端;
电连接在E-模式栅极和第二终端之间的限流电路;以及
电连接在第一终端和E-模式栅极之间的正向触发控制电路，其中正向触发控制电路被配置成在第一终端的电压比第二终端的电压大正向触发电压时传导触发电流，其中触发电流被配置成开启E-模式栅极以便在第一终端和第二终端之间提供正向传导路径。
2.根据权利要求1所述的设备，其中正向传导路径包括穿过多栅HEMT的二维电子气（2DEG）区域的沟道的第一电流路径以及穿过，与第一D-模式栅极相关的肖特基二极管结构的处于第一终端和第二终端之间的第二电流路径，而且其中正向传导路径还包括第二电流路径。
3.根据权利要求2所述的设备，其中限流电路被配置成使触发电流的至少一部分通过。
4.根据权利要求1所述的设备，其中限流电路被配置成在第一和第二终端之间的电压差小于正向触发电压时根据第一终端的电压对E-模式栅极进行偏置。
5.根据权利要求4所述的设备，其中E-模式栅极被配置成在第二终端的电压比第一终端的电压高大约E-模式栅极的阈值电压时打开以便在第二终端与第一终端之间提供反向传导路径。
6.根据权利要求1所述的设备，其中所述限流电路包括电阻器。
7.根据权利要求1所述的设备，其中正向触发控制电路包括反向击穿二极管和第一二极管，其中反向击穿二极管包括与第一终端电连接的负极，其中第一二极管包括与E-模式栅极电连接的负极和与反向击穿二极管的正极电连接的正极。
8.根据权利要求7所述的设备，其中反向击穿二极管包括齐纳二极管、反向偏置二极管、或串行布置的多个正向偏置肖特基二极管中的至少一个。
9.根据权利要求1所述的设备，其中多栅HEMT是假立方晶形高电子迁移率晶体管（pHEMT）。
10.一种设备，包括：
衬底;
布置在衬底上的异质结结构;
布置在异质结结构上的电连接至第一终端的漏极/源极区域；
布置在异质结结构上的电连接至第二终端的源极/漏极区域;
布置在异质结结构上的处于漏极/源极区域和源极/漏极区域之间的增强模式（E-模式）栅极区域;
布置在异质结结构上的处于漏极/源极区域和E-模式栅极区域之间的第一耗尽模式（D-模式）栅极区域，其中第一D-模式栅极区域电连接至第一终端;
布置在异质结结构上的处于源极/漏极区域和E-模式栅极区域之间的第二D-模式栅极区域，其中第二D-模式栅极区域电连接至第二终端;
电连接在E-模式栅极区域和第二终端之间的限流电路;以及
电连接在第一终端和E-模式栅极区域之间的正向触发控制电路。
11.根据权利要求10所述的设备，其中衬底包括砷化镓。
12.根据权利要求10所述的设备，其中异质结结构包括铟砷化镓区域和n型砷化铝镓区域。
13.根据权利要求10所述的设备，其中异质结结构包括布置在第一D-模式栅极区域、E-模式栅极区域和第二D-模式栅极区域下的二维电子气区域。
14.根据权利要求10所述的设备，其中限流电路包括电阻器。
15.根据权利要求10所述的设备，其中第一和第二D-模式栅极区域的宽度比E-模式栅极区域的宽度大大约2倍至大约5倍。
16.根据权利要求10所述的设备，其中第一终端电连接至信号焊盘。
17.根据权利要求10所述的设备，还包括布置在GaAs衬底的与异质结结构相对的一侧的背侧导体，其中第二终端电连接至背侧导体。
18.一种制作保护夹的方法，该方法包括：
在衬底上形成异质结结构;
在异质结结构上形成漏极/源极区域;
在异质结结构上形成源极/漏极区域;
在异质结结构上形成增强模式（E-模式）栅极区域，其中E-模式栅极区域处于漏极/源极区域和源极/漏极区域之间;
在异质结结构上形成第一耗尽模式（D-模式）栅极区域，其中第一D-模式栅极区域处于漏极/源极区域和E-模式栅极区域之间;
在异质结结构上形成第二D-模式栅极区域，其中第二D-模式栅极区域处于源极/漏极区域和E-模式栅极区域之间;
形成限流电路，其中限流电路包括有与E-模式栅极区域电连接的第一终端以及与第二D-模式栅极区域和源极/漏极区域电连接的第二终端;以及
形成正向触发控制电路，其中正向触发控制电路包括有与E-模式栅极区域电连接的第一终端以及与第一D-模式栅极区域和漏极/源极区域电连接的第二终端。
19.根据权利要求18所述的方法，其中衬底包括砷化镓。
20.根据权利要求18所述的方法，其中形成异质结结构包括形成与n型砷化铝镓区域邻接的铟砷化镓区域。
CN201310436506.2A 2012-09-24 2013-09-24 异质结化合物半导体保护夹及其形成方法 Active CN103681657B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/625,611 US8723227B2 (en) 2012-09-24 2012-09-24 Heterojunction compound semiconductor protection clamps and methods of forming the same
US13/625,611 2012-09-24

Publications (2)

Publication Number Publication Date
CN103681657A true CN103681657A (zh) 2014-03-26
CN103681657B CN103681657B (zh) 2016-08-10

Family

ID=50235474

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310436506.2A Active CN103681657B (zh) 2012-09-24 2013-09-24 异质结化合物半导体保护夹及其形成方法

Country Status (3)

Country Link
US (1) US8723227B2 (zh)
CN (1) CN103681657B (zh)
DE (1) DE102013109831B4 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558606A (zh) * 2015-09-25 2017-04-05 厦门市三安集成电路有限公司 一种具有多重栅极结构的晶体管及其制备方法
CN108346656A (zh) * 2017-01-24 2018-07-31 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9184098B2 (en) * 2012-09-24 2015-11-10 Analog Devices, Inc. Bidirectional heterojunction compound semiconductor protection devices and methods of forming the same
JP6299665B2 (ja) * 2015-04-30 2018-03-28 三菱電機株式会社 電界効果トランジスタ
US10158029B2 (en) 2016-02-23 2018-12-18 Analog Devices, Inc. Apparatus and methods for robust overstress protection in compound semiconductor circuit applications
US10199369B2 (en) 2016-03-04 2019-02-05 Analog Devices, Inc. Apparatus and methods for actively-controlled transient overstress protection with false condition shutdown
WO2017171695A1 (en) * 2016-03-28 2017-10-05 Intel Corporation Gallium nitride transistors for high-voltage radio frequency switches
US10177566B2 (en) 2016-06-21 2019-01-08 Analog Devices, Inc. Apparatus and methods for actively-controlled trigger and latch release thyristor
US10734806B2 (en) 2016-07-21 2020-08-04 Analog Devices, Inc. High voltage clamps with transient activation and activation release control
US10861845B2 (en) 2016-12-06 2020-12-08 Analog Devices, Inc. Active interface resistance modulation switch
US10404059B2 (en) 2017-02-09 2019-09-03 Analog Devices, Inc. Distributed switches to suppress transient electrical overstress-induced latch-up
US10608431B2 (en) 2017-10-26 2020-03-31 Analog Devices, Inc. Silicon controlled rectifier dynamic triggering and shutdown via control signal amplification
CN108321781A (zh) * 2018-04-17 2018-07-24 江苏卓胜微电子股份有限公司 一种ESD保护电路及基于GaAs PHEMT工艺的集成模块
US11271566B2 (en) * 2018-12-14 2022-03-08 Integrated Device Technology, Inc. Digital logic compatible inputs in compound semiconductor circuits
US11387648B2 (en) 2019-01-10 2022-07-12 Analog Devices International Unlimited Company Electrical overstress protection with low leakage current for high voltage tolerant high speed interfaces
US12032014B2 (en) 2019-09-09 2024-07-09 Analog Devices International Unlimited Company Semiconductor device configured for gate dielectric monitoring
JP6679036B1 (ja) * 2019-11-29 2020-04-15 株式会社パウデック ダイオード、ダイオードの製造方法および電気機器
US11552190B2 (en) 2019-12-12 2023-01-10 Analog Devices International Unlimited Company High voltage double-diffused metal oxide semiconductor transistor with isolated parasitic bipolar junction transistor region

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037830A (en) * 1998-05-08 2000-03-14 University Of Massachusetts Lowell Tailored field in multigate FETS
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
US20090032820A1 (en) * 2007-08-03 2009-02-05 The Hong Kong University Of Science & Technology Reliable Normally-Off III-Nitride Active Device Structures, and Related Methods and Systems
CN101410985A (zh) * 2006-03-29 2009-04-15 克里公司 高效率和/或高功率密度宽带隙晶体管

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8144441B2 (en) 2006-08-30 2012-03-27 Triquint Semiconductor, Inc. Electrostatic discharge protection circuit for compound semiconductor devices and circuits
US7679870B2 (en) * 2006-10-02 2010-03-16 Win Semiconductors Corp. On-chip ESD protection circuit using enhancement-mode HEMT/MESFET technology
US7745849B2 (en) 2007-09-20 2010-06-29 International Rectifier Corporation Enhancement mode III-nitride semiconductor device with reduced electric field between the gate and the drain
CN102612753A (zh) 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
WO2011100304A1 (en) * 2010-02-09 2011-08-18 Massachusetts Institute Of Technology Dual-gate normally-off nitride transistors
US9728532B2 (en) * 2011-04-13 2017-08-08 Qorvo Us, Inc. Clamp based ESD protection circuits

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6037830A (en) * 1998-05-08 2000-03-14 University Of Massachusetts Lowell Tailored field in multigate FETS
US20060197129A1 (en) * 2005-03-03 2006-09-07 Triquint Semiconductor, Inc. Buried and bulk channel finFET and method of making the same
CN101410985A (zh) * 2006-03-29 2009-04-15 克里公司 高效率和/或高功率密度宽带隙晶体管
US20090032820A1 (en) * 2007-08-03 2009-02-05 The Hong Kong University Of Science & Technology Reliable Normally-Off III-Nitride Active Device Structures, and Related Methods and Systems

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106558606A (zh) * 2015-09-25 2017-04-05 厦门市三安集成电路有限公司 一种具有多重栅极结构的晶体管及其制备方法
CN106558606B (zh) * 2015-09-25 2023-04-14 湖南三安半导体有限责任公司 一种具有多重栅极结构的晶体管及其制备方法
CN108346656A (zh) * 2017-01-24 2018-07-31 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关
CN108346656B (zh) * 2017-01-24 2023-09-29 美国亚德诺半导体公司 用于电气过载保护的漏极扩展金属氧化物半导体双极开关

Also Published As

Publication number Publication date
DE102013109831A1 (de) 2014-03-27
US20140084331A1 (en) 2014-03-27
US8723227B2 (en) 2014-05-13
CN103681657B (zh) 2016-08-10
DE102013109831B4 (de) 2018-09-20

Similar Documents

Publication Publication Date Title
CN103681658B (zh) 双向异质结化合物半导体保护装置及其形成方法
CN103681657A (zh) 异质结化合物半导体保护夹及其形成方法
CN107104102B (zh) 化合物半导体电路应用中的瞬态过应力保护的装置和方法
US9704853B2 (en) Semiconductor device and driver circuit with an active device and isolation structure interconnected through a resistor circuit, and method of manufacture thereof
US11764210B2 (en) Electrostatic protection circuit and electronic device
US20080197411A1 (en) Mos transistor device in common source configuration
US11699899B2 (en) Electronic device and electrostatic discharge protection circuit
CN112470403B (zh) 包括晶体管和二极管的电路和器件
US20140332857A1 (en) Junction gate field-effect transistor (jfet), semiconductor device and method of manufacturing
US20040070029A1 (en) Low voltage transient voltage suppressor and method of making
CN105470250A (zh) 过电压保护设备及方法
TWI838872B (zh) 用於電池管理的氮化物基雙向開關裝置及其製造方法
US8188568B2 (en) Semiconductor integrated circuit
US7173291B2 (en) Vertical protecting element formed in semiconductor substrate and semiconductor device using the same
CN115856565A (zh) 集成电路及其测试方法和系统
US20200321432A1 (en) Semiconductor device, semiconductor apparatus and method of manufacturing the same
US9698139B1 (en) Integrated circuits with electrostatic discharge protection
US20230231399A1 (en) Nitride-based bidirectional switching device for battery management and method for manufacturing the same
US20230317726A1 (en) Guard region for an integrated circuit
US8217460B2 (en) Semiconductor device with electrostatic protection device
CN105322934A (zh) 智能半导体开关
CN117616659A (zh) 连接到电池的电路系统、调节电路及其方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant