CN104935314A - 可操作的氮化镓器件 - Google Patents

可操作的氮化镓器件 Download PDF

Info

Publication number
CN104935314A
CN104935314A CN201510112595.4A CN201510112595A CN104935314A CN 104935314 A CN104935314 A CN 104935314A CN 201510112595 A CN201510112595 A CN 201510112595A CN 104935314 A CN104935314 A CN 104935314A
Authority
CN
China
Prior art keywords
gan
power circuit
common substrate
substrate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510112595.4A
Other languages
English (en)
Other versions
CN104935314B (zh
Inventor
G·德伯伊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN104935314A publication Critical patent/CN104935314A/zh
Application granted granted Critical
Publication of CN104935314B publication Critical patent/CN104935314B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/8258—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using a combination of technologies covered by H01L21/8206, H01L21/8213, H01L21/822, H01L21/8252, H01L21/8254 or H01L21/8256
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Nonlinear Science (AREA)
  • Electromagnetism (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)

Abstract

描述了一种包括半导体主体的电源电路，半导体主体具有公共衬底和基于氮化镓(GaN)的衬底。基于GaN的衬底包括与公共衬底的前侧相邻的一个或多个GaN器件。公共衬底电耦合至电源电路的节点。电源电路的节点处于特定电位，特定电位等于或小于一个或多个GaN器件的一个或多个负载端处的电位。

Description

可操作的氮化镓器件
技术领域
本发明涉及与半导体器件有关的技术和电路。
背景技术
氮化镓(GaN)可用作半导体器件的制造材料。GaN的一种显著优势在于GaN具有应变引入的压电电荷，这允许传导通道(例如，二维电子气(2DEG)区域)形成在基于GaN的半导体器件内而无需掺杂GaN。消除掺杂GaN的需要可以减少半导体器件的杂质散射效应，这允许本征载流子迁移率在具有低导通阻抗(RDSON)的电流传导通道(例如，2DEG区域)中形成。
然而，GaN可包含陷阱，由于与GaN相关联的潜在较大的带隙，其会在GaN内捕捉或拉动和保持活动载流子。这些陷阱会导致与基于GaN的半导体器件相关联的已知为电流崩塌的不利效果，使得电流传导通道中的活动载流子的数量减少。半导体器件可依赖于GaN衬底和公共衬底(例如，硅(Si)衬底、碳化硅(SiC)衬底或由显示出与Si或SiC类似的电和化学特性的材料制成的其他类似类型的衬底)的组合，以提高半导体器件相对于其他类型的半导体器件的性能而不增加成本。然而，依赖于GaN衬底和公共衬底的组合的半导体器件会遭受异常高速的陷阱。高速陷阱可使基于GaN的半导体器件无效且不能用作高电子迁移率场效应晶体管(HEMT)。例如，基于GaN的半导体器件中的电流崩塌可使基于GaN的半导体器件的RDSON增加100倍，并且实际上使得GaN半导体器件不能用于大多数HEMT应用。
发明内容
通常，技术和电路被描述为配置半导体器件以具有一个或多个GaN器件而不经受电流崩塌的效应。例如，本文所描述的电源电路可被配置为通过将低电位施加于公共衬底来减小或消除一个或多个GaN器件的电流崩塌。在一些示例中，低电位可通过电源电路直接施加于GaN器件，并且施加于衬底的低电位可直接来自于电源电路。在其他示例中，电源电路可经由二极管和/或开关来施加低电位。
系统可包括耦合至电源电路的控制器单元，其输入端用于接收来自功率源的功率。根据本文所描述的技术，控制器单元可确定系统的低电位并利用至少一个控制器将命令和/或信号传送至电源电路，以控制二极管和/或开关的打开和/或闭合，从而将低电位施加于公共衬底。
在一个示例中，电源电路包括半导体主体，半导体主体包括公共衬底以及基于氮化镓(GaN)的衬底，基于氮化镓(GaN)的衬底包括与公共衬底的前侧相邻的一个或多个GaN器件，其中公共衬底电耦合至电源电路的节点，该节点处于特定电位，特定电位等于一个或多个GaN器件的一个或多个负载端处的电位或者比一个或多个GaN器件的一个或多个负载端处的电位更小(more negtive)。
在另一示例中，半导体器件包括电耦合至电源电路的节点的公共衬底以及一个或多个氮化镓(GaN)器件，一个或多个GaN器件包括与公共衬底的前侧相邻的GaN衬底、与GaN衬底相邻且与公共衬底的前侧相对的二维电子气(2DEG)区域、与2DEG区域相邻且与GaN衬底相对的氮化铝镓(AlGaN)层以及一个或多个负载端，其中，2DEG区域包括至少部分地基于与公共衬底电耦合的电源电路的节点处的特定电位从GaN衬底向AlGaN层排斥的电子，以及其中特定电位等于一个或多个负载端处的电位或比一个或多个负载端处的电位更小。
在另一示例中，一种方法包括：确定电源电路的节点处的特定电位，该特定电位等于或小于一个或多个氮化镓(GaN)器件的一个或多个负载端处的端电位，其中一个或多个GaN器件的每一个均包括在半导体主体的一个或多个GaN衬底上，一个或多个GaN衬底与半导体主体的公共衬底的前侧相邻；以及向半导体主体的公共衬底施加电源电路的节点处的特定电位，其中施加特定电位减少了半导体主体中的电流崩塌量。
附图说明
在附图和以下描述中阐述了一个或多个示例的细节。本公开的其他特征、目的和优点将从描述和附图以及权利要求中明显得出。
图1是示出根据本公开的一个或多个方面的用于对负载供电的示例性系统的框图。
图2是示出根据本公开的一个或多个方面的图1所示示例性系统的电源电路的一个示例的框图。
图3是示出作为图2的电源电路的一个示例的单相整流器的示例的框图。
图4A和图4B是示出节点之间的压差以及流过图3所示示例性电源电路6A的半导体主体的电流的示例的概念图。
图5是示出作为图2的电源电路的附加示例的图腾柱(totempole)功率因数校正级的示例的框图。
图6是示出作为图2的电源电路的附加示例的反相器的示例的框图。
图7是示出作为图2的电源电路的附加示例的三相维也纳整流器的示例的框图。
图8A至图8C是分别示出作为图2的电源电路的附加示例的单相维也纳整流器的示例的框图。
图9A至图9C是分别示出图2所示示例性半导体主体的基于开关的半导体主体的示例的截面分层图。
图10是示出图2所示示例性半导体主体的基于二极管的半导体主体的示例的截面分层图。
图11至图13是分别示出根据本公开的一个或多个方面的包括图2所示示例性电源电路的示例性半导体封装件的框图。
图14是示出根据本公开的一个或多个方面的在半导体主体上具有GaN二极管和GaN双向开关的封装件的示例的框图。
图15是示出根据本公开的一个或多个方面的用于减少示例性电源电路的电流崩塌的示例性操作的流程图。
具体实施方式
一些电子器件(例如，晶体管、二极管、开关等)是基于半导体的，或者换句话说，由诸如硅(Si)、氮化硅(SiC)、氮化镓(GaN)等的半导体材料制成。例如，双向GaN开关可包括具有AlGaN层且粘附至衬底和/或衬底组合(诸如GaN衬底和Si衬底的组合)的一个或多个GaN器件(例如，两个GaN开关)。在一些示例中，使用多于一个的Si衬底层等可降低GaN衬底与Si衬底之间的晶格失配。
使用基于GaN的部件(诸如GaN高电子迁移率晶体管(HEMT))的一些优势在于，基于GaN的部件被认为与其他类型的HEMT或类似类型的半导体部件相比具有高性能和低成本。例如，不同于其他类型的半导体部件，基于GaN的部件可具有高饱和速度(例如，与Si的1x 107cm/s相比，GaN为2.5x 107cm/s)和击穿电场强度(与Si的～3x 105V/cm相比，GaN为5x 106V/cm)。基于GaN的部件还具有直接和较大的带隙(与Si的1.1eV相比，GaN为3.4eV)，这实现了较低的导通阻抗(“RDSON”)和高操作温度。
GaN的一种主要优点是GaN具有应变引入的压电电荷，这使得传导通道(例如，二维电子气(2DEG)区域)形成在基于GaN的半导体器件内而不需要掺杂GaN。消除掺杂GaN的需要可以减少半导体器件的杂质散射效应，这允许本征载流子迁移率在具有低导通阻抗(RDSON)的电流传导通道(例如，2DEG区域)中形成。
然而，GaN可包含陷阱，由于与GaN相关联的潜在较大的带隙，其会在GaN内捕捉或拉动和保持活动载流子。这些陷阱会导致与基于GaN的半导体器件相关联的已知为电流崩塌的不利效果，使得电流传导通道中的活动载流子的数量减少。半导体器件可依赖于GaN衬底和公共衬底(例如，硅(Si)衬底、碳化硅(SiC)衬底或由显示出与Si或SiC类似的电和化学特性的材料制成的其他类似类型的衬底)的组合，以提高半导体器件相对于其他类型的半导体器件的性能而不增加成本。然而，依赖于GaN衬底和公共衬底的组合的半导体器件会遭受异常高速的陷阱。高速陷阱可使基于GaN的半导体器件无效且不能用作高电子迁移率场效应晶体管(HEMT)。例如，基于GaN的半导体器件中的电流崩塌可使基于GaN的半导体器件的RDSON增加100倍，并且实际上使得基于GaN的半导体器件不能用于大多数HEMT应用。
作为HEMT类型的基于GaN的半导体器件的无效还会阻止横向GaN器件结构的使用，这种横向GaN器件结构可以与非常高欧姆的结构(诸如Si衬底层)组合来允许多于一个开关的集成。因此，电流崩塌会阻止一个或多个双向GaN开关在公共衬底上的集成。
用于减少电流崩塌的一种技术涉及AlGaN/GaN器件的顶面的钝化。例如，可通过在AlGaN/GaN器件的表面上增加SiN沉积和退火后温度来减少电流崩塌。可以在AlGaN/GaN器件的表面钝化中使用其他沉积组合(诸如疏水钝化来防止DC-RF分散)以减少电流崩塌。然而，器件的顶面钝化不减少AlGaN层或GaN衬底(即，GaN缓冲器)处的界面陷阱。
用于减少电流崩塌的另一种技术包括向AlGaN层和GaN衬底之间的传导通道添加氮化铟镓(InGaN)。向传导通道添加InGaN可通过抑制与表面状态相关的电流崩塌来提高电子传送特性。然而，添加InGaN会在AlGaN层和GaN衬底之间增加附加材料，这会增加成本。
用于减少AlGaN/GaN HEMT中的电流崩塌的另一种技术是在GaN衬底的底部中采用背侧掺杂(即，磷)。通过用磷掺杂GaN衬底的背侧，可以调整能量带结构，并且更多的电子可累积在通道中而不是半导体器件的其他区域中。
总的来说，本公开的电路和技术能够通过消除或至少部分地减少电流崩塌使得半导体器件(例如，“半导体主体”)具有一个或多个GaN器件以及“公共”衬底。至少部分地通过公共衬底的极性的谨慎选择，实现了半导体器件具有一个或多个GaN和公共衬底的能力。公共衬底相对于GaN HEMT的源电位的正电位可以吸引来自2DEG区域的电子朝向GaN HEMT的背侧。在2DEG区域下方，在GaN衬底中存在的陷阱(主要为碳)将捕获这些逃逸的电子。由于碳陷阱位于GaN衬底的带隙内，所以GaN衬底将在室温操作的同时有效地捕获逃逸的电子。
在一些示例中，如以下图3所描述的，GaN器件的极性可频繁改变。例如，当GaN器件被配置为双向开关时，用作双向开关的GaN器件的电源端通常不会在GaN器件的操作过程中提供低电位。相反，在一些示例中，可连续用于这种GaN器件的低电位仅可在使用GaN器件的电源电路的输入端或输出端处存在。
在一些示例中，电源电路的半导体主体可与电源电路的一个或多个附加开关集成。在半导体主体的操作过程中，一个或多个附加开关可使得电源电路的节点处的低电位(例如，电位V-)被施加于半导体主体的公共衬底的背侧。换句话说，一个或多个附加开关可将用于半导体主体的电源电路的节点处的电位V-电耦合至半导体主体结构的公共衬底的背侧，以推动来自GaN器件的2DEG区域的电子朝向GaN层和AlGaN衬层之间的界面。通过推动电子朝向界面，可防止电子逃离2DEG区域，这是因为AlGaN层和GaN衬底的异质结处的阻挡。这种阻挡是针对朝向2DEG的顶部上的AlGaN层的电子的物理阻挡，其源于异质结的性质。然而，朝向GaN衬底没有阻挡而仅仅是偏置，这可见为原子价和传导带的弯曲。本公开的电路和技术可提供一种半导体器件(例如，GaN HEMT)，作为具有保持耦合至低电位的公共衬底的结果，不太容易受到电流崩塌的影响。施加于公共衬底的特定电位应该在电路的操作过程中始终比负载端处的最低电位更小或至少等于负载端处的最低电位。在一些示例中，负载端可以是源极端、漏极端、阴极电极或阳极电极中的一个。在又一些示例中，通过施加等于或小于负载端的特定电位，半导体将具有传导带的正偏置，保持2DEG区域中的电子。以这种方式，这些技术和电路可提供具有一个或多个GaN器件(例如，双向开关等)和单个公共衬底的半导体器件，其可以在电源电路中操作而不经受电流崩塌，因此可以相对于其他类型的半导体器件降低制造成本、减小物理尺寸和增加半导体器件的效率。
图1是示出根据本公开的一个或多个方面的用于为负载4供电的示例性系统1的框图。在图1的示例中，系统1具有多个独立和分立的部件，示为功率源2、电源电路6、负载4和控制器单元5，然而系统1可包括额外部件或更少的部件。例如，功率源2、电源电路6、负载4和控制器单元5可以是四个单独的部件，或者可以表示提供如本文所述系统1的功能的一个或多个部件的组合。
系统1包括功率源2，其以功率的形式向系统1提供电能。存在功率源2的多个示例，并且可以包括但不限于电网、发电机、功率变换器、电池、太阳能面板、风车、退行性制动系统、水轮发电机或任何能够为系统1提供电能的电能设备的其他形式。
系统1包括用作中间器件的电源电路6，如用于功率负载4一样用于控制功率源2提供的电能的流动。例如，电源电路6可以是单个开关，或者可以是多个开关，用于接通和/或断开电能从源2到负载4的流动。在一些示例中，开关可以是双向(例如，“双边”)开关和/或二极管。
在一些示例中，电源电路6可以是基于开关的功率转换器，其将功率源2提供的电能转换为用于负载4的电能的可用形式。例如，电源电路6可以是AC-DC转换器，其输出从AC-DC转换器的输入端处接收的AC电压所转换的具有整流DC电压的功率。这种AC-DC转换器的一个示例可以称为整流器。在一些示例中，整流器可具有半桥结构或全桥结构。在其他示例中，整流器可包括开关，诸如双向开关和二极管。电源电路6也可以包括DC-AC转换器，其被配置为输出从DC-AC转换器的输入端处接收的DC电压所转换的具有AC电压的功率。这种DC-AC转换器的一个示例可称为反相器。在一些示例中，反相器可使用四个开关，诸如H桥结构的双向开关来将DC电压转换为AC电压。在又一些示例中，电源电路6可以是DC-DC转换器，其能够输出具有高于或低于输入DC电压的DC电压的功率。电源电路6的示例可包括电池充电器、微处理器电源等。系统1包括负载4，其接收由电源电路6所转换的电能(例如，电压、电流等)，并且在一些示例中使用电能来执行功能。具有负载4的多个示例，并且可以包括但不限于计算器件和相关部件，诸如微处理器、电子部件、电路、膝上型计算机、桌上型计算机、平板计算机、移动电话、电池、扬声器、照明单元、汽车/海事/航空航天/火车相关的部件、马达、变压器或者接收来自功率变换器的电压或电流的任何其他类型的电子器件和/或电路。
系统1的控制器单元5在链路8处耦合至电源电路6的输入端、在链路10处耦合至电源电路6的输出端。控制器单元5还经由链路9耦合至电源电路6以发送控制电源电路6的信号或命令，用于控制电源电路6的各种操作。
控制器单元5是任选的，并且可以包括任何适当的硬件、软件、固件或任何它们的组合的任何适当的配置，以执行归属于本文的控制器单元5的技术，诸如但不限于实施确定电源电路6的低电位和/或将电源电路6的低电位施加于电源电路6的公共衬底。例如，控制器单元5可包括任何一个或多个微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或者任何其他等效集成或分立逻辑电路、以及这些部件的任何组合。当控制器单元5包括软件或固件时，控制器单元5进一步包括任何所需的用于存储和执行软件或固件的硬件，诸如一个或多个处理器或处理单元。通常，处理单元可包括一个或多个微处理器、DSP、ASIC、FPGA或者任何其他等效集成或分立逻辑电路、以及这些部件的任何组合。
如下详细所述，控制器单元5可确定电源电路6的低电位并配置电源电路6，使得电源电路6的低电位被施加于电源电路6的半导体器件的公共衬底。例如，控制器单元5可经由链路8和/或10接收表示电源电路6的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6提供命令或信号，其使得电源电路6的低电位被施加于电源电路6的半导体器件的公共衬底。
功率源2可以在链路8上提供具有第一电压或电流电平的电能，并且负载4可以在链路10上接收电源电路6转换的具有第二电压或电流电平的电能。链路8和10表示能够从一个位置向另一个位置传导电能的任何介质。链路8和10的示例包括但不限于物理和/或无线电传输介质，诸如电线、电轨、导气管、双绞线等。链路10在电源电路6和负载4之间提供电耦合，以及链路8在功率源2和电源电路6之间提供电耦合。负载4电耦合至电源电路6，电源电路6电耦合至功率源2。
在系统1的示例中，可通过电源电路6将功率源2传送的电能的电压或电流电平转换为负载4所使用的AC或DC电压或电流电平。例如，在链路8处，功率源2可以输出以及电源电路6可以接收具有第一AC或DC电压或电流电平的功率。在一些示例中，控制器单元5可以在链路9上发出使电源电路6将第一AC或DC电压或电流转换为负载4要求的第二AC或DC电压或电流电平的命令。在链路10处，电源电路6可以输出以及负载4可以接收被电源电路6转换的功率。负载4可以使用从电源电路6接收的功率来执行功能(例如，对微处理器供电)。
图2是示出根据本公开一个或多个方面的图1所示示例性系统1的电源电路6的一个示例的框图。在图1的系统1的条件下描述图2。
在图2的示例中，电源电路6包括两个输入端20A和20B(统称为“输入端20”)、两个输出端22A和22B(统称为“输出端22”)以及半导体主体111。半导体主体111被示为在GaN衬底112和公共衬底114上具有GaN器件110A和任选的GaN器件110B(统称为“GaN器件110”)。在图2的示例中，电源电路6的半导体主体111任选地分别通过输入链路24A和24B(统称为“链路24”)和输出链路26A和26B(统称为“链路26”)而连接至输入端20和输出端22。输入端20和/或输出端22中的至少一个经由链路24和26中的至少一个向公共衬底114提供低电位(“V-”)。图2还示出了耦合至电源电路6的链路9，其例如用于从控制器单元5接收用于控制电源电路6的各种功能和操作的信号或命令。
如链路8的链路8A和8B所示以及如图1所述，输入端20接收从功率源2到电源电路6的功率。如链路10的链路10A和10B所示以及如图1所述，输出端22输出从电源电路6到负载4的功率。
电位V-可以是电源电路6中节点处的任何特定电位，其由于传导带的弯曲而保持2DEG区域内的电子。在一些示例中，电位V-可以从输入端20或输出端22中的至少一个接收或者通过输入端20或输出端22中的至少一个提供。如本文所使用的，电源电路的节点表示电源电路的任何点，从该点可以进行与半导体主体的衬底的电连接。例如，输入端20和输出端22均表示电源电路6的示例性“节点”。此外，链路24和26可表示电源电路6的节点。电源电路6的其他器件或半导体主体的其他端可以表示附加节点。在一些示例中，节点可包括开关的负载端(例如，GaN开关的源极或漏极段，GaN二极管的阴极或阳极端等)。
在其他示例中，如以下图9A所详细描述的，电位V-可以直接施加于公共衬底114，使得朝向AlGaN层远离GaN衬底排斥电子，减少和/或消除GaN器件的电流崩塌。在又一些示例中，电位V-可以是可用于电源电路6的最低电位。在一些示例中，电位V-可以不是可用于电源电路6的最低电位，而可以是足够强大以朝向AlGaN层远离GaN衬底排斥电子的电位。在一些示例中，其等于或小于一个或多个GaN器件的一个或多个负载端处的电位。在其他示例中，电位V-增加从GaN衬底排斥到一个或多个GaN器件的AlGaN层的电子量。
输入链路24A和24B可提供基本恒定的电位，诸如电位V-。在一些示例中，输入链路24可向一个或多个二极管(未示出)提供基本恒定的电位，诸如电位V-。在其他示例中，输入链路24可向一个或多个二极管(未示出)提供交替的电位，诸如正电位V+和电位V-；然而，二极管可以仅向公共衬底114施加基本恒定的电位V-。在一些示例中，链路24可以是电源电路的节点，其具有特定电位(电位V-)。
输出链路26A和26B可以提供基本恒定的电位，诸如电位V-。在一些示例中，输出链路26可向一个或多个二极管(未示出)提供基本恒定的电位，诸如电位V-。在其他示例中，输出链路26可向一个或多个二极管(未示出)提供交替的电位，诸如正电位V+和电位V-，而二极管可以仅向公共衬底114施加基本恒定的电位V-。在一些示例中，链路26可以是电源电路的节点，其具有特定电位(电位V-)。
半导体主体111包括上覆并与公共衬底114相邻的GaN衬底112，并且表示被用于支撑GaN器件(诸如一个或多个GaN器件110)的半导体材料的组合。在一些示例中，半导体主体111可以在公共衬底114上具有一个或多个GaN开关、GaN双向开关、GaN二极管、非GaN开关、非GaN双向开关、非GaN二极管等的组合。
一个或多个GaN器件110可表示一个或多个GaN开关和/或一个或多个GaN双向开关和/或一个或多个GaN二极管。GaN器件110可位于公共衬底114上。在又一些示例中，GaN器件110可以不位于其半导体结构中的公共衬底上，而是可以通过自身或其它GaN器件位于公共衬底上。在一些示例中，GaN器件110可以具有一个或多个负载端。在其他示例中，一个或多个负载端可以是一个或多个GaN器件的一个或多个漏极端、一个或多个GaN器件的一个或多个源极端、一个或多个GaN器件的一个或多个阴极电极以及一个或多个GaN器件的一个或多个阳极电极。在又一些示例中，GaN器件的电极可以是电源电路具有特定电位(电位V-)的节点。在一些示例中，GaN器件的电极可以是GaN二极管的阴极电极或GaN开关的源电极中的至少一个。
GaN衬底112为诸如氮化镓(GaN)的半导体材料。在一些示例中，GaN衬底112可以基本不具有杂质。例如，GaN衬底112可以由GaN材料制成，其具有大于50％的纯GaN。在其他示例中，GaN衬底112可由于掺杂而具有一些杂质。在一个示例中，GaN衬底112可由于从GaN衬底的背侧掺杂而具有磷杂质(2x 1018cm-3)。
公共衬底114可由一种或多种半导体材料制成，其包括硅(Si)、碳化硅(SiC)、蓝宝石、氧化锌等。在其他示例中，公共衬底114可根据需要具有半导体材料的一层或多层以减小公共衬底114和另一衬底(诸如GaN衬底112)之间的晶格失配。在又一些示例中，公共衬底可具有其他不基于GaN的衬底，其具有其他不基于GaN的器件。在一些示例中，公共衬底114可电耦合电源电路的节点，使得该节点施加特定电位，诸如电位V-。在其他示例中，公共衬底114的背侧可具有与一个或多个GaN器件的一个或多个电极中的每一个电隔离的电极。在又一些示例中，电源电路的节点处的特定电位(诸如电位V-)耦合至公共衬底的电极，并且特定电位(例如，电位V-)增加从GaN衬底排斥至AlGaN层的电子量。
在图2的一些示例中，一个或多个输入端20和/或输出端22可分别通过任选的输入端链路24和任选的输出端链路26电连接至半导体主体111(例如，半导体主体111的背侧)。在其他示例中，一个或多个输入端20和/或输出端22可电连接至半导体主体111上的一个或多个二极管(未示出)，其分别通过任选的输入端链路24和任选的输出端链路26电连接至半导体主体111的背侧。在又一些示例中，一个或多个二极管(未示出)可与半导体主体111物理分离。在一些示例中，任选的输入端链路24中的一个可具有电位V-并且可以电连接至半导体主体111。在其他示例中，任选的输出端链路26中的一个可具有电位V-并且可以电连接至半导体主体111。在又一些示例中，任选的输入端24或输出端26中的一个可电连接至GaN衬底112和/或公共衬底114(例如，公共衬底114的背侧)。
根据本公开的技术，控制器单元5可以基于控制器单元5在链路8和10上接收的信息确定电源电路6的电位V-。例如，控制器单元5可接收表示电源电路6的低电位对应于输入端20A的电位的信息。控制器单元5可将电源电路6的低电位施加于公共衬底114。例如，控制器单元5可以使链路24A将输入端20A处的电位V-耦合或链路至公共衬底114。
在一个示例中，如图1所述的控制器单元5可以确定电源电路的节点处的特定电位(例如，电位V-)等于或小于一个或多个氮化镓(GaN)器件110的一个或多个负载端处的终端电位，其中，一个或多个GaN器件110中的每一个包括在半导体主体111的一个或多个GaN衬底112上，一个或多个GaN衬底112与半导体主体111的公共衬底114的前侧相邻。
例如，控制器单元5经由链路8和/或10接收表示电源电路6的一个或多个GaN器件110的特定电位(例如，电位V-)的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6提供使电源电路6的电位V-被施加于电源电路6的半导体主体111的公共衬底114的命令或信号。
控制器单元5可将电源电路的节点处的特定电位施加于半导体主体的公共衬底，使得所施加的特定电位减少半导体主体中的电流崩塌的量。例如，控制器单元5可在电源电路的节点(例如，输入端20、输出端22)处施加特定电位(例如，电位V-)，使得所施加的特定电位(例如，电位V-)减少半导体主体111中的电流崩塌的量。
在一些示例中，控制器单元5施加特定电位的半导体主体包括一个或多个GaN器件，一个或多个GaN器件包括与半导体主体的公共衬底的前侧相邻的一个或多个GaN衬底，并且电源电路节点处所施加的特定电位等于或小于一个或多个负载端处的电位。换句话说，控制器单元5施加(链路24、26)特定电位(例如，电位V-)的半导体主体111包括一个或多个GaN器件110，一个或多个GaN器件110包括与半导体主体111的公共衬底114的前侧相邻的一个或多个GaN衬底112，并且在电源电路的节点(例如，输入端20、输出端22)处施加的特定电位(例如，电位V-)等于或小于一个或多个GaN器件110的一个或多个负载端(例如，GaN开关的漏极或源极端、GaN二极管的阴极或阳极)处的电位。
在一些示例中，控制器单元5可通过将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底来在电源电路的节点处施加特定电位。换句话说，控制器单元5可通过将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
在其他示例中，控制器单元5可通过配置一个或多个氮化镓(GaN)器件以将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底来施加电源电路节点处的特定电位。例如，控制器单元5可通过配置一个或多个GaN器件110以将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
在又一些示例中，控制器单元5可通过配置一个或多个非氮化镓(GaN)器件以将电源电路的输入端或电源电路的输出端的电位电耦合至公共衬底来施加电源电路节点处的特定电位。例如，控制器单元5可通过配置一个或多个非GaN器件(例如，二极管、开关、双向开关等)以将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
GaN器件110可依赖于GaN衬底和公共衬底(例如，硅(Si)衬底、碳化硅(SiC)衬底或由显示出与Si或SiC类似的电和化学特性的材料制成的其他类似类型的衬底)的组合，以相对于其他类型的半导体器件增加该半导体器件的性能而不增加成本。然而，半导体器件(诸如依赖于GaN衬底和公共衬底的组合的GaN器件110)会经受异常高速的陷阱。高速陷阱可使基于GaN的半导体器件无效且不能用作高电子迁移率场效应晶体管(HEMT)。例如，基于GaN的半导体器件中的电流崩塌可使GaN器件110的RDSON增加100倍，并且实际上使得GaN器件110不能用于大多数HEMT应用。然而，通过向公共衬底施加电位V-来排斥电子远离半导体主体111的公共衬底114的背侧，可以减小和/或消除GaN器件110中的电流崩塌。通过减小和/或消除GaN器件110中的电流崩塌，电源电路6可通过自身或半导体主体111的公共衬底上的其他GaN器件将GaN器件110用作高电子迁移率晶体管(HEMT)。在一些示例中，减少和/或消除GaN器件110中的电流崩塌还可以显著减少和/或消除RDSON的增加。
图3是示出作为图2的电源电路6的一个示例的单相整流器的示例的框图。在图3的示例中，如上面参照图1和图2所描述的，电源电路6A包括链路8的输入链路8A和8B、链路9以及链路10的输出链路10A和10B、可对应于具有电位V-的链路24和/或链路26的链路54、输入端20和输出端22。在图3的示例中，电源电路6A还包括半导体主体30A、30B，其具有诸如GaN双向开关32A、32B和GaN二极管34A-34D的GaN器件。在图3的示例中，利用通过驱动器输入端42来自驱动器输入信号单元48的驱动信号36A、36B、38A、38B，GaN双向开关32A、32B被驱动器40A、40B所驱动。
半导体主体30A、30B表示如图2所描述的半导体主体111的一个示例。在一些示例中，半导体主体30A、30B可以位于独立的GaN衬底和独立的公共衬底上。在其他示例中，半导体主体30A、30B可以位于独立的GaN衬底上，但是位于单个公共衬底上。在又一些示例中，半导体主体30A、30B可以位于单个GaN衬底和单个公共衬底上。在一些示例中，输入端20或输出端22中的至少一个可电连接至具有基本恒定电位V-的半导体主体30A、30B。在其他示例中，半导体主体30A、30B可具有一个或多个GaN器件，诸如一个或多个GaN开关、一个或多个GaN双向开关和/或一个或多个GaN二极管。在又一些示例中，半导体主体30B可以是基于硅的半导体主体而非基于GaN的半导体主体。在一些示例中，半导体主体30B可以包括两个GaN器件和两个非GaN器件，诸如由硅制成的两个低频二极管34C和34D(例如，以50Hz来操作)以及由GaN制成的两个高频二极管34A和34B(例如，通常以100kHz来操作)。在其他示例中，半导体主体30A可进一步包括布置在公共衬底的前侧上的一个或多个非氮化镓(非GaN)器件，其中，电源电路的节点包括一个或多个非GaN器件中的至少一个的电极，以及其中一个或多个非GaN器件中的至少一个的电极包括非GaN二极管的阴极电极或非GaN开关的源电极中的至少一个。
GaN双向开关32A、32B可以在接通时在任意方向上传导功率，以及在断开时隔离切换端口。GaN双向开关32A、32B可以对应于图2所述的GaN器件110。在一些示例中，GaN双向开关32A、32B可以位于公共衬底114和GaN衬底112上或上覆公共衬底114和GaN衬底112，与多种其他半导体材料组合，来形成分层半导体结构。在一些示例中，可使用GaN开关来代替GaN双向开关32A、32B，或者除GaN双向开关32A、32B之外可使用GaN开关。
GaN二极管34A-34D是通过半导体材料形成的半导体二极管，包括两个电子端(例如，阴极和阳极)并允许电流在一个方向上通过而在相反方向上阻止电流。GaN二极管34A-34D可对应于图2所述的GaN器件110。在一些示例中，GaN二极管34A-34D可位于公共衬底114和GaN衬底112上，与其他半导体材料组合，以形成分层半导体结构，诸如图2所述的半导体主体111。
驱动器40A、40B是用于控制开关(诸如双向开关32A、32B)的门驱动器。驱动器40A耦合至开关32A，使得驱动器40A产生的输出信号可使双向开关32A在接通状态和断开状态之间转变操作。换句话说，驱动器40A可向双向开关32A输出驱动器信号，使得双向开关32A转变为“接通”状态的操作和/或使得双向开关32A转变为“断开”状态的操作。驱动器40B耦合至双向开关32B，使得驱动器40B产生的输出信号可使双向开关32B在接通状态和断开状态之间转变操作。换句话说，驱动器40B可向双向开关32B输出驱动器信号，使得双向开关32B转变为“接通”状态的操作和/或使得双向开关32B转变为“断开”状态的操作。
图1所述电源电路6使用驱动器输入信号单元48，以提供驱动强度信号和适当的驱动信号，用于使得驱动器40A、40B使双向开关32A、32B接通和/或断开，从而将传送的功率输入的AC电压调整为在输出端22处输出的功率的DC电压。驱动器输入信号单元48可检测半导体主体30A处的电压电平(例如，节点50、52之间的电位)，并经由链路42接收驱动器信号。驱动器输入信号单元48可在链路36A上向驱动器40A以及在链路36B上向驱动器40B提供驱动强度信号(至少部分地基于半导体主体30A处的电压电平)。驱动器输入信号单元48可在链路38A上向驱动器40A以及在链路38B上向驱动器40B提供驱动器信号(至少部分地基于在链路42上接收的驱动器信号)。经由链路36A、38A通过驱动器输入信号单元48输出的信号可使得驱动器40A使双向开关32A在接通状态和断开状态之间转变操作，以及经由链路36B、38B通过驱动器输入信号单元48输出的信号可使得驱动器40B使双向开关32B在接通状态和断开状态之间转变操作。
在一些示例中，半导体主体30A、30B可分别具有独立的公共衬底。在其他示例中，半导体主体30A、30B可具有公共衬底。在又一些其他示例中，双向开关32A、32B可分别位于独立的公共衬底上。在一些示例中，双向开关32A、32B可位于公共衬底上。在又一些示例中，二极管34A-34D以及双向开关32A、32B可位于公共衬底上。在又一些示例中，任何数量的二极管和/或双向开关可位于公共衬底上。
例如，控制器单元5可经由链路8和/或10接收表示电源电路6A的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6A提供使得电源电路6A的电位V-被施加于电源电路6A的半导体主体30A的公共衬底的命令或信号。在一些示例中，可以通过链路54直接从输入端或输出端(诸如图2所述的输入端20和输出端22)向包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，公共衬底的背侧，图2所述的公共衬底114)传送电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管传送电位V-，其中一个或多个二极管通过链路54电连接至包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，公共衬底的背侧)。在一些示例中，电连接至公共衬底的二极管可位于公共衬底上。
图4A和图4B是示出节点50和52之间的压差以及流过图3所述示例性电源电路6A的半导体主体30A的电流的示例60A和60B的概念图。在图4A的示例中，示例60A对应于正线电压处的节点50和52之间的压差(例如，相对于20B，在链路20A处具有正电压)。在图4A的示例中，曲线61A示出了电压而曲线62A示出了电流。
在图4B的示例中，示例60B对应于负线电压处的节点50和52之间的压差(例如，相对于20B，在链路20A处具有负电压)。在图4B的示例中，曲线61B示出了电压而曲线62B示出了电流。
在一些示例中，时序图60A、60B表示使用GaN器件(诸如双向开关32A、32B)的电源电路6A频繁改变极性，并且双向开关布置的两个功率端(例如，图3所述的节点50、52)在双向开关的操作过程中都不提供基本恒定的低电位，诸如图2所述的电位V-。在其他示例中，可与可用于节点50、52的电位组合使用二极管(未示出)以提供基本恒定的电位，诸如电位V-。
图5是示出图2的电源电路6B的图腾柱功率因数校正级(图腾柱PFC)的示例的框图。在图1的系统1和图2的电源电路6的条件下描述图5。
在图5的示例中，电源电路6B的图腾柱PFC包括图2所述的链路8的链路8A和8B、链路9以及链路10的链路10A和10B、输入端20和输出端22。此外，电源电路6B包括半导体主体65、GaN开关66A、66B、具有电位V-的链路67、二极管68A-68D、电感器64和电容器63。半导体主体65可对应于图2和图3所述的半导体主体110、30A、30B，GaN开关66A、66B可对应于图2所述的GaN器件110，链路67可对应于图2所述的链路24、26，以及二极管68A-68D可对应于图3所述的GaN二极管34A-34D。
在图5的示例中，电源电路6B可由半导体主体65组成，其具有耦合至电感器64的两个GaN开关66A和66B，电感器64在二极管68B和68D之间的输入端20A处耦合至链路8A。在一些示例中，在正线电压处，GaN开关66B可用作开关且GaN开关66A可用作同步整流元件(二极管)。在其他示例中，在负电压处，GaN开关66A可用作有源开关且GaN开关66B可用作同步可控二极管。在图5的示例中，输出端22B处的电位V-与GaN开关66B的源极电位相同并且通过链路67连接至半导体主体65的公共衬底(例如，连接至图2所述公共衬底114的背侧)。在一些示例中，半导体主体65可具有公共衬底，其包括诸如GaN开关66A和66B的一个或多个GaN器件。在又一些示例中，任何输入端20或输出端22的低电位可以电耦合至半导体主体65的公共衬底，以提供电位V-。在一些示例中，诸如GaN二极管34A-34D的二极管可用于将来自任意输入端20或输出端22的电位V-电耦合至公共衬底。在其他示例中，电容器63可用于过滤到达输出端22和链路10的输出，诸如电位V-。在又一些其他示例中，电感器64可用于过滤来自功率源(诸如图1所述功率源2)的AC输入。
开关69A和图69B是任选地，并且可以提供与二极管68A和68D平行的低欧姆电流路径，这可以帮助降低正向压降并产生电路的更好效率。在一些示例中，开关69A和69B可以是超结器件并由硅制成。在其他示例中，开关69A和69B可以是超结器件并由GaN制成。
二极管68B和68C是保护二极管，其朝向输出电容器耦合输入端20A和20B，以在上电序列期间处理浪涌(surge)电流和/或起动(rush-in)电流。
图6是示出作为图2的电源电路6C的附加示例的反相器的示例的框图。在图1的系统1的条件下描述图6。
在图6的示例中，电源电路6C的反相器包括图2所述的链路8的链路8A和8B、链路9以及链路10的链路10A和10B、输入端20和输出端22。在图6的示例中，电源电路6C的反相器包括驱动器76A-76D，它们可对应于图3所述的反相器40A、40B。电源电路6C还包括链路74，其可以对应于链路24和/或链路26。此外，电源电路6C包括电位V-和半导体主体70A、70B。半导体主体70A、70B可对应于图2和图3所描述的半导体主体110、30A、30B。在图6的示例中，半导体主体70A、70B可包括半桥结构和/或H桥结构的GaN开关和/或GaN二极管以及切换节点78A、78B。
在一些示例中，GaN开关72A和72B可以在同一方向上阻挡(参见图9C的半导体主体111C)。在图6的示例中，诸如电位V-的低电位是每个半桥中的低侧开关(分别诸如GaN开关72B和72D)的源极电位。在一些示例中，耦合至半导体主体70A、70B的公共衬底的电位V-可以是两个低侧GaN开关72B、72D的源极电位，其是链路20B处的电位。
反相器70的H桥结构由两个半桥电路组成，这两个半桥电路在每一个其相应的切换节点处耦合至包括电感器(图6中未示出)的负载80。换句话说，反相器70的H桥包括：第一和第二驱动器76A、76B，分别用于控制在第一半桥的第一切换节点78A处耦合至第二开关72B的第一开关72A；以及第三和第四驱动器76C、76D，用于控制在第二半桥的第二切换节点78B处耦合至第四开关72D的第三开关72C。反相器70的H桥的第一和第二切换节点78A、78B形成输出端口。输出端口的第一端22A对应于第一切换节点78A，以及输出端口的第二端22B对应于第二切换节点78B。负载80在输出端口的第一端22A和第二端22B处耦合至第一半桥的第一切换节点78A和第二半桥的第二切换节点78B。电流可以在负载80与电源电路6C的第一切换节点78A之间行进，并且可以进一步在负载80与电源电路6C的第二切换节点78B之间行进。
根据本文所描述的技术和电路，当电流在电源电路6C的第一切换节点78A与负载80之间行进时，基于电源电路6的第一半桥处的电压，电源电路6C的第一半桥的驱动器76A、76B可控制电源电路6C的第一开关72A和电源电路6C的第二开关72B从断开状态到接通状态的转变以及从接通状态到断开状态的转变，从而防止可能发生的在电源电路6C的第一开关72A或电源电路6C的第二开关72B处的过冲。可选或另外地，根据本文所描述的技术和电路，当电流在电源电路6C的第二切换节点78B与负载80之间行进时，基于电源电路6C的第二半桥处的电压，电源电路6C的第二半桥的驱动器76C、76D可控制电源电路6C的第三开关72C和电源电路6C的第四开关72D从断开状态到接通状态以及从接通状态到断开状态转变的时间量，从而防止可能发生的在电源电路6C的第三开关72C或电源电路6C的第四开关72D处的过冲。
在一些示例中，半导体主体70A、70B可分别位于独立的公共衬底上。在其他示例中，半导体主体70A、70B可位于公共衬底上。在又一些示例中，GaN开关72A-72D每半个桥位于两个独立的功率器件上(诸如半导体主体70A、70B)，两个GaN开关具有相同的阻挡方向并且分别可位于独立的公共衬底上。在一些示例中，GaN开关72A-72D可位于公共衬底上。在其他示例中，一对二极管以及GaN开关72A-72B可位于公共衬底上。可以具有各种示例，包括任意数量的二极管和/或GaN开关可位于公共衬底上。
例如，控制器单元5可经由链路8和/或10接收表示电源电路6C的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可以经由链路9向电源电路6C提供命令或信号，其使得电源电路6C的低电位被施加于电源电路6C的半导体器件的公共衬底。在一些示例中，可以通过链路74直接从输入端或输出端(诸如图2所述的输入端20和输出端22)向包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，公共衬底的背侧，图2所述的公共衬底114)传送电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管传送电位V-，其中一个或多个二极管通过链路74电连接至包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，公共衬底的背侧)。在一些示例中，电连接至公共衬底的二极管可位于公共衬底上。
图7是示出作为图2的电源电路6D的附加示例的三相维也纳整流器的示例的框图。下面在图1的系统1的条件下描述图7。
在图7的示例中，如图1和图2所描述的，电源电路6D包括从链路8的链路8A-8C接收功率的输入端20、链路9以及向链路10的链路10A-10B输出功率的输出端22。在图7的示例中，电源电路6D还包括电感器82A-82C、电容器84A-84B以及二极管94A-94F和双向开关对92A-92C，它们可对应于图3所述的二极管和双向开关，诸如二极管34A-34D和双向开关32A-32C。此外，电源电路6D还包括通过链路94(可以对应于图2所述的链路24和/或链路26)施加于和/或电连接至半导体主体90A、90B(可对应于半导体主体111)的公共衬底(未示出)的电位V-。
电感器82A-82C是无源两端电部件，每一个均抵抗通过该部件的电流的变化。在一些示例中，电感器82A-82C可用于电感过滤，以将电流波形改变得更加近似正弦波。
电容器84A-84B是用于在电场中静电地存储能量的无源两端电部件。在一些示例中，电容器84A-84B可用于过滤以在输出端实现平滑的DC电压。
在图7的示例中，电源电路6D接收来自从链路8的链路8A-8C到电感器82A-82C接收的功率的AC电流。电感器82A-82C过滤AC电流并将过滤后的电流传送至与电感器82A-82C并联的一对二极管以及与电感器82A-82C串联的一对双向开关。在图7的一个示例中，电感器82A可将AC电流传送至二极管94A和94B，以及将AC电流传送至双向开关对92A。在一些示例中，在整流之后，电容器84A-84B基于在电感器82A-82C处接收的AC电流过滤DC电压以提供平滑或过滤的DC电压输出，诸如从输出端22到链路10的链路10A、10B的输出。
在一些示例中，二极管94A-94F可分别位于独立的衬底上。在其他示例中，二极管94A-94F可位于半导体主体90A的公共衬底上。在又一些示例中，双向开关对92A-92C可分别位于独立的衬底上。在一些示例中，双向开关对92A-92C可均位于半导体主体90B的公共衬底上。在其他示例中，一对二极管(诸如二极管94A、94B)以及双向开关对(诸如双向开关对92A)可位于半导体主体90A的公共衬底上。在又一些示例中，任何数量的二极管和/或双向开关可位于公共衬底上。
例如，控制器单元5可经由链路8和/或10接收表示电源电路6D的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6D提供使得电源电路6D的低电位被施加于电源电路6D的半导体器件的公共衬底的命令或信号。在一些示例中，可以直接从输入端或输出端(诸如图2所述的输入端20和输出端22)向包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，图2所述的公共衬底114的背侧)传送电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管传送电位V-，其中一个或多个二极管电连接至包含任意数量的GaN器件(诸如二极管、开关和双向开关)的公共衬底(例如，图2所述的公共衬底114的背侧)。在一些示例中，电连接至公共衬底的二极管可位于公共衬底上。
图8A至图8C是分别示出作为图2的电源电路6E-6G的附加示例的单相整流器的示例的框图。在图8A-图8C的示例中，如图1和图2所描述的，电源电路6E、6F和6G的单相整流器分别包括用于从链路8接收功率的输入端20、链路9以及用于将功率输出至链路10的链路10A-10C的输出端22。在图8A-8C的示例中，整流器还包括电感器106A-106C以及二极管104A-104F和开关对102A、102B，它们可对应于图3、图6和图7描述的二极管和开关，诸如二极管34A-34D、96A-96F和开关72A-72D。在图8A-8C的示例中，整流器还包括通过链路108(可对应于图2所述的链路24、26)施加于和/或电连接至半导体主体100A-100C的电位V-。在一些示例中，图8A-8C是可选的拓扑结构，不具有图7所述的双向开关。
电感器106A-106C均为无源两端电部件，它们分别抵抗通过每个部件的电流的变化。在一些示例中，电感器106A-106C可用于电感过滤以改变电流电平，诸如更加近似于AC电流的电流电平。
在图8A的示例中，电源电路6D具有通过链路8传送至电感器106的AC功率，电感器106过滤AC功率的电流电平并在与开关102A并联的第一对二极管104A、104B之间传送AC功率的过滤的电流电平，其中开关102A与第二对二极管104C、104D并联连接且串联在第三对二极管104E、104F之间。在图8A的示例中，在整流之后，输出端22A接收来自二极管104E的功率，输出端22B接收来自二极管104C、104D之间的功率，以及输出端22C接收来自二极管104F的功率。
在一些示例中，二极管104A-104D可分别位于独立的公共衬底上。在其他示例中，二极管104A-104D均可位于公共衬底上，诸如图2所述的公共衬底114。在又一些示例中，开关102A可位于独立的公共衬底上。在其他示例中，一对二极管(诸如二极管104A、104B)以及开关102A可位于半导体主体100A的公共衬底上，诸如图2所述的公共衬底114。在本公开中预期任何数量的GaN器件(诸如二极管和/或开关)可位于图2所述的半导体主体111的公共衬底114上。
例如，控制器单元5可以经由链路8和/或10接收表示电源电路6D的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可经由链路9向电源电路6D提供使得电源电路6D的低电位被施加于电源电路6D的半导体器件的公共衬底的命令或信号。在一些示例中，可以通过链路108(可对应于图2所述的链路24和/或输出链路26)直接向包含任意数量的GaN器件(诸如二极管、开关和开关对)的公共衬底(例如，图2所述的公共衬底114的背侧)传送电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管传送电位V-，其中一个或多个二极管通过链路108(可对应于图2所述的链路24和/或输出链路26)电连接至公共衬底(例如，图2所述的公共衬底114的背侧)。在一些示例中，电连接至公共衬底的二极管可位于具有GaN器件的公共衬底上。在其他示例中，二极管在公共衬底上可以是不基于GaN的二极管。在又一些示例中，二极管可接收交替的正电位和低电位，同时二极管仅将电位V-施加于公共衬底。
在图8B的示例中，电源电路6E具有通过链路8向电感器106传送的AC功率，电感器106过滤AC功率的电流电平并在第一对二极管104A、104B(与具有相同极性的一对开关102A、102B并联、连接在第二对二极管104C、104D之间)之间传送过滤后的AC功率的电流电平。在图8B的示例中，在整流之后，输出端22A接收来自二极管104C的功率，输出端22B接收来自开关102A、102B之间的功率，以及输出端22C接收来自二极管104D的功率。
在一些示例中，二极管104A-104D可分别位于独立的公共衬底上。在其他示例中，二极管104A-104D均可位于公共衬底上，诸如图2所述的公共衬底114。在又一些示例中，开关102A、102B可分别位于独立的公共衬底上。在其他示例中，一对二极管(诸如二极管104A、104B)和开关102A、102B可位于半导体主体100B的公共衬底上，诸如公共衬底114。在又一些示例中，任何数量的二极管和/或开关可位于图2所述的公共衬底114上。在本公开中预期任意数量的GaN器件(诸如二极管和/或开关)可位于图2所述的半导体主体111的公共衬底114上。
例如，控制器单元5可经由链路8和/或10接收表示电源电路6E的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可以经由链路9向电源电路6E提供使得电源电路6E的低电位施加于电源电路6E的半导体器件的公共衬底的命令或信号。在一些示例中，可通过链路108直接从图2所述的链路24和/或链路26向包含任意数量的GaN器件(诸如二极管、开关和开关对)的公共衬底(例如，图2所述公共衬底114的背侧)传送电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管(未示出)传送电位V-，其中一个或多个二极管通过链路108直接从图2所述的链路24和/或链路26电连接至公共衬底。在一些示例中，电连接至公共衬底的背侧的二极管可位于具有GaN器件的公共衬底上。在其他示例中，二极管在公共衬底上可以为不基于GaN的二极管。在又一些示例中，二极管可接收交替的正电位和低电位，同时二极管仅将电位V-施加于公共衬底。
图8C的示例中，电源电路6D具有通过链路8向电感器106传送的AC功率，电感器106过滤AC功率的电流电平并在具有相同极性的一对开关102A、102B(与第一对二极管104A、104B并联且串联在第二对二极管104C、104D之间)之间传送过滤后的AC功率的电流电平。在图8C的示例中，在整流之后，输出端22A接收来自二极管104C的功率，输出端22B接收二极管104A、104B之间的功率，以及输出端22C接收来自二极管104D的功率。
在一些示例中，二极管104A-104D可分别位于独立的公共衬底上。在其他示例中，二极管104A-104D均可位于公共衬底上，诸如图2所述的公共衬底114。在又一些示例中，开关102A、102B可分别位于独立的公共衬底上。在其他示例中，一对二极管(诸如二极管104A、104B)和开关102A、102B可位于半导体主体100C的公共衬底上，诸如图2所述的公共衬底114。在本公开中预期任意数量的GaN器件(诸如二极管和/或开关)可位于图2所述的半导体主体111的公共衬底114上。例如，控制器单元5可经由链路8和/或10接收表示电源电路6F的低电位的信息。基于经由链路8和/或10接收的信息，控制器单元5可以经由链路9向电源电路6F提供使得电源电路6F的低电位施加于电源电路6F的半导体器件的公共衬底的命令或信号。在一些示例中，可通过链路108直接从图2所述的链路24和/或链路26向包含任意数量的GaN器件(诸如二极管、开关和开关对)的公共衬底(例如，图2所述公共衬底的背侧)施加电位V-。在其他示例中，可以从输入端或输出端(诸如图2所述的输入端20和输出端22)向一个或多个二极管(未示出)传送电位V-，其中一个或多个二极管通过链路108直接从图2所述的链路24和/或链路26电连接至公共衬底(例如，图2所述公共衬底114的背侧)。在一些示例中，电连接至公共衬底的背侧的二极管可位于具有GaN器件的公共衬底上。在其他示例中，二极管在公共衬底上可以为不基于GaN的二极管。在又一些示例中，二极管可接收交替的正电位和低电位，同时二极管仅将电位V-施加于公共衬底。
图9A-9C是分别示出图2所述示例性半导体主体111的基于开关的半导体主体111A、111B、111C的示例的截面分层图。在图9A-9C的示例中，半导体主体111A、111B、111C包括图2所述的GaN衬底112和公共衬底114，并且通过链路108(可对应于图2所述的链路24和/或链路26)施加电位V-。在图9A的示例中，半导体主体111A是双向开关并且还包括指定为二维电子气(2DEG)区域116、氮化镓(GaN)盖120、氮化硅(SiN)层122、源124A、124B、门126A、126B和欧姆接触件128A、128B的电流传导通道。在图9A的示例中，欧姆接触件128A和源124A形成源极端。
2DEG区域116是二维电子气的电流传导通道，其中电子的气二维地自由移动但是在三维上严格受限。在一些示例中，2DEG区域116可以通过两种半导体材料之间的异质结来形成以将电子限制于三角形量子阱。在其他示例中，限制于HEMT的2DEG区域116的电子显示出与MOSFET中的电子相比更高的迁移率，这是因为HEMT利用有意非掺杂的通道，从而减弱了离子化杂质散射的不利效应。
GaN盖120是任选的，并表示氮化镓层，其类似于图2所述的GaN衬底112。在一些示例中，当存在作为栅极的肖特基势垒时，GaN盖120可用于减少泄漏电流。在其他示例中，GaN盖120可以为电子提供附加的阻挡。
氮化硅(SiN)层122是SiN半导体材料的层。在一些示例中，SiN层122钝化通过降低SiN/GaN/AlGaN界面陷阱密度来帮助减少电流崩塌。
源极124A、124B是用于高电子迁移率晶体管(HEMT)的源极端。在一些示例中，HEMT是场效应晶体管，其将两种材料(例如，AlGaN和GaN)之间的结结合有不同的带隙(例如，异质结)作为通道来代替掺杂区域(通常用于MOSFET的情况)。在其他示例中，源极124A、124B是载流子通过其进入通道的区域(例如，2DEG区域116)。
栅极126A、126B是用于HEMT的栅极端。在一些示例中，栅极端126A、126B接收来自驱动器(诸如图3所述的驱动器34A)的驱动信号来将HEMT驱动为“接通”状态。
欧姆接触件128A、128B是用于HEMT的欧姆接触件。在一些示例中，欧姆接触件128A、128B为源极124A、124B提供穿过2DEG区域116的连接。
在一些示例中，半导体主体111A是双向开关，并且可具有通过链路108施加于公共衬底114的背侧的电位V-，这将排斥2DEG区域116中的载流子朝向AlGaN层118并减少电流崩塌。在其他示例中，排斥2DEG区域116中的载流子朝向AlGaN层118可显著降低和/或消除双向开关的电流崩塌。
在一些示例中，通过链路108可将电位V-直接从输入端或输出端(诸如图2所述的输入端20或输出端22)施加于公共衬底114。在其他示例中，可以通过链路108将电位V-从输入端和/或输出端(诸如图2所述的输入端20和/或输出端22)通过二极管(未示出)施加于公共衬底114。
在一些示例中，半导体主体111A可表示半导体器件，其包括：公共衬底，电耦合至电源电路的节点和一个或多个氮化镓(GaN)器件；一个或多个GaN器件，包括与公共衬底的前侧相邻的GaN衬底；二维电子气(2DEG)区域，与GaN衬底相邻并与公共衬底的前侧相对；氮化铝镓(AlGaN)层，与2DEG区域相邻并与GaN衬底相对；以及一个或多个负载端，其中，2DEG区域包括至少部分地基于电耦合至公共衬底的电源电路的节点处的特定电位朝向AlGaN层排斥远离GaN衬底的电子，以及其中特定电位等于或小于一个或多个负载端处的电位。在其他示例中，半导体111A的负载端可表示一个或多个GaN器件的一个或多个漏极端或者一个或多个GaN器件的一个或多个源极端。
在图9B的示例中，半导体主体111B是双向开关并如图9A所描述的包括二维电子气(2DEG)区域116A、116B、氮化镓(GaN)盖120A、120B、氮化硅(SiN)层122A、122B、源极124A、124B、栅极126A、126B以及欧姆接触件128A、128B。在图9B的示例中，半导体主体111B还包括漏极130。
漏极130是用于HEMT的漏极端。在一些示例中，漏极130是载流子通过其离开通道的终端(例如，2DEG区域116)。
在一些示例中，半导体主体111B是具有漏极的双向开关，并且可以具有通过链路108施加于公共衬底114的背侧的电位V-，其排斥2DEG区域116A、116B中的载流子朝向AlGaN层118A、118B并减少电流崩塌。在其他示例中，排斥2DEG区域116中的载流子朝向AlGaN层118可显著减少和/或消除双向开关的电流崩塌。
在一些示例中，电位V-可通过链路108从输入端或输出端(诸如图2所述的输入端20或输出端22)直接施加于公共衬底114。在其他示例中，电位V-可以通过链路108从输入端和/或输出端(诸如图2所述的输入端20和/或输出端22)通过二极管(未示出)施加于公共衬底114。
在图9C的示例中，半导体主体111C可具有或包含两个开关，它们具有相同的极性并在同一方向上阻挡，并且如图9B所描述的包括二维电子气(2DEG)区域116A、116B、氮化镓(GaN)盖120A、120B、氮化硅(SiN)层122A、122B、源极124A、124B、栅极126A、126B、以及欧姆接触件128A、128B和漏极130。在图9C的示例中，半导体主体111C还包括漏极130。
在一些示例中，作为两个GaN开关的半导体主体111C可具有通过链路108施加于公共衬底114的背侧的电位V-，其排斥2DEG区域116A和116B中的载流子朝向AlGaN层118A和118B并减少电流崩塌。在其他示例中，排斥2DEG区域116A和116B中的载流子朝向AlGaN层118A和118B可显著减少和/或消除两个GaN开关的电流崩塌。
在一些示例中，电位V-可通过链路108从输入端或输出端(诸如图2所述的输入端20或输出端22)直接施加于公共衬底114。在其他示例中，电位V-可以通过链路108从输入端和/或输出端(诸如图2所述的输入端20和/或输出端22)通过二极管(未示出)施加于公共衬底114。在又一些示例中，半导体主体111C的两个GaN开关被布置为使得GaN开关在同一方向上阻挡。在一些示例中，半导体主体111C的中点处的栅极128B可用作漏极和/或源极。
图10是示出图2所示示例性半导体主体111的基于二极管的半导体主体111D的示例的截面分层图。在图10的示例中，半导体主体111D具有两个肖特基势垒，并如图2所述包括GaN衬底且与公共衬底114相邻，以及如图8A-8C所述通过链路108施加电位V-。在图10的示例中，半导体主体111D如图8B所述包括二维电子气(2DEG)区域116A、116B、氮化镓(GaN)盖120A、120B以及氮化硅(SiN)层122A、122B以及欧姆接触件128。在图10的示例中，半导体主体111D还包括阳极134A、134B、阴极136、任选的衬底接触件138和任选的横向肖特基二极管140。
半导体主体111D表示具有低前向压降和非常快的切换动作的肖特基二极管。在一些示例中，半导体主体111D可具有形成在金属和创建肖特基势垒的半导体材料之间的金属-半导体结。在其他示例中，半导体主体111D的金属-半导体结中的金属用作阳极，诸如阳极134A、134B。在又一些示例中，半导体主体111D的金属-半导体结中的半导体用作阴极，诸如阴极136。横向肖特基二极管140可以是位于具有另一个GaN肖特基二极管和/或另一个GaN器件(诸如开关或双向开关)的公共衬底上的横向肖特基二极管。
阳极134A、134B表示半导体主体111D的阳极部分，并且是电流通过其流入极化电子器件的电极。阴极136表示半导体主体111D的阴极部分，并且是电流通过其流出极化电子器件的电极。
衬底接触件138表示半导体主体111D的任选部分，并且是通过其可将负极性施加于公共衬底(诸如公共衬底114)的电极。在一些示例中，半导体主体111D可以接收交替的正电位和低电位，但是仅可以经由衬底接触件138将低电位施加于公共衬底。
在一些示例中，半导体主体111D可具有通过链路108施加于公共衬底114的背侧的电位V-，其排斥2DEG区域116A、116B中的载流子朝向AlGaN层118A、118B并减少电流崩塌。在其他示例中，排斥2DEG区域116A、116B中的载流子朝向AlGaN层118A、118B可显著减少和/或消除GaN肖特基二极管的电流崩塌。
在一些示例中，电位V-可通过链路108从输入端或输出端(诸如图2所述的输入端20或输出端22)直接施加于公共衬底114。在其他示例中，电位V-可以通过链路108从输入端和/或输出端(诸如图2所述的输入端20和/或输出端22)通过二极管(未示出)施加于公共衬底114。在又一些示例中，半导体主体111D可使用衬底接触件138来施加电位V-。在一些示例中，GaN肖特基二极管110E可接收来自一个或多个输入和/或输出端的正电位和低电位，并且衬底接触件138仅可以将电位V-施加于公共衬底114。
在一些示例中，半导体主体111D可表示半导体器件，包括：公共衬底，电耦合至电源电路的节点和一个或多个氮化镓(GaN)器件；一个或多个GaN器件，包括与公共衬底的前侧相邻的GaN衬底；二维电子气(2DEG)区域，与GaN衬底相邻并与公共衬底的前侧相对；氮化铝镓(AlGaN)层，与2DEG区域相邻并与GaN衬底相对；以及一个或多个负载端，其中，2DEG区域包括至少部分地基于电耦合至公共衬底的电源电路的节点处的特定电位朝向AlGaN层排斥远离GaN衬底的电子，以及其中特定电位等于或小于一个或多个负载端处的电位。在其他示例中，半导体111D的负载端可表示一个或多个GaN器件的一个或多个阴极电极或者一个或多个GaN器件的一个或多个阳极电极。
图11至图13是分别示出根据本公开的一个或多个方面的包括图2所示示例性电源电路6的示例性半导体封装件的框图。以下在图2的电源电路6的条件下描述图11至图13。
在图11的示例中，半导体封装件150包括半导体主体111E(可对应于半导体主体111)、GaN衬底112、公共衬底114和链路8的链路8A、8B。在图11的示例中，半导体封装件150还包括感应源极156A、156B，其可以对应于图9A至图10所描述的源极124A、124B以及栅极126A、126B。在图11的示例中，半导体封装件还包括通过链路152(其可以对应于图2所述的链路24和/或链路26)和爬电件(creepage)154直接施加于和/或电连接至公共衬底114的电位V-。
感应源极156A、156B是与源极相同的终端的接触件。在一些示例中，栅极驱动器耦合在栅极126A、126B与感应源极接触件156A、156B之间以避免可存在于朝向链路8A、8B的电流路径内的任何电感上的任何寄生压降。在其他示例中，用于链路8A、8B的两个终端和感应源极156A、156B可在半导体封装件外不同地使用但是连接至封装件内的同一终端。
爬电件154表示内部电荷不能自由流动的电绝缘材料。在一些示例中，爬电件154可用于基于可变厚度隔离公共衬底114。在其他示例中，爬电件154可允许将应用于公共衬底114的电极施加电位V-同时将公共衬底114与其他电位隔离。在又一些示例中，半导体封装件可需要将链路8A和8B与公共衬底隔离，其中爬电件154的最小厚度根据环境的污染等级而以各种标准来限定。
在图12的示例中，半导体封装件160A包括半导体主体111F(其可以对应于半导体主体111)、GaN衬底112、公共衬底114和链路8的链路8A、8B。在图12的示例中，半导体封装件160A还包括如图11所述的感应源极156A、156B和栅极126A、126B、通过链路162(可对应于图11所述的链路24、26和/或152)施加于公共衬底114的电位V-、二极管166A、166B以及爬电件164(可对应于图11的爬电件154)。
二极管166A、166B可表示公共衬底114上的不基于GaN的二极管，诸如具有p-n结的半导体二极管。在一些示例中，公共衬底114可通过链路162接收来自输入端和/或输出端(诸如图2所述的输入端20和输出端22)的电位V-。在其他示例中，二极管166A、166B可被配置为分别耦合在V-电位(它们的背侧上)与两个输入端8A和8B之间，并且所有连接均可以在封装件内进行。在又一些示例中，二极管166A、166B可以不位于公共衬底114上而是位于独立的衬底(未示出)上。
在图13的示例中，半导体封装件160B包括半导体主体111G、111H(可对应于半导体主体111)、GaN衬底112、公共衬底114以及链路8的链路8A、8B。在图13的示例中，半导体封装件160B还具有图11所述的感应源极156A、156B和栅极126A、126B、通过链路162(可对应于链路24、26和/或图11所述的链路152)施加于公共衬底114的电位V-、以及爬电件164(可对应于图11所述的爬电件154)。
在图13的示例中，二极管167A、167B表示基于GaN的二极管，诸如图10所述的半导体主体111D。在一些示例中，公共衬底114可通过链路162接收来自输入端和/或输出端(诸如图2所述的输入端20和输出端22)的电位V-。在其他示例中，GaN肖特基二极管167A、167B可被配置为分别耦合在V-电位(在它们的背侧上)与两个输入端8A和8B之间，并且所有连接均在封装件内进行。在又一些示例中，GaN肖特基二极管167A、167B可以不位于公共衬底114上而是位于独立的公共衬底(未示出)上。
图14是示出根据本公开的一个或多个方面的具有位于半导体主体111J上的GaN二极管168A、168B和GaN双向开关174的封装件170的示例的框图。以下在图3的电源电路的条件下描述图14。在图14的示例中，封装件170包括半导体主体111J(可对应于半导体主体30A)、GaN二极管168A、168B(可对应于二极管34A、34B)和GaN双向开关174(可对应于GaN双向开关30A)。在图14的示例中，封装件170还包括图3所述的节点50、52、图10所述的栅极126A、126B、阳极134A、134B以及任选的衬底接触件138A、138B、以及链路172A、172B(向阳极134A、134B提供电位V-并且可对应于图2所述的链路24、26)。在图14的示例中，封装件170包括三个GaN器件(诸如GaN双向开关174和朝向电位V-的GaN二极管168A、168B)，虚线概念性地表示它们在半导体主体111J上的位置。在其他示例中，虚线还可以表示GaN二极管168A、168B可以是任选的并且可以位于独立的封装件上。在又一些示例中，GaN二极管168A、168B可以包括封装件170中的附加二极管和/或开关，封装件170具有连接至输入和/或输出链路(诸如图1所述的链路8的链路8A、8B和链路10的链路10A、10B)的四个电源端。
在图14的示例中，二极管168A、168B的阴极电位可以是电位V-，其可用于芯片表面上的衬底接触件138A、138B。在一些示例中，二极管168A、168B的阴极的电位V-可以通过穿过AlGaN/GaN层(例如，图10所述的AlGaN 118A、118B或者GaN衬底112A、112B)进入衬底(例如图10所述的公共衬底114)的任意垂直沟槽接触件(例如，图10所述的衬底接触件138A、138B)电连接至衬底。在其他示例中，二极管168A、168B的阴极的电位V-可通过从链路172A、172B到金属化岛(未示出)(其支撑半导体主体111J)接合线(未示出)来电连接至衬底。
在一些示例中，二极管168A、168B可仅将电位V-施加于公共衬底(未示出)。在其他示例中，二极管168A、168B可通过衬底接触件138A、138B仅将电位V-施加于公共衬底(未示出)。在又一些示例中，二极管168A、168B可仅将电位V-施加于公共衬底(未示出)的背侧。在一些示例中，二极管168A、168B可位于具有其他GaN器件(诸如图1所述的GaN器件110)的半导体主体111的公共衬底上。在其他示例中，二极管168A、168B可位于独立的公共衬底上。在又一些示例中，二极管168A、168B可以是具有半导体p-n结的基于非GaN的二极管。
图15是示出根据本公开的一个或多个方面的用于减少示例性电源电路6的电流崩塌的示例性操作的流程图。以下在图2的链路24、26、图1的系统1和图2的电源电路6的条件下描述图15。
在图15的示例中，图1所述的控制器单元5可确定电源电路(例如，电源电路6)的节点处的特定电位(例如，电位V-)，其等于或小于包括在与半导体主体(例如，半导体主体111)的公共衬底(例如，公共衬底114)相邻的一个或多个GaN衬底(例如，GaN衬底112)上的一个或多个氮化镓(GaN)器件(例如，GaN器件110)的一个或多个负载端(例如，GaN开关的源极或漏极端、GaN二极管的阴极或阳极电极)处的终端电位(182)。例如，控制器单元5可经由链路8和/或10接收表示电源电路6的一个或多个GaN器件110的特定电位(例如，电位V-)的信息。基于经由链路8和/或10接收的信息，控制器单元5可以经由链路9向电源电路6提供使得电源电路6的特定电位被施加于电源电路6的半导体主体的公共衬底的命令或信号。
在控制器单元5确定特定电位(例如，电位V-)之后，电源电路6可接收来自控制器单元5的信号和/或命令以将电源电路的节点(例如，输入端20、输出端22)处的特定电位(例如，电位V-)施加于(例如，链路24、26)半导体主体(例如，半导体主体111)的公共衬底(例如，公共衬底114)，使得所施加的特定电位(例如，电位V-)减少半导体主体中的电流崩塌量(184)。
在一些示例中，电源电路6可直接将电源电路的节点处的特定电位施加于公共衬底，诸如将电位V-施加于图10所述的公共衬底114。在其他示例中，在控制器单元5确定电路的特定电位之后，电源电路6可接收来自控制器单元5的信号，以将电源电路的节点处的特定电位通过一对二极管施加于公共衬底，诸如通过图14所述的二极管168A、168B将V-施加于公共衬底114。在又一些示例中，可使用开关来代替二极管。
在一些示例中，控制器单元5可通过将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底来施加电源电路的节点处的特定电位。换句话说，控制器单元5可通过将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
在其他示例中，控制器单元5可通过配置一个或多个氮化镓(GaN)器件以将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底来施加电源电路的节点处的特定电位。例如，控制器单元5可通过配置一个或多个GaN器件110以将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
在又一些示例中，控制器单元5可通过配置一个或多个非氮化镓(非GaN)器件来将电源电路的输入端或电源电路的输出端的电位电耦合至公共衬底来施加电源电路的节点处的特定电位。例如，控制器单元5可通过配置一个或多个非GaN器件(例如，二极管、开关等)以将输入端20或输出端22电耦合至半导体主体111的公共衬底114(例如，链路24、26)来施加电位V-。
条款1.一种电源电路，包括半导体主体，半导体主体包括：公共衬底；以及基于氮化镓(GaN)的衬底，包括与公共衬底的前侧相邻的一个或多个GaN器件，其中，公共衬底电耦合至电源电路的节点，该节点处于特定电位，特定电位等于或小于一个或多个GaN器件的一个或多个负载端处的电位。
条款2.根据条款1的电源电路，其中一个或多个负载端选自由以下组成的组中：一个或多个GaN器件的一个或多个漏极端，一个或多个GaN器件的一个或多个源极端，一个或多个GaN器件的一个或多个阴极电极，以及一个或多个GaN器件的阳极电极。
条款3.根据条款1或2的电源电路，其中电源电路的节点处的特定电位包括电源电路的一个或多个输入端或电源电路的一个或多个输出端中的至少一个的电位。
条款4.根据条款1至3中任一项的电源电路，其中一个或多个GaN器件选自由以下组成的组中：一个或多个GaN双向开关，多个GaN开关，多个GaN二极管，以及GaN开关和GaN二极管。
条款5.根据条款1至4中任一项的电源电路，其中一个或多个GaN器件包括一个或多个GaN开关和一个或多个GaN二极管。
条款6.根据条款1至5中任一项的电源电路，其中电源电路的节点是布置在公共衬底的前侧上的一个或多个氮化镓(GaN)器件中的至少一个的电极。
条款7.根据条款6的电源电路，其中一个或多个GaN器件中的至少一个的电极包括GaN二极管的阴极电极或GaN开关的源电极中的至少一个。
条款8.根据条款1至7中任一项的电源电路，其中半导体主体还包括：一个或多个非氮化镓(非GaN)器件，布置在公共衬底的前侧上，电源电路的节点包括一个或多个非GaN器件中的至少一个的电极，并且一个或多个非GaN器件中的至少一个的电极包括非GaN二极管的阴极电极或非GaN开关的源电极中的至少一个。
条款9.根据条款1至8中任一项的电源电路，其中电源电路包括整流器或反相器中的至少一个。
条款10.根据条款1至9中任一项的电源电路，其中一个或多个GaN器件包括以半桥或H桥结构中的至少一个布置的一个或多个GaN开关和一个或多个GaN二极管。
条款11.一种半导体器件，包括：公共衬底，电耦合至电源电路的节点；以及一个或多个氮化镓(GaN)器件。一个或多个GaN器件包括：GaN衬底，与公共衬底的前侧相邻；二维电子气(2DEG)区域，与GaN衬底相邻并与公共衬底的前侧相对；氮化铝镓(AlGaN)层，与2DEG区域相邻并与GaN衬底相对；以及一个或多个负载端，其中2DEG区域包括至少部分地基于与公共衬底电耦合的电源电路的节点处的特定电位从GaN衬底向AlGaN层排斥的电子。
条款12.根据条款11的半导体器件，其中一个或多个负载端选自由以下组成的组中：一个或多个GaN器件的一个或多个漏极端，一个或多个GaN器件的一个或多个源极端，一个或多个GaN器件的一个或多个阴极电极，以及一个或多个GaN器件的一个或多个阳极电极。
条款13.根据条款11或12的半导体器件，其中一个或多个GaN器件选自由以下组成的组中：一个或多个GaN双向开关，多个GaN开关，多个GaN二极管，以及GaN开关和GaN二极管。
条款14.根据条款11至13中任一项的半导体器件，其中公共衬底包括硅衬底。
条款15.根据条款11至14中任一项的半导体器件，其中公共衬底的背侧包括公共衬底的与一个或多个GaN器件的一个或多个电极中的每一个电极电隔离的电极。
条款16.根据条款15的半导体器件，其中电源电路的节点处的特定电位耦合至公共衬底的电极，以及其中特定电位增加从GaN衬底向一个或多个GaN器件的AlGaN层排斥的电子的量。
条款17.一种方法，包括：确定电源电路的节点处的特定电位，特定电位等于或小于一个或多个氮化镓(GaN)器件的一个或多个负载端处的端电位，其中一个或多个GaN器件中的每一个均包括在半导体主体的一个或多个GaN衬底上，一个或多个GaN衬底与半导体主体的公共衬底的前侧相邻；以及向半导体主体的公共衬底施加电源电路的节点处的特定电位，其中施加特定电位减少了半导体主体中的电流崩塌量。
条款18.根据条款17的方法，其中施加电源电路的节点处的特定电位包括：将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底。
条款19.根据条款17或18的方法，其中施加电源电路的节点处的特定电位包括：配置一个或多个氮化镓(GaN)器件，以将电源电路的输入端的输入电位或电源电路的输出端的输出电位电耦合至公共衬底。
条款20.根据条款17至19中任一项的方法，其中施加电源电路的节点处的特定电位包括：配置一个或多个非氮化镓(非GaN)器件，以将电源电路的输入端的电位或电源电路的输出端的电位电耦合至公共衬底。
条款21.一种用于执行上述条款17至20中任一种方法的电源电路。
都可以在通过例如计算设备执行的各种集成电路、芯片集和/或其他器件和/或软件中整体或部分地具体化或执行上述任意方法、器件和电路。这可以包括在一个或多个微控制器、中央处理单元(CPU)、处理核、现场可编程门阵列(FPGA)、可编程逻辑器件(PLD)、一个或多个下层计算设备执行的虚拟设备或者硬件和/或软件的任何其他配置来执行或具体化的处理。
已经描述了各种示例。这些示例和其他示例均包括在本文所附权利要求书的范围内。

Claims (20)

1.一种电源电路，包括：
半导体主体，所述半导体主体包括：
公共衬底；以及
基于氮化镓(GaN)的衬底，包括与所述公共衬底的正侧相邻的一个或多个GaN器件，其中所述公共衬底电耦合至所述电源电路的节点，所述节点处于特定电位，所述特定电位等于或小于所述一个或多个GaN器件的一个或多个负载端处的电位。
2.根据权利要求1所述的电源电路，其中所述一个或多个负载端选自由以下组成的组中：
所述一个或多个GaN器件的一个或多个漏极端，
所述一个或多个GaN器件的一个或多个源极端，
所述一个或多个GaN器件的一个或多个阴极电极，以及
所述一个或多个GaN器件的一个或多个阳极电极。
3.根据权利要求1所述的电源电路，其中所述电源电路的所述节点处的所述特定电位包括所述电源电路的一个或多个输入端或所述电源电路的一个或多个输出端中的至少一个的电位。
4.根据权利要求1所述的电源电路，其中所述一个或多个GaN器件选自由以下组成的组中：
一个或多个GaN双向开关，
多个GaN开关，
多个GaN二极管，以及
GaN开关和GaN二极管。
5.根据权利要求1所述的电源电路，其中所述一个或多个GaN器件包括一个或多个GaN开关和一个或多个GaN二极管。
6.根据权利要求1所述的电源电路，其中所述电源电路的所述节点是布置在所述公共衬底的所述正侧上的所述一个或多个氮化镓(GaN)器件中的至少一个的电极。
7.根据权利要求6所述的电源电路，其中所述一个或多个GaN器件中的至少一个的电极包括GaN二极管的阴极电极或GaN开关的源电极中的至少一个。
8.根据权利要求1所述的电源电路，其中所述半导体主体还包括：
一个或多个非氮化镓(非GaN)器件，布置在所述公共衬底的所述正侧上，其中所述电源电路的所述节点包括所述一个或多个非GaN器件中的至少一个的电极，以及其中所述一个或多个非GaN器件中的至少一个的电极包括非GaN二极管的阴极电极或非GaN开关的源电极中的至少一个。
9.根据权利要求1所述的电源电路，其中所述电源电路包括整流器或反相器中的至少一个。
10.根据权利要求1所述的电源电路，其中所述一个或多个GaN器件包括以半桥或H桥结构中的至少一个布置的一个或多个GaN开关和一个或多个GaN二极管。
11.一种半导体器件，包括：
公共衬底，电耦合至电源电路的节点；以及
一个或多个氮化镓(GaN)器件，所述一个或多个GaN器件包括：
GaN衬底，与所述公共衬底的正侧相邻；
二维电子气(2DEG)区域，与所述GaN衬底相邻并与所述公共衬底的所述正侧相对；
氮化铝镓(AlGaN)层，与所述2DEG区域相邻并与所述GaN衬底相对；以及
一个或多个负载端，
其中所述2DEG区域包括至少部分地基于所述电源电路的与所述公共衬底电耦合的所述节点处的特定电位从所述GaN衬底向所述AlGaN层排斥的电子，以及其中所述特定电位等于或小于所述一个或多个负载端处的电位。
12.根据权利要求11所述的半导体器件，其中所述一个或多个负载端选自由以下组成的组中：
所述一个或多个GaN器件的一个或多个漏极端，
所述一个或多个GaN器件的一个或多个源极端，
所述一个或多个GaN器件的一个或多个阴极电极，以及
所述一个或多个GaN器件的一个或多个阳极电极。
13.根据权利要求11所述的半导体器件，其中所述一个或多个GaN器件选自由以下组成的组中：
一个或多个GaN双向开关，
多个GaN开关，
多个GaN二极管，以及
GaN开关和GaN二极管。
14.根据权利要求11所述的半导体器件，其中所述公共衬底包括硅衬底。
15.根据权利要求11所述的半导体器件，其中所述公共衬底的背侧包括所述公共衬底的与所述一个或多个GaN器件的一个或多个电极中的每一个电极电隔离的电极。
16.根据权利要求15所述的半导体器件，其中所述电源电路的所述节点处的所述特定电位耦合至所述公共衬底的所述电极，以及其中所述特定电位增加从所述GaN衬底向所述一个或多个GaN器件的所述AlGaN层排斥的电子的量。
17.一种方法，包括：
确定电源电路的节点处的特定电位，所述特定电位等于或小于一个或多个氮化镓(GaN)器件的一个或多个负载端处的端电位，其中所述一个或多个GaN器件中的每一个均包括在半导体主体的一个或多个GaN衬底上，所述一个或多个GaN衬底与所述半导体主体的公共衬底的正侧相邻；以及
向所述半导体主体的所述公共衬底施加所述电源电路的所述节点处的所述特定电位，其中施加所述特定电位减少了所述半导体主体中的电流崩塌量。
18.根据权利要求17所述的方法，其中施加所述电源电路的所述节点处的所述特定电位包括：将所述电源电路的输入端的输入电位或所述电源电路的输出端的输出电位电耦合至所述公共衬底。
19.根据权利要求17所述的方法，其中施加所述电源电路的所述节点处的所述特定电位包括：配置所述一个或多个氮化镓(GaN)器件，以将所述电源电路的输入端的输入电位或所述电源电路的输出端的输出电位电耦合至所述公共衬底。
20.根据权利要求17所述的方法，其中施加所述电源电路的所述节点处的所述特定电位包括：配置一个或多个非氮化镓(非GaN)器件，以将所述电源电路的输入端的电位或所述电源电路的输出端的电位电耦合至所述公共衬底。
CN201510112595.4A 2014-03-17 2015-03-13 可操作的氮化镓器件 Active CN104935314B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/216,026 US9472625B2 (en) 2014-03-17 2014-03-17 Operational Gallium Nitride devices
US14/216,026 2014-03-17

Publications (2)

Publication Number Publication Date
CN104935314A true CN104935314A (zh) 2015-09-23
CN104935314B CN104935314B (zh) 2018-10-19

Family

ID=54010403

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510112595.4A Active CN104935314B (zh) 2014-03-17 2015-03-13 可操作的氮化镓器件

Country Status (3)

Country Link
US (2) US9472625B2 (zh)
CN (1) CN104935314B (zh)
DE (1) DE102015204766B4 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106603052A (zh) * 2015-10-15 2017-04-26 英飞凌科技奥地利有限公司 双向常闭型器件和电路
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN110036489A (zh) * 2016-12-13 2019-07-19 瓦威士有限公司 氮化物类电子器件及其制造方法
CN111555412A (zh) * 2020-06-09 2020-08-18 南方电网科学研究院有限责任公司 大功率直流充电系统

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9571086B1 (en) * 2012-12-05 2017-02-14 Lockheed Martin Corporation Bi-directional switch
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
US9548731B2 (en) 2015-06-16 2017-01-17 Tagore Technology, Inc. High performance radio frequency switch
JP7108602B2 (ja) * 2017-03-31 2022-07-28 パナソニックホールディングス株式会社 双方向スイッチ及びそれを備える双方向スイッチ装置
US11418125B2 (en) 2019-10-25 2022-08-16 The Research Foundation For The State University Of New York Three phase bidirectional AC-DC converter with bipolar voltage fed resonant stages
EP3813240A1 (en) * 2019-10-25 2021-04-28 Epinovatech AB Ac-dc converter circuit
US20210281189A1 (en) * 2020-03-03 2021-09-09 Navitas Semiconductor Limited Active bridge rectifier
JP2021197803A (ja) * 2020-06-12 2021-12-27 キヤノン株式会社 整流回路および無線電力伝送装置
CN111863806A (zh) * 2020-07-30 2020-10-30 西安电子科技大学 双向阻断的单片异质集成Cascode结构场效应晶体管及制作方法
DE102020214265A1 (de) 2020-11-12 2022-05-12 Universität Paderborn Vorrichtung zur gleichtaktarmen Umrichtung von Wechselspannung
EP4115449A4 (en) * 2021-05-25 2023-08-02 Innoscience (Suzhou) Semiconductor Co., Ltd. BIDIRECTIONAL NITRIDE-BASED SEMICONDUCTOR SWITCHING DEVICE AND METHOD OF MANUFACTURE THEREOF
US20220416777A1 (en) 2021-06-29 2022-12-29 Navitas Semiconductor Limited Circuits and methods for controlling a voltage of a semiconductor substrate
CN115940676A (zh) * 2021-09-24 2023-04-07 台达电子企业管理（上海）有限公司 供电装置、三相供电系统及控制方法
US11923816B2 (en) * 2022-01-31 2024-03-05 Cambridge Gan Devices Limited III-nitride power semiconductor based heterojunction device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051439A (zh) * 2006-04-05 2007-10-10 株式会社半导体能源研究所 半导体器件、显示装置、以及电子设备
US20080143421A1 (en) * 2006-12-14 2008-06-19 Manabu Yanagihara Bidirectional switch and method for driving bidirectional switch
CN102027594A (zh) * 2008-01-23 2011-04-20 意法半导体有限公司 回授式组件块与二极管桥式整流器及方法
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
CN103219910A (zh) * 2012-01-24 2013-07-24 英飞凌科技奥地利有限公司 功率转换器电路

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336533B2 (en) 2006-01-23 2008-02-26 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
CN104300771B (zh) * 2006-06-06 2018-10-30 威廉·亚历山大 通用功率变换器
EP2188842B1 (en) 2007-09-12 2015-02-18 Transphorm Inc. Iii-nitride bidirectional switches
US8076699B2 (en) 2008-04-02 2011-12-13 The Hong Kong Univ. Of Science And Technology Integrated HEMT and lateral field-effect rectifier combinations, methods, and systems
US7943955B2 (en) 2009-01-27 2011-05-17 Infineon Technologies Austria Ag Monolithic semiconductor switches and method for manufacturing
US7915645B2 (en) 2009-05-28 2011-03-29 International Rectifier Corporation Monolithic vertically integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8530938B2 (en) 2009-12-10 2013-09-10 International Rectifier Corporation Monolithic integrated composite group III-V and group IV semiconductor device and method for fabricating same
US8981380B2 (en) 2010-03-01 2015-03-17 International Rectifier Corporation Monolithic integration of silicon and group III-V devices
WO2012176449A1 (ja) 2011-06-23 2012-12-27 パナソニック株式会社 双方向スイッチの等価回路、双方向スイッチのシミュレーション方法、及び双方向スイッチのシミュレーション装置
US9147701B2 (en) * 2011-09-22 2015-09-29 Raytheon Company Monolithic InGaN solar cell power generation with integrated efficient switching DC-DC voltage convertor
US20140070627A1 (en) 2012-09-07 2014-03-13 International Rectifier Corporation Integrated Group III-V Power Stage
US9324645B2 (en) * 2013-05-23 2016-04-26 Avogy, Inc. Method and system for co-packaging vertical gallium nitride power devices
US9472625B2 (en) * 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
US20160079233A1 (en) 2014-09-15 2016-03-17 Infineon Technologies Austria Ag Iii-v semiconductor material based ac switch

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101051439A (zh) * 2006-04-05 2007-10-10 株式会社半导体能源研究所 半导体器件、显示装置、以及电子设备
US20080143421A1 (en) * 2006-12-14 2008-06-19 Manabu Yanagihara Bidirectional switch and method for driving bidirectional switch
CN102027594A (zh) * 2008-01-23 2011-04-20 意法半导体有限公司 回授式组件块与二极管桥式整流器及方法
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
CN103219910A (zh) * 2012-01-24 2013-07-24 英飞凌科技奥地利有限公司 功率转换器电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106603052A (zh) * 2015-10-15 2017-04-26 英飞凌科技奥地利有限公司 双向常闭型器件和电路
CN110036489A (zh) * 2016-12-13 2019-07-19 瓦威士有限公司 氮化物类电子器件及其制造方法
CN110036489B (zh) * 2016-12-13 2022-06-21 瓦威士有限公司 氮化物类电子器件及其制造方法
CN109545850A (zh) * 2017-09-22 2019-03-29 新唐科技股份有限公司 半导体元件及其制造方法
CN109545850B (zh) * 2017-09-22 2021-12-31 新唐科技股份有限公司 半导体元件及其制造方法
CN111555412A (zh) * 2020-06-09 2020-08-18 南方电网科学研究院有限责任公司 大功率直流充电系统

Also Published As

Publication number Publication date
CN104935314B (zh) 2018-10-19
US20150263100A1 (en) 2015-09-17
US20160351559A1 (en) 2016-12-01
DE102015204766B4 (de) 2023-01-12
US9472625B2 (en) 2016-10-18
US9911731B2 (en) 2018-03-06
DE102015204766A1 (de) 2015-09-17

Similar Documents

Publication Publication Date Title
CN104935314A (zh) 可操作的氮化镓器件
CN111095531B (zh) 具有辅助栅极结构的功率半导体器件
KR100868103B1 (ko) 집적 ⅲ-질화물 파워 디바이스
US9184243B2 (en) Monolithic composite III-nitride transistor with high voltage group IV enable switch
US9654001B2 (en) Semiconductor device
CN102460709B (zh) 电力变换装置
TWI499058B (zh) 氮化鎵二極體及積體組件
US9130570B2 (en) Four quadrant bidirectional switch
US9691889B2 (en) Integrated power device
KR20160031972A (ko) Iii-v족 반도체 재료 기반 ac 스위치
JP2008153748A (ja) 双方向スイッチ及び双方向スイッチの駆動方法
WO2011117948A1 (ja) 双方向スイッチ素子及びそれを用いた双方向スイッチ回路
TWI682515B (zh) 具有分布閘極之功率電晶體
CN107004674B (zh) 半导体模块以及半导体模块的叠层布置
TW202332157A (zh) 用於電池管理的氮化物基雙向開關裝置及其製造方法
JP2020099039A (ja) 双方向スイッチ
JP2016115528A (ja) 半導体遮断器
KR101559111B1 (ko) 양방향 스위칭 소자 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant