CN105428322A - 基于iii-v族半导体材料的ac开关 - Google Patents

基于iii-v族半导体材料的ac开关 Download PDF

Info

Publication number
CN105428322A
CN105428322A CN201510587800.2A CN201510587800A CN105428322A CN 105428322 A CN105428322 A CN 105428322A CN 201510587800 A CN201510587800 A CN 201510587800A CN 105428322 A CN105428322 A CN 105428322A
Authority
CN
China
Prior art keywords
semiconductor
face terminals
iii
switch
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510587800.2A
Other languages
English (en)
Inventor
G·德伯伊
G·库拉托拉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105428322A publication Critical patent/CN105428322A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/72—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region
    • H03K17/725—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices having more than two PN junctions; having more than three electrodes; having more than one electrode connected to the same conductivity region for ac voltages or currents
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0009—AC switches, i.e. delivering AC power to a load
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0054—Gating switches, e.g. pass gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本发明的各个实施例涉及一种基于III-V族半导体材料的AC开关。描述了一种功率电路，其包括半导体裸片和耦合结构。半导体裸片包括共同衬底以及形成在共同衬底顶部上的III-V半导体层。至少一个双向开关器件至少部分地形成在III-V半导体层内。至少一个双向开关具有至少第一负载端子和第二负载端子。耦合结构配置用于将半导体裸片的共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中最低的电位。

Description

基于III-V族半导体材料的AC开关
背景技术
III-V族化合物是通过将选自元素周期表的第III族和第V族的元素组合所形成的化合物。III族元素包括硼(B)、铝(Al)、镓(Ga)、铟(In)和钛(Ti)。V族元素包括氮(N)、磷(P)、砷(As)、锑(Sb)和铋(Bi)。
诸如氮化镓(GaN)的III-V族化合物有时用作用于半导体器件的制造材料。例如，基于III-V半导体的(III-Vsemiconductorbased)半导体器件可以是如下的半导体器件：其至少部分地形成在沉积于半导体裸片衬底(例如硅(Si)衬底、碳化硅(SiC)衬底、或由展现了与Si或SiC类似的电学和化学特性的材料所制成的其他类似类型的衬底)顶部上的GaN层或其他III-V族半导体材料层内。
在半导体器件制造中使用诸如GaN的III-V族材料的一个主要优点在于，III-V半导体材料具有应变诱导的(strain-induced)压电电荷特性，其允许固有地具有低导通电阻(RDSON)的导电沟道(例如二维电子气区域[2DEG])形成在III-V族半导体材料层内而并未对III-V族半导体材料层掺杂。通过消除对III-V族半导体材料层的掺杂的需求，降低了与基于III-V族半导体材料的半导体器件相关联的总的杂质散射效应，因此与其他半导体器件相比，允许本征载流子迁移率更容易地形成在导电沟道中。
不幸的是，III-V半导体材料层对于“陷阱”敏感。陷阱是由于与III-V族半导体材料相关联的潜在地较大的带隙而在III-V族半导体材料中形成的区域。与允许移动载流子行进通过相邻的导电沟道不同地，III-V半导体层倾向于通过从导电沟道俘获或拉出移动载流子、并且将该移动载流子保留在III-V族半导体层的陷阱内，而在导电沟道处造成“电流崩塌”。半导体器件的RDSON直接正比于其俘获率以及电流崩塌的量。例如，电流崩塌可以使得基于III-V半导体的半导体器件以一百的因子而增大其额定RDSON。至少部分地形成在设置在半导体本体的衬底顶部上的III-V族半导体层内的基于III-V半导体的半导体器件、尤其是基于GaN的半导体器件，可以具有比其他半导体器件反常地更高的陷阱率。得到的高RDSON可以使得基于III-V半导体的半导体器件无法用于一些(如果不是所有的话)高电子迁移率效应晶体管(HEMT)应用。
发明内容
通常，本公开的电路和技术可以使得能够动态配置半导体裸片，以便于：在形成于单个共同衬底顶部上的III-V族半导体材料的层中防止电流崩塌；并且允许半导体裸片支持多个基于III-V半导体的半导体器件(例如用作双向开关)至少部分地形成并集成在III-V族半导体层内，以用于向AC负载供电。耦合结构(例如，作为半导体裸片的外部部件，或者集成在裸片自身上)可以确保半导体裸片的共同衬底耦合至可用的最低电位(例如双向开关的最低电位负载端子)。通过确保共同衬底的电位处于或者近似处于与可用最低电位相同的电位下(例如，在几伏内)，甚至当可用最低电位的位置改变时，耦合结构也动态地配置半导体裸片以将行进在导电沟道内的移动载流子排斥远离III-V半导体层的陷阱。
在一个示例中，功率电路包括半导体裸片，该半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层。至少一个双向开关器件至少部分地形成在III-V族半导体层内，并且该至少一个双向开关至少包括第一负载端子和第二负载端子。功率电路也包括耦合结构，该耦合结构配置用于将半导体裸片的共同衬底动态地耦合至在第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。
在另一示例中，半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层。半导体裸片也包括双向开关器件，该双向开关器件至少部分地形成在III-V族半导体层内，并且该双向开关器件至少具有第一负载端子和第二负载端子。半导体裸片也包括耦合结构，该耦合结构配置用于将共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。
在另一示例中，一种方法包括，操作半导体裸片，该半导体裸片包括共同衬底以及形成在该共同衬底顶部上的III-V族半导体层，其中至少一个双向开关器件至少部分地形成在III-V族半导体层内，该至少一个双向开关至少具有第一负载端子和第二负载端子。该方法还包括，将半导体裸片的共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位。
在下文中在附图和说明书中列出了一个或多个示例的细节。从说明书和附图以及从权利要求书，本公开的其他特征、目标和优点将变得显而易见。
附图说明
图1－图3是示出了根据本公开一个或多个方面的用于向AC负载供电的示例性系统的方框图。
图4A和图4B是示出了图1－图3中所示的示例性系统的示例性MOSFET型AC开关的电路图。
图5A－图5C是示出了图1－图3中所示的示例性系统的示例性基于III-V半导体的AC开关的电路图。
图6是示例性基于III-V半导体的AC开关的分层剖视图。
图7A和图7B是示出了根据本公开一个或多个方面的用于动态地配置基于III-V半导体的AC开关的示例性供电电路的电路图。
图8A是示出了图7A中所示功率电路的电压特性的定时图。
图8B是示出了图7B中所示功率电路的电压特性的定时图。
图9A是示例性半导体裸片的分层剖视图，其包括与共用了与图5A所示的示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的示例。
图9B是示出了用于图9A中所示示例性半导体裸片的示例性接合可选例的概念图。
图10是示例性半导体裸片的分层剖视图，其包括与共用了与图5A所示的示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图11A和图11B是示例性半导体裸片的分层剖视图，其包括与共用了与图5A所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图11C是示出了图11A和图11B的耦合结构的附加示例的示例性元件的电路图。
图12是示例性半导体裸片的分层剖视图，其包括与共用了与图5B所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图13是示例性半导体裸片的分层剖视图，其包括与共用了与图5B所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图14A和图14B是示例性半导体裸片的分层剖视图，其包括与共用了与图5B所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图15是示例性半导体裸片的分层剖视图，其包括与共用了与图5C所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的示例。
图16是示例性半导体裸片的分层剖视图，其包括与共用了与图5C所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图17A和图17B是示例性半导体裸片的分层剖视图，其包括与共用了与图5C所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7A的耦合结构的附加示例。
图18是示例性半导体裸片的分层剖视图，其包括与共用了与图5A所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7B的耦合结构的附加示例。
图19是示例性半导体裸片的分层剖视图，其包括与共用了与图5B所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7B的耦合结构的附加示例。
图20是示例性半导体裸片的分层剖视图，其包括与共用了与图5C所示示例性基于III-V半导体的AC开关相同结构的示例性双向基于III-V半导体的开关横向地集成的图7B的耦合结构的附加示例。
图21是示出了根据本公开一个或多个方面的图7B中所示示例性功率电路的示例性操作的流程图。
具体实施方式
一些电子器件(例如晶体管、二极管、开关等)是基于半导体的，或者换言之，形成在由半导体材料制成的半导体裸片上。在一些应用中，III-V化合物用作用于半导体器件的制造材料。III-V化合物通过将选自元素周期表的III族或V族的元素组合而形成。III-V化合物的示例包括氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化铝(AlN)、磷化铝(AlP)、砷化铝(AlAs)、锑化铝(AlSb)、氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、锑化镓(GASb)、氮化铟(InN)、磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、氮化钛(TiN)、磷化钛(TiP)、砷化钛(TiAs)和锑化钛(TiSb)。使用III-V半导体材料形成的半导体器件，在此称作基于III-V半导体的器件。例如，基于III-V半导体的器件的一个示例是基于GaN的双向开关。基于GaN的双向开关可以由至少部分地形成在层叠于例如由硅(Si)或碳化硅(SiC)制成的衬底顶部的GaN层内的一个或多个基于GaN的器件(例如两个GaN开关)制造。该一个或多个GaN器件可以形成在位于层叠于GaN层顶部上的氮化铝镓(AlGaN)层的界面处，并且该一个或多个GaN器件的导电沟道可以位于GaN层的边界或邻接AlGaN层的部分内。
基于III-V半导体的器件、诸如基于GaN的半导体器件，与其他类型半导体器件相比，可以以较低成本具有更高程度的性能。基于GaN的半导体器件具有高的饱和速度(例如，与Si的1×107cm/s相比，对于GaN为2.5×107cm/s)以及改进的击穿场强(例如与Si的～3×105V/cm(3MV/cm)相比，对于GaN为5×105V/cm(3MV/cm))。基于GaN的半导体器件也可以具有直接和大的带隙(与硅的1.1eV相比，对于GaN例如为3.4eV)，允许较低的比导通电阻(“RDSON”)和高的工作温度。
使用GaN层的一个优点是，GaN具有应变诱导的压电电荷，该应变诱导的压电电荷允许导电沟道(例如二维电子气(2DEG)区域)形成在基于GaN的半导体器件内而无需掺杂GaN材料。消除了对GaN材料掺杂的需求，可以减少基于GaN的半导体材料的杂质散射效应，这可以允许本征载流子迁移率自由地形成在具有低导通电阻(RDSON)的当前导电沟道(例如2DEG区域)中。
不幸的是，GaN层对所谓的“陷阱”敏感。陷阱通常指由于与GaN材料相关联的潜在地大的带隙而可以在GaN层中形成的区域。也即，陷阱是GaN层中的局部缺陷，诸如碳原子，该碳原子引入了恰好位于价带和导带之间能级。根据Shockley-Read-Hall统计，如果陷阱的能级位于价带和导带中间，那么该陷阱对于捕获电子是特别有效的。与允许移动载流子行进通过导电沟道不同，GaN层倾向于通过从导电沟道捕获或拉出移动载流子并且将移动载流子保留在GaN层陷阱内，而在导电沟道处引起“电流崩塌”。也即，当正在经历电流崩塌时，由于缺乏移动通过导电沟道的移动载流子，导致基于GaN的器件可能不再支持满载电流。电流崩塌可以引起跨基于GaN的器件的正向电压降的显著增大(例如从1或2V至近似400V)。
半导体器件的RDSON可能由于从导电沟道捕获移动载流子而恶化。术语“动态RDSON”描述了器件的RDSON可以由于之前施加的阻断电压而恶化的事实；也即，来自2DEG的可用移动载流子的一部分被捕获在陷阱中并且仅非常缓慢地释放(例如在ms至秒的时间范围内)。例如，陷阱可以导致以一百的因子而增大基于III-V半导体的器件的额定RDSON。基于III-V半导体的半导体器件、尤其是具有III-V半导体层以及Si或SiC的共同衬底两者的基于III-V半导体的半导体器件，与其他半导体器件相比，可以具有更高的陷阱率。由更高陷阱率所导致的更高RDSON，可以使得基于III-V半导体的半导体不可用于一些(如果不是所有的话)功率器件或其他应用。
使得基于III-V半导体的半导体器件不可用作HEMT的相同的高RDSON也可以防止III-V半导体用于形成横向器件结构。例如，当与非常高欧姆衬底(诸如Si或SiC衬底)组合在一起时，由III-V半导体层所引起的电流崩塌可能阻碍在单个共用的或共同的衬底上集成多于一个基于III-V半导体的器件(例如开关)。
在III-V半导体层中发现的陷阱，对于施加至共同衬底的背面接触的电压是极端敏感的。尤其是在低电阻的Si衬底的情形中，其通常用于制造Si上GaN技术。由于上述的对于施加至衬底的背面接触的电压的极端敏感，背面电位立即传输到III-V半导体层表面处，并且在一些示例中，可以激活在III-V半导体层中陷阱与2DEG区域之间的交互，并且从而导致性能损失。
通常，本公开的电路和技术可以使得能够动态配置基于III-V半导体的半导体裸片，以便于防止在其III-V半导体层中电流崩塌、以及允许基于III-V半导体的半导体裸片支持在单个共同衬底上横向集成多个基于III-V半导体的器件(例如，用作双向开关，或者其他用途)，以便向AC负载供电。耦合结构(例如配置用作基于III-V半导体的半导体裸片的内部或外部部件)用于确保基于III-V半导体的半导体裸片的单个共同衬底耦合至最低可用电位(例如，至少部分地形成在III-V半导体层内的基于III-V半导体的双向开关的最低负载端子电位)。通过确保共同衬底至少近似处于与最低可用电位相同的电位处或附近(例如减去跨耦合结构的电压降)，即便最低电位位置改变，耦合结构通过重复地将基于III-V半导体的半导体裸片重新配置以将行进在基于III-V半导体的半导体裸片的导电沟道内的移动载流子排斥远离III-V半导体层的陷阱从而防止了在III-V半导体层中电流崩塌。
例如，如果基于III-V半导体的半导体裸片配置作为具有用于为AC负载供电的两个负载端子的基于III-V半导体的双向开关，跨双向开关的负载端子的电压的极性可以交替、并且使得最低电位的位置改变。换言之，双向开关的最低电位负载端子可以周期地在一个负载端子与另一个负载端子之间交替。耦合结构，或者通过其自身配置或者在受控于控制器时，自动地重新配置基于III-V半导体的半导体裸片，以便：通过使得共同衬底从电耦合至之前的最低电位负载端子而切换至电耦合至当前最低电位负载端子，而针对最低点位负载端子的位置的改变而进行校正。
以如此方式，不论移动载流子在基于III-V半导体的半导体裸片的导电沟道内移动方向，耦合结构防止移动载流子被III-V半导体层俘获。通过支持多个基于III-V半导体的器件的集成、并且可操作在AC环境和DC环境两者之中，根据这些技术的基于III-V半导体的半导体裸片可以用于之前无法使用基于III-V半导体的半导体器件的各种HEMT类型和横向器件类型的应用。
图1－图3是示出了根据本公开一个或多个方面的用于向AC负载4供电的示例性系统1A－1C(共同称为“系统1”)的方框图。在图1－图3所示每个示例中，系统1具有多个分隔并且不同的部件，然而每个系统1可以包括提供了在此所述系统1功能的附加的或更少的部件。
在图1－图3中的每一个中，控制器单元5示出为是系统1的可选部件。控制器单元5可以经由链路9A－9C(共同称为“链路9”)与系统1的各个部件交换信息，以控制系统1的各个部件。例如，AC开关6、AC电源2和AC负载4可以经由链路9而与控制器单元5交换信息。控制器单元5可以经由链路9B发送使得AC开关6断开或闭合的一个或多个命令或信号，以控制AC电源2与AC负载4之间的电能流动。控制器单元5可以经由链路9B接收指示在AC开关6处的电压和/或电流的信息。控制器单元5可以经由链路9A和9C与AC电源2和AC负载4交换信息，例如用于产生用于控制AC开关6的控制信号或命令。在一些示例中，控制器单元5可以与系统1的至少一部分部件电隔离。例如，控制器单元5可以与AC电源2、AC负载4和/或AC开关6电隔离(例如借由嵌入在链路9中的一个或多个光耦合器或经由其他隔离技术)。
控制器单元5可以包括硬件、软件、固件的任何合适设置，或者其任意组合，以执行有助于控制器单元5在此诸如但不限于控制耦合结构或者驱动AC开关6的晶体管栅极的技术。例如，控制器单元5可以包括任意一个或多个驱动器、微处理器、数字信号处理器(DSP)、专用集成电路(ASIC)、现场可编程门阵列(FPGA)或任何其他集成或分立的逻辑电路，以及这些部件的任意组合。当控制器单元5包括软件或固件时，控制器单元5进一步包括用于存储并执行软件或固件的任何必要硬件，诸如一个或多个处理器或处理单元。通常，处理单元可以包括一个或多个微处理器、DSP、ASIC、FPGA或任何其他等价的集成或分立逻辑电路，以及这些部件的任意组合。
图1示出了系统1A，其经由AC开关6控制了在链路8和10之上在AC电源2和AC负载4之间行进的(单相)AC电流的流动。AC电源2和AC负载4经由中性(neutral)链路12而连接。
存在AC电源2的多个示例，并且可以包括但不限于AC电网、DC/AC电源转换器、变压器输出、工作在能量回收模式下的电动机、或者能够输出AC电压和/或AC电流以用于向AC负载4供电的任何其他形式AC电源。
存在AC负载4的多个示例，并且可以包括但不限于AC电网(例如，从风车、太阳能面板、或向AC电网提供能量的其他可再生能源，接收能量)、单独(island)AC电网(例如住宅家庭、远程区域家庭等)、AC电动机、变压器输入(例如50Hz隔离变压器等)或从诸如AC电源2的AC电源接收AC电压或AC电流的任何其他类型电子装置和/或电路。
通常，系统1A依赖于AC开关6操作作为中间装置，以便按照用于向AC负载4供电的方式来控制由AC电源2所提供电能的流动。AC开关6可以通过闭合在链路8和10之间的跨AC开关6两个负载端子的导线连接，而将AC负载4电耦合(例如连接)至AC电源2。AC开关6可以通过断开跨AC开关6两个负载端子的导线连接，而将AC负载4从AC电源2去耦合(例如断开)。AC开关6可以包含在分隔的外壳中，并且因此与将AC电源2连接至AC负载4的中性链路12电隔离。在一些示例中，AC开关6是可以沿两个方向阻断和导通电流的一个或多个双向(例如“双边”)基于晶体管的开关和/或二极管。
图2示出了控制了行进在AC电源2和AC负载4之间的三相AC电流的流动的系统1B。不同于作为单相AC电源系统的系统1A，三相系统1B依赖于三相AC开关以控制能量在AC电源2和AC负载4之间的流动。AC开关6A-6C的每个都代表了图1的AC开关6的示例。AC开关6A-6C的每个控制了行进在AC电源2和AC负载4之间三相AC电流的各自一相的流动。例如，AC开关6A可以控制在链路8A和10A之上行进在AC电源2和AC负载4之间的AC电流的R相的流动。AC开关6B可以控制在链路8B和10B之上行进在AC电源2和AC负载4之间的AC电流的S相的流动。以及AC开关6C可以控制在链路8C和10C之上行进在AC电源2和AC负载4之间的AC电流的T相的流动。
系统1B包括可选的、连接了AC电源2和AC负载4的中性链路12。换言之，一些三相应用可以包括中性链路12，而其他三相应用可以不包括。中性链路12与AC开关6A-6C的每个隔离。
系统1B中AC电源2代表了三相AC电源，并且AC负载4代表了三相AC负载。AC电源2的示例包括三相AC电网、在回收模式下的三相AC电动机，而AC负载4的示例包括三相AC电动机、三相AC电网等。
尽管图1和图2中并未具体示出，本领域技术人员将知晓的是，在一些国家(例如北美国家)中，图1和图2的AC电源2和AC负载4可以“导线间(line-to-line)”地连接成两相AC设置，而不是三相或单相AC设置。换言之，其中AC电源2和AC负载4配置成两相AC设置的示例系统中，AC电源2和AC负载4可以由两个AC开关(例如AC开关6A和6B)而不是图2中所示三个AC开关6A-6C所分隔。
附加的，尽管图2中并未具体示出，本公开也认识到，存在一些三相AC电源应用(例如“矩阵转换器”)，需要比图2中所示的仅三个AC开关6A-6C更多的多于三个AC开关。例如，在矩阵转换器中，三相AC电源使用九个AC开关6连接至三相负载。
图3示出了通过依赖于电源转换器18而控制了行进在DC电源2和AC负载4之间AC电流的流动的系统1C。电源转换器18经由链路16A和16B耦合至DC电源2。电源转换器18经由链路10和12耦合至DC负载4。电源转换器18包括DC/AC转换器14以及耦合至DC/AC转换器14的输出的AC开关6。电源转换器18依赖于AC开关6，以通过断开或闭合在链路8和10之间的链路连接而将DC/AC转换器14的输出与AC负载4的输入连接和去连接。
AC开关6可以与链路12电隔离。在一些示例中，DC/AC转换器14具有单相输出。在其他示例中，DC/AC转换器14具有三相输出，其中多个AC开关可以用于将AC负载4与DC/AC转换器14的输出连接和去连接。
图4A和图4B是分别示出了AC开关6D和6E的电路图，作为图1-图3中所示系统1的开关6中的任何的示例。例如，AC开关6D和6E的每个可以由系统1用于控制在AC电源2和AC负载4之间电能的流动。
AC开关6D和6E是双向阻断和导通开关的示例。也即，AC开关6D和6E的每个包括两个单向MOSFET型装置20A和20B，它们背对背(另外称作“反串联”)设置以形成配置作为双向开关的单个装置，以沿两个方向阻断和导通电流。通常，甚至当断开时，单向器件20A和20B的每个各自MOSFET的本征本体二极管也将总是导通沿一个方向流动的电流。通过如图4A和图4B中所示“反串联”地设置单向器件20A和20B，两个单向器件20A和20B的组合可以用于形成单个双向阻断和导通开关，其可以以如此方式控制以阻断和导通沿两个方向流动的电流。
例如，开关6D和6E每个可以被控制以便于传导从AC负载4流动至AC电源2的电流，并且可以被控制以便于传导从AC电源2流向AC负载4的电流。开关6D和6E可以每个被控制以便于阻断从AC负载4流向AC电源2的电流，并且可以被控制以便于阻断从AC电源2流向AC负载4的电流。
图4A示出了共用了“共同源极”的背对背或反串联地设置的AC开关6D的单向器件20A和20B。换言之，单向器件20A和20B的各自漏电极在AC开关6D的相对端部处，并且各自源电极在AC开关6D的中部的单个节点处耦合在一起。共同源极设置的一个优点是，单向器件20A和20B的两个栅极驱动电极可以连接至共用参考点21。以如此方式，共同源极设置可以允许单向器件20A和20B两者通过使用在参考点21处耦合至AC开关6D的(例如控制器单元5的)单个栅极驱动器而导通。换言之，AC开关6D可以经由链路9B耦合至控制了AC开关6D栅极的控制器单元5的单个驱动器。
图4B示出了共用了“共同漏极”的背对背或反串联地设置的AC开关6D的单向器件20A和20B。换言之，单向器件20A和20B的各自源电极在AC开关6E的相对端部处，并且各自漏电极在AC开关6E的中部共用。在共同漏极配置中，需要两个分离栅极驱动器以控制单向器件20A和20B，因为不同于AC开关6D的情形，单向器件20A和20B的各自栅极电极的参考电位是分离的、并且并未在共同参考点处共用。AC开关6E可以经由链路9B的链路19A以及链路9B的链路19B，而耦合至控制了AC开关6E栅极的控制器单元5的各自驱动器。
图4A和图4B中所示共同源极和共同漏极的反串联设置两者的一个缺点是，每个设置需要两个MOSFET(例如单向器件20A和20B)。依赖于两个MOSFET以执行单个双向阻断和导通开关的功能，与并未依赖于反串联设置的AC开关6的其他示例相比，这倍增了AC开关6D和6E的成本、大小和RDSON(导通状态电阻)。
图5A-图5C是示出了示例性基于III-V半导体的AC开关6F-6H的电路图，作为图1-图3中所示系统1的开关6的示例。例如，AC开关6F-6H的每个可以由系统1用于控制在AC电源2和AC负载4之前电能的流动。类似于图4A和图4B的AC开关6D和6E，AC开关6F-6H的每个配置用作单个双向阻断和导通AC开关，其传导并且阻断电流沿两个相反方向两者的流动。
例如，开关6F-6H可以每个被控制以便于传导从AC负载4流向AC电源2的电流，并且可以被控制以便于传导从AC电源2流向AC负载4的电流。开关6F-6H可以每个被控制以便于阻断从AC负载4流向AC电源2的电流，并且可以被控制以便于阻断从AC电源2流向AC负载的电流。
图5A和图5B示出了每个具有两个III-V半导体HEMT器件22A和22B的AC开关6F和6G。不同于类似AC开关6D和6E反串联地连接两个单向MOSFET型器件，AC开关6F和6G依赖于III-V半导体HEMT器件22A和22B的反串联设置，以执行电流的双向阻断和传导。
图5A示出了具有采用共同源极的反串联设置的III-V半导体HEMT开关器件22A和22B的AC开关6F。AC开关6F可以经由链路9B耦合至控制了AC开关6F栅极的控制器单元5的单个驱动器。
图5B示出了具有采用共同漏极的反串联设置的III-V半导体HEMT开关器件22A和22B的AC开关6G。AC开关6G可以经由链路9B的链路19A和链路9B的链路19B而耦合至控制了AC开关6G栅极的控制器单元5的各自驱动器。
对于AC开关6F和6G的每个，III-V半导体HEMT开关器件22A和22B可以形成在分立半导体本体或裸片上，或者备选的，可以形成(例如使用单片集成技术)作为在共用了单个共同衬底的单个半导体本体或裸片上的横向器件。
图5C示出了作为配置用于从两个方向阻断和传导电流的单个III-V半导体HEMT器件的AC开关6H。AC开关6H可以形成作为在共用了单个共同衬底的单个半导体本体或裸片上的横向器件。AC开关6H是“真双向开关”设置，并且仅需要单个器件。在图5C的示例中，AC开关6H配置作为单片集成双向开关，其中两个晶体管共用了有源器件区域的一部分。AC开关6H包括两个负载端子130A和130B以及两个栅极电极以用于控制电流流动。形成了开关6H的两个晶体管22C和22D共用了共同漂移区域以沿两个方向阻断和传导电流。AC开关6H可以经由链路9B的19A和链路9B的19B而耦合至控制了AC开关6H的双栅极的控制器单元5的各自驱动器。
图6是示例性AC开关6I的分层剖视图。在图6的示例中，AC开关6I是形成在半导体裸片111内的常通GaN晶体管。半导体裸片111包括GaN层112、共同衬底114、二维电子气(2DEG)区域116、AlGaN层118、和GaN封盖120、以及钝化层122。
半导体裸片111进一步包括AC开关6H的源极区域124A和124B、栅极区域126A和126B、以及欧姆接触128A和128B。欧姆接触128A和源极124A一起形成了AC开关6H的第一负载端子130A，而欧姆接触128B和源极124B一起形成了AC开关6H的另一负载端子130B。尽管图6示出了肖特基栅极结构，应该理解的是，该器件概念可以与诸如p型掺杂AlGaN栅极结构的不同类型栅极结构组合，以形成栅极注入晶体管。
作为一个示例，参照图1的系统1A，AC开关6H可以经由链路9B和栅极端子126A和126B耦合至控制器单元5的栅极驱动器。AC开关6H可以例如通过将链路8连接至负载端子130A并且将链路10连接至负载端子130B，而耦合至AC电源2和AC负载4。
2DEG区域116是其中电子气体在两个维度中自由移动、但是牢固地约束在第三维中的二维电子气的导电沟道。在一些示例中，2DEG区域116可以由在两个半导材料之间的异质结形成以将电子约束至三角形量子阱。在其他示例中，与MOSFET相比，约束至HEMT的2DEG区域116的电子展现更高的迁移率，因为HEMT采用了故意不掺杂的沟道，由此减轻了离子化杂质散射的有害效应。
GaN封盖120是可选的并且代表了层叠在AlGaN层118顶部上的GaN层。在一些示例中，当肖特基势垒用作栅极时GaN封盖120可以用于减小半导体裸片111的泄露电流。在其他示例中，GaN封盖120可以提供对电子的附加阻挡层。钝化层122在一些示例中由氮化硅(SiN)制成。钝化层122可以通过减小SiN/GaN/AlGaN界面层陷阱密度而帮助降低电流崩塌。钝化层122主要目的在于钝化半导体裸片211的表面并且减少表面陷阱对器件性能的影响。此外，另一或相同钝化层也可以用作栅极介电质以减少总的栅极泄露电流。
图7A和图7B是示出了根据本公开一个或多个方面用于动态地配置AC开关210的示例性功率电路200A和200B的电路图。AC开关210包括负载端子130A和130B并且代表了图5A-图5C中所示基于III-V半导体的AC开关6F-6H(例如双向阻断和导通开关)中的任意AC开关。尽管描述作为分离的示例性功率电路，功率电路200A和200B的部分可以组合为单个功率电路。例如，功率电路200A的耦合电路221A可以用于与功率电路200B的耦合电路221B组合，并且这两个不同类型的耦合电路可以执行在此所述的技术，以防止在III-V半导体层中电流崩塌。
在图7A和图7B的每个示例中，AC开关210至少部分地形成在形成于单个半导体裸片211的单个共同衬底214顶部上的III-V半导体层212内。AC开关210是横向器件，意味着构成AC开关210的所有HEMT器件单片的集成至一个或多个III-V半导体层212上并且在相同半导体裸片211的相同共同衬底214上。换言之，半导体裸片211包括共同衬底214(例如由Si、SiC、蓝宝石等制成)以及形成于共同衬底214顶部上的III-V半导体层212。在一些示例中，III-V半导体层212是III-V半导体材料的两个或更多个不同层。也即，AC开关210的器件仅需要形成在相同共同衬底214上，然而可以至少部分地集成在不同的III-V半导体层212内。例如，III-V半导体层212可以代表相互不接触的两个III-V半导体层或“岛”，其通过刻蚀去除两个III-V半导体岛之间的区域而形成。
AC开关210(例如双向开关器件)至少部分地形成在III-V半导体层212内，并且至少具有负载端子130A和130B。尽管在一些示例中，AC开关210可以具有更多负载端子。
AC开关210的负载端子130A和130B对应于任何AC开关6的相同负载端子。也即，AC开关210的负载端子130A耦合至链路8，并且AC开关210的负载端子130B耦合至链路10。开关210的一个或多个栅极经由链路9B耦合至控制器单元5的一个或多个驱动器。在一些示例中，例如，当AC开关是类似于AC开关6F的共同源极型双向开关时，链路9B可以是将控制器单元5的单个驱动器耦合至AC开关210的单个链路9B。在一些示例中，例如，当AC开关是类似于AC开关6G和6H的共同漏极或单个III-V半导体HEMT器件型双向开关时，链路9B可以包括链路9B的将控制器单元5的两个驱动器耦合至AC开关210的两个链路(例如链路19A和19B)。
功率电路200A和200B也分别包括耦合结构221A和221B。耦合结构221A和221B配置用于帮助防止在AC开关210中的电流崩塌。耦合结构可以设置在裸片211外部或者在一些示例中至少部分地设置在裸片211内。耦合结构221A和221B可以将半导体裸片211的共同衬底214动态地耦合和去耦合至负载端子130A电位和负载端子130B电位之中的最低电位。换言之，为了避免由于III-V半导体层212引起的任何动态的RDSON效应或任何不利的电流崩塌现象，耦合结构221A和221B可以确保共同衬底214与AC开关210的负载端子130A或130B处的最低电位耦合并且相同或者至少接近(例如减去各自耦合结构221A和221B的电压降)。如此方式，耦合结构221A和221B可以配置共同衬底214以似乎总是处于或者至少接近最低电位负载端子处，以将行进通过AC开关210的导电沟道的电流载流子排斥远离III-V半导体层212的陷阱。耦合结构221A和221B可以确保衬底214的电位不会增大至比负载端子130A和130B的任一个的电位更大的电位。然而衬底214的电位可以在负载端子130A和130B的电位的最低电位处或附近(例如，由于跨耦合结构221A和221B的电压降，而在高于几伏的范围内)。通过依赖于耦合结构221A和221B，功率电路200A和200B两者可以用于动态地重新配置AC开关210以沿两个方向阻断和导通电流，不论跨负载端子130A和130B的电压是大于还是小于电压阈值(例如零伏)。换言之，随着AC电源2和AC负载4之间AC电压的极性周期性地改变，耦合结构221A和221B可以确保AC开关210的衬底214总是保持在分别施加至负载端子130A和130B的两个电位的较低电位处或附近。
图7的功率电路200A的耦合结构221A包括设置在共同衬底214和负载端子130A之间的元件230A(例如二极管)。功率电路200A的耦合结构221B包括设置在共同衬底214和负载端子130B之间的元件230B。
元件230B配置用于响应于跨负载端子130A和130B的电压大于阈值(例如零伏)、或者响应于负载端子130B的电位小于负载端子130A的电位，而将共同衬底214电耦合至负载端子130B的电位。换言之，当负载端子130B处电位小于负载端子130A处电位时，耦合结构221B的元件230B配置用于动态地将共同衬底214的电位耦合至负载端子130B的电位，以使得负载端子130B和共同衬底214近似处于相同电位(例如，在几伏内，但是偏离了等于跨耦合结构221B的电压降的量)。
元件230A配置用于响应于跨负载端子130A和130B的电压小于阈值(例如零伏)、或响应于负载端子130A电位小于负载端子130B电位，而将共同衬底214电耦合至负载端子130A。换言之，当负载端子130A处电位小于负载端子130B处电位时，耦合结构221A的元件230A配置用于将共同衬底214动态地耦合至负载端子130A，以使得负载端子130A和共同衬底214近似处于相同电位(例如，在几伏内，但是以跨耦合结构221A的电压降的量而偏离)。
元件230A和230B是“无源”元件而非“有源”元件。换言之，元件230A和230B不具有各自的控制端子，并且因此不可经由专用控制信号输入而单独可控。例如，元件230A和230B的每个可以是如图7A所示的单独二极管。在一些示例中，元件230A和230B的每个可以是单独的肖特基二极管。当功率电路200A用于线性频率应用时，元件230A和230B可以仅需以50至60Hz的频率范围而切换。元件230A和230B可以仅承载了衬底214的电容性位移电流，这种电容性位移电流可以是很低电平的电流(例如，可能仅几百mA)。作为二极管，元件230A和230B两者可以每个具有不同的正向电压降。如前所述，功率电路200A和200B的部分可以组合，以使得元件230A可以通过耦合结构221A使用，而元件230B可以通过耦合结构221B使用。在一些示例中，每个元件230A和230B可以是低压二极管和横向HEMT的相应共射共基型设置，该低压二极管和横向HEMT一起配置作为图7B中所示的相应二极管。这种共射共基型设置参照附加的附图而描述。
图7B的功率电路200B的耦合结构221A包括设置在共同衬底214和负载端子130A之间的元件240A(例如基于晶体管的(transistorbased)开关)，以及图7B的功率电路200B的耦合结构221B包括设置在共同衬底214和负载端子130B之间的元件240B。元件240A和240B经由栅极驱动信号而被控制，该栅极驱动信号由控制器单元5经由链路9B的链路19C和19D来提供。
例如，在确定了跨负载端子130A和130B的电压大于阈值(例如零伏)、或在确定了负载端子130B处电位小于负载端子130A处电位之后，控制器单元5可以在链路19D之上产生栅极驱动信号以激活元件240B并且使得元件240B以将共同衬底214动态地电耦合至负载端子130B。换言之，当控制器单元5确定了负载端子130B处电位小于负载端子130A处电位时，控制器单元5可以配置耦合结构221B的元件240B，以将共同衬底214动态地耦合至负载端子130B，以使得负载端子130B和共同衬底214处于近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
在确定了跨负载端子130A和130B的电压小于阈值(例如零伏)之后、或者在确定了负载端子130A处电位小于负载端子130B处电位之后，控制器单元5可以在链路19C之上产生栅极驱动信号，以激活元件240A并配置元件240A以将共同衬底214动态地电耦合至负载端子130A。换言之，当控制器单元5确定了负载端子130A处电位小于负载端子130B处电位时，控制器单元5可以配置耦合结构221B的元件240A，以将共同衬底214动态地耦合至负载端子130A，以使得负载端子130A和共同衬底214处于近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
元件240A和240B是“有源”元件而非“无源”元件。换言之，元件240A和240B具有各自的控制端子(例如参见链路19C和19D)并且因此是经由专用控制信号输入(例如经由链路19C和19D而由控制单元5提供)而可单独控制的。例如，元件240A和240B的每个可以是如图7B中所示的单独基于晶体管的开关器件。有源元件240A和240B可以具有如图7B中所示的反并联本体二极管。开关可以基于经由链路9和控制器单元5接收到的控制信号而被激活。例如，控制器单元5可以确定跨负载端子130A和130B的电压是大于还是小于电压阈值。基于对跨负载端子130A和130B的电压极性的检测，控制器单元5可以在链路9B的链路19C和19D之上产生使得元件240A和240B导通或关断的控制信号。
在一些示例中，耦合结构221A和221B可以单片的集成至裸片211上，并且至少部分地形成在裸片211上的III-V半导体层212内。在一些示例中，耦合结构221A和221B至少部分地集成在裸片211内的各处以及在裸片211外部。
在一些示例中，控制器单元5可以配置用于控制耦合结构221B，以将半导体裸片211的共同衬底214动态地耦合至AC开关210的负载端子130A电位与负载端子130B电位之中的最低电位。例如，作为一个示例，控制器单元5可以接收关于在AC电源2和AC负载4之间电压的信息(例如，来自AC电源2和/或AC负载4，经由链路9A和/或链路9C)。例如，控制器单元5可以测量跨负载端子130A和130B的电压。一旦电压改变极性(例如从正值变为负值或者从负值变为正值)，控制器单元5可以确定此时应当交替地安排：哪个耦合结构221A和221B是激活的。在一些示例中，控制器单元5可以从AC开关210和链路9B直接接收指示了跨负载端子130A和130B的电压的信息。在任何情况下，基于关于跨AC开关210的电压的信息，控制器单元5可以确定负载端子130A处电位或负载端子130B处电位是否是AC开关210的最低电位。
图8A是示出了图7A中所示功率电路200A的电压特性的定时图。例如，图8A包括电压曲线500-506，每个示出了在AC开关210工作期间在时刻t1和t3之间在功率电路200A的一部分处的电压电平。曲线500和501示出了在链路19A和19B之上用于控制AC开关210的栅极驱动信号。曲线502示出了在时刻t1和t3之间跨元件230B的电压，其处于与曲线503所示时刻t1和t3之间跨元件230A的电压的相反极性下。曲线504示出了时刻t1和t3之间负载端子130B处电压，其在与曲线505所示时刻t1和t3之间负载端子130A处电压的相反极性下。如曲线506所示，因为耦合结构将共同衬底214动态地耦合至最低负载端子电位，所以共同衬底214的电位跟随曲线504和505的负载端子130A或负载端子130B的较低电位。
图8B是示出了图7B中所示功率电路200B的电压特性的定时图。例如，图8B包括电压曲线600-603，每个示出了在AC开关210工作期间时刻t1和t3之间功率电路200B的一部分处的电压电平。曲线600示出了时刻t1和t3之间负载端子130A和130B之间电压。曲线601示出了根据本公开技术的在时刻t1和t3之间在元件240B的栅极端子处的栅极驱动信号，以及曲线602示出了在相同时刻在元件240A的栅极端子处的栅极驱动信号。换言之，图8A示出了功率电路200B的一个实施方式，其中由于耦合结构将共同衬底214动态地耦合至最低负载端子电位，元件240B在载负载端子130A和130B之间的正电压下在导通状态下工作，并且其中元件240A在负载端子130A和130B之间负电压下在导通状态下工作。
图9A是半导体裸片211A的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的示例性耦合结构221A，该AC开关210与图5A所示AC开关6F共用了相同结构。半导体裸片211A包括横向地集成在AC开关210的相对侧的元件230A和230B。在图9A的示例中，元件230A和230B是pn二极管，并且AC开关210是共同源极双向基于GaN的开关。为了便于描述，以下附图主要参照基于GaN的开关和GaN层描述，其他基于III-V半导体的开关和层也可以使用。例如，AC开关210可以是如下的III-V半导体型开关，其具有BN层、BP层、BAs层、AlN层、AlP层、AlAs层、AlSb层、GaN层、GaP层、GaAs层、GaSb层、InN层、InP层、InAs层、InSb层、TiN层、TiP层、TiAs层、TiSb层、或由III-V半导体材料制成的任何其他III-V型层中的任意一个。
AC开关210具有也分别对应于漏极端子227A和227B的负载端子130A和130B。AC开关210是具有源极端子228的共同源极型双向开关。AC开关210进一步包括栅极端子226A和226B。控制器单元5可以经由链路9B的链路19A和19B提供栅极控制信号，以导通和关断AC开关210，以控制电流是否在负载端子130A和130B之间在裸片211A的与AlGaN层218和GaN层212相邻的2DEG区域(未示出)内流动。
元件230A包括在p型掺杂AlGaN层234A顶部上的金属接触232A。元件230A的阻断pn结形成在p型掺杂AlGaN层234A与p型掺杂AlGaN层218的界面处。元件230A的阴极对应于AC开关210的漏极端子227A，并且又在负载端子130A处耦合至链路8。元件230A的漂移区236A形成在AlGaN层218内。可以需要在p型掺杂AlGaN层234A与负载端子130A之间的特定距离。例如，对于600伏应用，p型掺杂AlGaN层234A和负载端子130A可以由近似8um至15um的距离范围而分隔。元件230A的金属接触232A借由接合引线238A而在节点222处耦合至共同衬底214。
元件230B包括在p型掺杂AlGaN层234B顶部上的金属接触232B。元件230B的阻断pn结形成在p型掺杂AlGaN层234B和n型掺杂AlGaN层218的界面处。元件230B的阴极对应于AC开关210的漏极端子227B，并且又在负载端子130B处耦合至链路10。元件230B的漂移区236B形成在AlGaN层218内。元件230B在p型掺杂AlGaN层234B和负载端子130B之间，需要与对于元件230A所需类似的距离。元件230B的金属接触232B借由接合引线238B在节点222处耦合至共同衬底214。
同样地，图9A示出了的AC开关210(例如双向开关)，其至少部分地形成在GaN层212内、并且与耦合结构221A(例如包括元件230A和230B，以及接合引线238A和238B)单片的集成在半导体裸片211A上。半导体裸片211A的耦合结构221A配置用于，通过将共同衬底214动态地耦合(例如当AC电源2和AC负载4交换能量时)负载端子130A和负载端子130B之中的最低电位负载端子，而防止了在GaN层212中电流崩塌。
图9B是示出了用于图9A的半导体裸片211A的示例性接合可选例的概念图。图9B示出了采用导电粘附技术(例如焊接、金属填充的胶等)而安装至金属化岛239的半导体裸片211A。在p型掺杂AlGaN层234A和234B顶部上的金属接触232A和232B由接合引线238A和238B连接至金属化岛239。金属化岛239电连接至共同衬底214。
图10是半导体裸片211B的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A耦合结构221A的附加示例，该AC开关210与图5A所示AC开关6F共用了相同结构。半导体裸片211B包括横向地集成在AC开关210的相对侧的元件230A和230B。在图10的示例中，元件230A和230B是肖特基二极管，并且AC开关210是共同源极的双向基于GaN的开关。
半导体裸片211B与图9A的半导体裸片211A有相似之处。然而，图10的元件230A包括肖特基接触280A，替代了图9A的元件230A的金属接触232A和p型掺杂AlGaN层234A。肖特基接触280A与漂移区236A共用界面。肖特基接触280A借由接合引线238A在节点222处耦合至共同衬底214。为了当向AC负载4输出电流时防止电流崩塌，元件230A配置以响应于跨AC开关210的负载端子130A和负载端子130B的电压小于阈值(例如零伏)、或者负载端子130A处电位小于负载端子130B处电位，而将共同衬底214电耦合至AC开关210的负载端子130A。
图10的元件230B包括肖特基接触280B，替代了图9A的元件230B的金属接触232B和p型掺杂AlGaN层234B。肖特基接触280B与漂移区236B共用界面。肖特基接触280B借由接合引线238B在节点222处耦合至共同衬底214。为了当向AC负载4输出电流时防止电流崩塌，元件230B配置以响应于跨AC开关210的负载端子130A和负载端子130B的电压大于阈值(例如零伏)、或者负载端子130B处电位小于负载端子130A处电位，而将共同衬底214电耦合至AC开关210的负载端子130B。在一些示例中，裸片211B也可以包括在p型掺杂AlGaN层234B顶部上的附加III-V半导体材料型封盖层，以当元件230B配置作为肖特基二极管时减小元件230B的泄露电流。
图11A和图11B是示例性半导体裸片211C和211D的分层剖视图，每个包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的耦合结构211A的附加示例，该AC开关210与如图5A所示AC开关6F共用相同结构。半导体裸片211C和211D每个包括横向地集成在AC开关210相对侧的元件230A和230B。AC开关210是共同源极双向基于GaN的开关。在图11A和图11B的示例中，元件230A和230B是配置作为pn二极管的器件的相应共射共基类型设置(例如低电压二极管和横向HEMT)。图11C是用于元件230A和230B的每个的电路图。
半导体裸片211C的元件230A包括低压二极管296A和高压横向GaN器件290A。高压横向GaN器件290A必须是常通GaN器件，以便使得裸片211C可以工作。例如，低压二极管296A、296B和横向HEMT290A、290B的共射共基型设置，连接成所谓的共射共基配置，也即低压二极管296A、296B上推和下拉了横向HEMT290A、290B的源极电压，而横向HEMT290A、290B的栅极电极总是保持在最低电位上。
GaN器件290A具有源极接触294A、栅极电极292A和漏极接触293A。漏极接触293A对应于AC开关210的负载端子130A。栅极电极292A借由接合引线238A连接至共同衬底214。源极接触294A经由金属塞298A在GaN层212和共同衬底214之间界面处连接至n+区域299A。在一些示例中，金属塞298A可以是高掺杂n型多晶硅。低压二极管296A形成在n+区域299A与共同衬底214的界面处。图11A的元件230B包括与元件230A类似的特征。在图11A的示例中，共同衬底是p掺杂的。
半导体裸片211D的元件230A和230B近似等同于半导体裸片211C的元件230A和230B。然而，半导体裸片211D的共同衬底214是n型掺杂的，并且包括在共同衬底214之下的p型掺杂层300。栅极电极292A借由接合引线238A在节点222处连接至p型掺杂层300。此外，半导体裸片211D的二极管296A形成在n型衬底214与p型掺杂成300之间的界面处。
图11C是示出了图11A和图11B的耦合结构221A的附加示例的元件230A和230B的示例的电路图。图11C示出了将GaN器件290A的栅极电极292A、292B连接至节点222的接合引线238A、238B。低压二极管296A、296B的阴极耦合至GaN器件290A、290B的源极接触294A、294B。
图12是半导体裸片211E的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向集成的图7A的耦合结构221A的示例，该AC开关210与图5B的AC开关6G共用了相同结构。在图12的示例中，元件230A和230B是pn二极管。半导体211E类似于图9A的半导体211A，然而半导体211E的AC开关210是共同漏极型双向开关。
半导体211E的AC开关210的负载端子130A和130B对应于源极端子228A和228B。元件230A的阴极对应于AC开关210的源极端子228A，并且又在负载端子130A处耦合至链路8。元件230B的阴极对应于AC开关210的源极端子228B，并且又在负载端子130B处耦合至链路10。
图13是半导体裸片211F的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的耦合结构221A的示例，该AC开关210与图5B的AC开关6G共用了相同结构。半导体211F类似于图10的半导体211B，然而半导体211F的AC开关210是共同漏极型双向开关。
图14A和图14B是半导体裸片211G和211H的分层剖视图，每个包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的耦合结构221A的附加示例，该AC开关210与图5B的AC开关6G共用了相同结构。在图14A和图14B的示例中，元件230A和230B是配置作为例如图11C中所示pn二极管的器件(例如低压二极管和横向HEMT)的相应共射共基型器件设置。半导体211G类似于图11A的半导体211C，然而半导体211G的AC开关210是共同漏极型双向开关。半导体211H类似于图11B的半导体211D，然而半导体211H的AC开关210是共同漏极型双向开关。AC开关210的源极端子228A是元件230A的阴极，而源极端子228B是元件230B的阴极。
图15是半导体裸片211I的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的耦合结构221A的示例，该AC开关210与图5C的AC开关6H共用了相同结构。在图15的示例中，元件230A和230B是pn二极管。半导体211I类似于图9A的半导体211A和图12的半导体211E，然而半导体211I的AC开关210是仅具有单个基于GaN的器件的真双向开关。AC开关210的源极端子228A也是元件230A的阴极，而源极端子228B是元件230B的阴极。
半导体211E的AC开关210的负载端子130A和130B对应于源极端子228A和228B。元件230A的阴极对应于AC开关210的源极端子228A，并且又在负载端子130A处耦合至链路8。元件230B的阴极对应于AC开关210的源极端子228B，并且又如图5C处所示在负载端子130B处耦合至链路10。
图16是半导体裸片211J的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向集成的图7A的耦合结构221A的附加示例，该AC开关210与图5C的AC开关6H共用了相同结构。在图16的示例中，元件230A和230B是肖特基二极管。半导体211J类似于图10的半导体211B和图13的半导体211F，然而半导体211J的AC开关210是仅具有图5C中所示单个基于GaN的器件的真双向开关。AC开关210的源极端子228A也是元件230A的阴极，而源极端子228B是元件230B的阴极。
图17A和图17B是半导体裸片211K和211L的分层剖视图，每个包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7A的耦合结构211A的附加示例，该AC开关210与图5C的AC开关6H共用了相同结构。在图17A和图17B的示例中，元件230A和230B是配置作为单个pn二极管的相应共射共基型器件设置，例如图11C中所示。例如，典型的共射共基设置通常包括低压场效应晶体管(FET)以及诸如结型栅场效应晶体管(JFET)或HEMT的常通器件。典型共射共基设置配置低压FET以作为共同发射极或共同源极而工作，以及配置JFET或HEMT以作为共同基极或共同栅极而工作。共射共基改进了输入-输出隔离(或反向传输)，因为从输出至输入没有直接耦合。这消除了密勒效应并且因此有助于更高得多的带宽。在图17A和图17B的共射共基型设置中，低压FET替换为具有与常通HEMT类似连接的二极管(例如低压二极管)，相当于二极管和HEMT是典型共射共基设置的一部分。
半导体211K类似于图11A的半导体211C和图14A的半导体211G，然而半导体211K的AC开关210是仅具有单个基于GaN的器件的真双向开关，类似图5C中所示。半导体211L类似于图11B的半导体211D和图14B的半导体211H，然而半导体211K的AC开关210是仅具有单个基于GaN的器件的真双向开关，类似图5C中所示。AC开关210的源极端子228A也是元件230A的阴极，而源极端子228B也是元件230B的阴极。
图18是半导体裸片211M的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7B的耦合结构221B的示例，该AC开关210与图5A的AC开关6F共用了相同结构。例如，图18示出了半导体211M，其具有设置作为耦合结构221B的一部分并且与AC开关210即类似图5A的AC开关6F的共同源极型双向开关一起集成在裸片211M上的单片集成开关(例如有源元件240A和240B)。
AC开关210具有负载端子130A和130B，也各自对应于漏极端子227A和227B。AC开关210是具有源极端子228的共同源极型双向开关。AC开关210进一步包括栅极端子226A和226B。控制器单元5可以经由链路9B的链路19A和19B提供栅极控制信号，以切换AC开关210导通和关断，以控制在裸片211A的与AlGaN层218和GaN层212相邻的2DEG区域(未示出)内是否电流在负载端子130A和130B之间流动。
有源元件240A包括源极端子402A、栅极电极404A、以及对应于漏极端子227A和负载端子130A的漏极端子。源极端子402A连接(例如由接合引线238A)至共同衬底214。栅极电极404A经由链路19C(例如从控制器或电路)接收信号，其由端子130A和130B之间电压的极性而推得。例如，当端子130A和130B之间电压是负性时，栅极电极404A可以接收信号以导通元件240A并且将负载端子130A耦合至共同衬底214。当端子130A和130B之间电压为正性时，栅极电极404A可以接收信号以关断元件240A并且将负载端子130A从共同衬底214去耦合。
有源元件240B包括源极端子402B，栅极电极404B，以及对应于漏极端子227B和负载端子130B的漏极端子。源极端子402B连接(例如由接合引线238B)至共同衬底214。栅极电极404B经由链路19D(例如从控制器或电路)接收信号，其由端子130A和130B之间电压极性而推得。例如，当端子130A和130B之间电压为正性时，栅极电极404B可以接收信号以导通元件240B并且将负载端子130B耦合至共同衬底214。当端子130A和130B之间电压为负性时，栅极电极404B可以接收信号以关断元件240B并且将负载端子130B从共同衬底214去耦合。
因此，图18示出了至少部分地形成在GaN层212内并且与耦合结构221B(例如包括元件240A和240B以及接合引线238A和238B)单片的集成在半导体裸片2211M上的AC开关210(例如双向开关)。半导体裸片211M的耦合结构221B配置用于，通过将共同衬底214动态地耦合(例如当AC电源2和AC负载4交换电能时)至负载端子130A和负载端子130B之中最低电位负载端子，而防止在GaN层212中电流崩塌。
控制器单元5可以响应于确定了跨负载端子130A和负载端子130B的电压大于阈值(例如零伏)而确定负载端子130A是最低电位负载端子。控制器单元5可以激活元件240A，以使得共同衬底214处于与负载端子130A近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
控制器单元5可以响应于确定了跨负载端子130A和负载端子130B的电压小于阈值(例如零伏)而确定负载端子130B是最低电位负载端子。控制器单元5可以激活元件240B，以使得共同衬底214处于与负载端子130B近似相同电位(例如，在几伏内，但是以跨各自耦合结构221A或221B的电压降而偏离)。
图19是半导体裸片211N的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7B的耦合结构221B的附加示例，该AC开关210与图5B的AC开关6G共用了相同结构。例如，图19示出了半导体裸片211N，其具有设置作为耦合结构221B的一部分并且与AC开关210即类似图5B的AC开关6G的共同漏极型双向开关集成在裸片211N上的单片集成开关(例如有源元件240A和240B)。半导体裸片211N包括横向地集成在AC开关210相对侧的元件240A和240B。在图19的示例中，元件240A和240B是晶体管型开关器件，并且AC开关210是共同漏极双向基于GaN的开关。
图20是半导体裸片211O的分层剖视图，其包括与AC开关210(例如双向基于GaN的开关)横向地集成的图7B的耦合结构221B的附加示例，该AC开关210与图5C的AC开关6H共用了相同结构。半导体裸片211O包括横向地集成在AC开关210相对侧的元件240A和240B。在图20的示例中，元件240A和240B是晶体管型开关器件，以及AC开关210是仅具有类似图5C中所示单个基于GaN的器件的真双向开关。
图21是示出了根据本公开一个或多个方面的图7B中所示功率电路200B的示例操作的流程图。例如，图21的操作可以由控制器单元5的至少一个处理器、或由至少一个处理器可操作的控制器单元5的至少一个模块而执行，以控制图7B的功率电路200B，同时控制在AC电源2和AC负载4之间AC电能交换。以下在图1的系统1A的背景下描述图21。
控制器单元5可以从耦合至AC负载的基于III-V半导体的双向开关的第一负载端子电位和第二负载端子电位之中确定出最低电位。基于III-V半导体的双向开关可以至少部分地形成在形成于半导体裸片的共同衬底顶部上的III-V半导体层内(700)。例如，经由链路9A和9C，控制器单元5可以接收关于在功率电路200B的AC开关210的负载端子130A和130B的每一个处的电压电平的信息。
响应于确定第一负载端子在最低电位下(710)，控制器单元5可以激活功率电路的耦合结构的第一元件，以防止在III-V半导体层中电流崩塌(720)。例如，基于经由链路9A和9C接收的关于在AC开关210的负载端子130A和130B的每个处的电压电平的信息，控制器单元5可以确定负载端子130A处于比负载端子130B更大的电压电平下。控制器单元5可以激活功率电路200B的元件240B，以便于在节点222处将衬底212耦合至负载端子130B。
响应于确定第二负载端子电位是最低电位(730)，控制器单元5可以激活功率电路的耦合结构的第二元件，以防止在III-V半导体层电流崩塌(740)。例如，基于经由链路9A和9C接收的关于在AC开关210的负载端子130A和130B每个处电压电平的信息，控制器单元5可以确定负载端子130B处于比负载端子130A更大的电压电平下。控制器单元5可以激活功率电路200B的元件240A，以便于在节点222处将衬底212耦合至负载端子130A。
在一些示例中，控制器单元5可以通过至少激活耦合结构的第一晶体管型开关而激活耦合结构的第一元件以将共同衬底电耦合至第一负载端子，以及控制器单元5可以通过至少激活耦合结构的第二晶体管型开关而激活耦合结构的第二元件以将共同衬底电耦合至第二负载端子。例如，当控制器单元5确定了负载端子130A处于比负载端子130B更低电位下时，控制器单元5可以使得元件240A的晶体管型开关工作在导通状态下。相反地，当控制器单元5确定了负载端子130B处于比负载端子130A更低电位下时，控制器单元5可以使得元件240B的晶体管型开关工作在导通状态下。
在一些示例中，响应于确定了第一负载端子是最低电位负载端子，控制器单元5可以去激活耦合结构的第二元件以将共同衬底从第二负载端子去耦合，并且响应于确定了第二负载端子是最低电位负载端子，控制器单元5可以去激活耦合结构的第一元件以将共同衬底从第一负载端子去耦合。例如，当控制器单元5确定了负载端子130A处于比负载端子130B更低电位下时，控制器单元5可以使得元件240B的晶体管型开关工作在关断状态下。相反地，当控制器单元5确定了负载端子130B处于比负载端子130A更低电位下时，控制器单元5可以使得元件240A的晶体管型开关以工作在关断状态下。
条款1，一种功率电路，包括：包括共同衬底以及形成在共同衬底顶部上III-V半导体层的半导体裸片，其中：至少一个双向开关器件至少部分地形成在III-V半导体层内，以及至少一个双向开关包括至少第一负载端子和第二负载端子；以及配置用于将半导体裸片的共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位的耦合结构。
条款2，条款1的功率电路，其中，III-V半导体层包括III-V半导体材料，其中III-V半导体材料选自由以下各项构成的组：氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化铝(AlN)、磷化铝(AlP)、砷化铝(AlAs)、锑化铝(AlSb)、氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、锑化镓(GASb)、氮化铟(InN)、磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、氮化钛(TiN)、磷化钛(TiP)、砷化钛(TiAs)和锑化钛(TiSb)。
条款3，条款1-2任一的功率电路，其中，耦合结构进一步配置用于通过将半导体裸片的共同衬底动态地耦合至最低电位而防止在III-V半导体层中电流崩塌。
条款4。条款1-3任一的功率电路，其中：耦合结构包括设置在共同衬底和第一负载端子之间的第一元件，以及设置在共同衬底和第二负载端子之间的第二元件，第一元件配置用于响应于跨第一和第二负载端子的电压大于阈值而将共同衬底电耦合至第一负载端子，以及第二元件配置用于响应于跨第一和第二负载端子的电压小于阈值而将共同衬底电耦合至第二负载端子。
条款5，条款4的功率电路，其中，第一和第二元件每个包括各自的基于晶体管的开关。
条款6，条款4-5任一的功率电路，其中，第一和第二元件每个包括各自的二极管。
条款7，条款6的功率电路，其中，第一和第二元件的每个的各自的二极管是肖特基二极管。
条款8，条款6-7任一的功率电路，其中，第一和第二元件的每个的各自的二极管是低压二极管和横向高电子迁移率晶体管的相应共射共基型设置。
条款9，条款1-8任一的功率电路，进一步包括控制单元，其配置用于控制耦合结构将半导体裸片的共同衬底动态地耦合至第一电位和第二电位之中的最低电位。
条款10，条款9的功率电路，其中，控制单元进一步配置用于：响应于确定了跨第一负载端子和第二负载端子的电压大于阈值而确定第一负载端子是最低电位负载端子；以及响应于确定了跨第一负载端子和第二负载端子的电压小于阈值而确定第二负载端子是最低电位负载端子。
条款11，条款9-10任一的功率电路，其中，控制单元进一步配置用于：响应于确定了第一电位小于第二电位而确定第一负载端子是最低电位负载端子；以及响应于确定了第二电位小于第一电位而确定第二负载端子是最低电位负载端子。
条款12，一种半导体裸片，包括：共同衬底；形成在共同衬底顶部上的III-V半导体层；至少部分地形成在III-V半导体层内的双向开关器件，双向开关器件至少具有第一负载端子和第二负载端子；以及配置用于将共同衬底动态地耦合至第一负载端子的第一电位和第二负载端子的第二电位之中的最低电位的耦合结构。
条款13，条款12的半导体裸片，其中，耦合结构包括设置在共同衬底和第一负载端子之间的第一元件，以及设置在共同衬底和第二负载端子之间的第二元件，第一元件配置用于响应于第一电位小于第二电位而将共同衬底电耦合至第一负载端子，以及第二元件配置用于响应于第二电位小于第一电位而将共同衬底电耦合至第二负载端子。
条款14，条款13的半导体裸片，其中，第一和第二元件每个包括至少部分地形成在GaN层内的各自的基于晶体管的开关。
条款15，条款13-14任一的半导体裸片，其中，第一和第二元件每个包括各自的二极管。
条款16，条款15的半导体裸片，其中，第一和第二元件的每个的各自的二极管是肖特基二极管。
条款17，条款15-16的任一的半导体裸片，其中，第一和第二元件的每个的各自的二极管是低压二极管和横向高电子迁移率晶体管的相应共射共基型设置。
条款18，条款12-17任一的半导体裸片，其中，双向开关器件包括用于当关断时阻断第一负载端子处的正性电流的第一基于III-V半导体的器件，以及当关断时用于阻断第二负载端子处的负性电流的第二基于III-V半导体的开关器件。
条款19，条款12-18任一的半导体裸片，其中，III-V半导体层是第一III-V半导体层，半导体裸片进一步包括形成于共同衬底顶部上的第二III-V半导体层，其中双向开关器件包括至少部分地形成在第一III-V半导体层内的第一基于III-V半导体的开关器件，以及至少部分地形成在第二III-V半导体层内的第二基于III-V半导体的开关器件。
条款20，条款12-19任一的半导体裸片，其中，双向开关器件包括第一基于III-V半导体的开关器件和第二基于III-V半导体的开关器件，以及其中，第一基于III-V半导体的开关器件和第二基于III-V半导体的开关器件共用了共同源极，以及第一基于III-V半导体的开关器件和第二基于III-V半导体的开关器件共用了共同漏极端子，或者第一基于III-V半导体的开关器件和第二基于III-V半导体的开关器件共用了共同漂移区域。
条款21，一种方法，包括：操作包括了共同衬底和形成在共同衬底顶部上III-V半导体层的半导体裸片，其中至少一个双向开关器件至少部分地形成在III-V层内，至少一个双向开关器件具有至少第一负载端子和第二负载端子；以及将半导体裸片的共同衬底动态地耦合至第一负载端子的第一电位与第二负载端子的第二电位之中的最低电位。
条款22，条款21的方法，其中，将共同衬底动态地耦合，防止了在III-V半导体层中电流崩塌。
条款23，条款21-22任一的方法，进一步包括：由功率电路的控制单元确定最低电位；响应于确定第一电位是最低电位，由控制单元激活将半导体裸片的共同衬底动态地耦合至第一电位的、功率电路的耦合结构的第一元件；以及响应于确定第二负载端子是最低电位负载端子，由控制单元激活将半导体裸片的共同衬底动态地耦合至第二电位的、功率电路的耦合结构的第二元件。
条款24，条款21-23任一的方法，其中：激活耦合结构的第一元件包括激活第一元件的第一晶体管型开关以将共同衬底电耦合至第一电位；激活耦合结构的第二元件包括激活第二元件的第二晶体管型开关以将共同衬底电耦合至第二电位。
条款25，条款21-24任一的方法，进一步包括：响应于确定了第一电位是最低电位，去激活耦合结构的第二元件，以将共同衬底从第二电位去耦合；以及响应于确定第二电位是最低电位，去激活耦合结构的第一元件，以将共同衬底从第一电位去耦合。
条款26，一种功率电路，包括用于执行条款21-25任一方法的装置。
条款27，条款1-11任一的功率电路，包括用于执行条款21-25任一方法的装置。
条款28，一种计算机可读存储介质，包括当被执行时配置至少一个处理器以执行条款21-25任一方法的指令。
条款29，一种功率电路，包括：条款12-20任一的半导体裸片；以及用于执行条款21-25任一方法的装置。
在一个或多个示例中，所述功能可以实施为硬件、软件、固件或其任意组合。例如，图1-3的控制器单元5可以包括至少一个处理器，存储器，或软件、固件和硬件的任何其他合适设置，以实施本公开的技术。如果实施为软件，那么功能可以作为一个或多个指令或代码而存储在计算机可读介质上或者通过其传输，并且由基于硬件的处理单元而执行。计算机可读介质可以包括计算机可读存储介质，其对应于诸如数据存储介质的有形介质，或者包括通信介质，其包括促进了计算机程序从一个地方向另一个地方传输的任何介质，例如根据通信协议。以如此方式，计算机可读介质通常可以对应于(1)有形的计算机可读存储介质，其是非临时的或者(2)诸如信号或载波的通信介质。数据存储介质可以是可以由一个或多个计算机或一个或多个处理器访问以检索用于本公开中所述技术的实施的指令、代码和/或数据结构的的任何有形介质。计算机程序产品可以包括计算机可读介质。
借由示例并且并非显示的方式，这种计算机可读存储介质可以包括，RAM、ROM、EEPROM、CD-ROM或其他光盘存储、磁盘存储、或其他磁性存储装置、闪存、或可以用于以指令或数据结构的形式存储所需程序代码并且可以由计算机访问的任何其他介质。此外，任何连接也恰当地称作计算机可读介质。例如，如果指令从网站、服务器、或其他远程来源，通过使用同轴电缆、光纤电缆、双绞线、数字用户线(DSL)、或诸如红外、无线电和微波的无线技术而发射，则同轴电缆、光纤电缆、双绞线、DSL或诸如红外、无线电和微波的无线技术被包括在介质的定义中。然而应该理解的是，计算机可读存储介质和数据存储介质并未包括连接、载波、信号或其他临时介质，而是替代地涉及非临时、有形存储介质。如在此使用的磁盘和光盘，包括压缩光盘(CD)、激光光盘、光盘、数字通用光盘(DVD)、软磁盘和蓝光光盘，其中磁盘通常磁性地复制数据，而光盘采用激光而光学地复制数据。上述的组合也可以包括在计算机可读介质的范围内。
指令可以由一个或多个处理器执行，诸如一个或多个数字信号处理器(DSP)、通用微处理器、专用集成电路(ASIC)、现场可编程逻辑阵列(FPGA)、或其他等价的集成或分立逻辑电路。因此，如在此使用的术语“处理器”，可以涉及任何前述结构或者适用于实施在此所述技术的任何其他结构。此外，在一些方面中，在此所述的功能可以提供在专用硬件和/或软件模块内。此外，技术可以完全实施在一个或多个电路或逻辑元件中。
本公开的技术可以实施在各种各样的设备或装置中，包括无线手机、集成电路(IC)或IC的集合(例如芯片集)。在本公开中描述各种部件、模块或单元以强调配置用于执行所述技术的器件装置的功能方面，但是并非必须要求由不同的硬件单元实现。相反，如上所述，各个单元可以组合在包括如上所述的一个或多个处理器的硬件单元中、或者由相互协作的该硬件单元的集合结合合适的软件和/或固件而提供。
已经描述了各种示例。许多所述示例关注了用于在回扫转换器的次级和初级之间通信的技术以便于使得对回扫转换器的两侧均使用共同控制器。然而，用于在变压器两侧之间通信的所述技术也可以用于其他原因，或者用于其他变压器应用。这些和其他示例在以下权利要求的范围内。

Claims (25)

1.一种功率电路，包括：
半导体裸片，包括：
共同衬底，以及
III-V半导体层，形成在所述共同衬底顶部上，其中：
至少一个双向开关器件至少部分地形成在所述III-V半导体层内，并且
所述至少一个双向开关包括至少第一负载端子和第二负载端子；以及
耦合结构，配置用于将所述半导体裸片的所述共同衬底动态地耦合至所述第一负载端子的第一电位与所述第二负载端子的第二电位之中的最低电位。
2.根据权利要求1所述的功率电路，其中
所述III-V半导体层包括III-V半导体材料，其中III-V半导体材料选自由下列各项构成的组：氮化硼(BN)、磷化硼(BP)、砷化硼(BAs)、氮化铝(AlN)、磷化铝(AlP)、砷化铝(AlAs)、锑化铝(AlSb)、氮化镓(GaN)、磷化镓(GaP)、砷化镓(GaAs)、锑化镓(GASb)、氮化铟(InN)、磷化铟(InP)、砷化铟(InAs)、锑化铟(InSb)、氮化钛(TiN)、磷化钛(TiP)、砷化钛(TiAs)和锑化钛(TiSb)。
3.根据权利要求1所述的功率电路，其中
所述耦合结构进一步配置用于：通过将所述半导体裸片的所述共同衬底动态地耦合至所述最低电位，而防止在所述III-V半导体层中电流崩塌。
4.根据权利要求1所述的功率电路，其中：
所述耦合结构包括：第一元件，设置在所述共同衬底和所述第一负载端子之间；以及第二元件，设置在所述共同衬底和所述第二负载端子之间，
所述第一元件配置用于：响应于跨所述第一负载端子和所述第二负载端子的电压大于阈值，而将所述共同衬底电耦合至所述第一负载端子，并且
所述第二元件配置用于：响应于跨所述第一负载端子和所述第二负载端子的电压小于所述阈值，而将所述共同衬底电耦合至所述第二负载端子。
5.根据权利要求4所述的功率电路，其中
所述第一元件和所述第二元件中的每个包括相应的基于晶体管的开关。
6.根据权利要求4所述的功率电路，其中
所述第一元件和所述第二元件中的每个包括相应的二极管。
7.根据权利要求6所述的功率电路，其中
所述第一元件和所述第二元件的每个的相应二极管是肖特基二极管。
8.根据权利要求6所述的功率电路，其中
所述第一元件和所述第二元件的每个的相应二极管是低压二极管和横向高电子迁移率晶体管的相应共射共基型设置。
9.根据权利要求1所述的功率电路，进一步包括：
控制单元，配置用于控制所述耦合结构将所述半导体裸片的所述共同衬底动态地耦合至所述第一电位和所述第二电位之中的最低电位。
10.根据权利要求9所述的功率电路，其中所述控制单元进一步配置用于：
响应于确定了跨所述第一负载端子和所述第二负载端子的电压大于阈值，而确定所述第一负载端子是最低电位负载端子；以及
响应于确定了跨所述第一负载端子和所述第二负载端子的电压小于所述阈值，而确定所述第二负载端子是所述最低电位负载端子。
11.根据权利要求9所述的功率电路，其中所述控制电路进一步配置用于：
响应于确定了所述第一电位小于所述第二电位，而确定所述第一负载端子是最低电位负载端子；以及
响应于确定了所述第二电位小于所述第一电位，而确定所述第二负载端子是所述最低电位负载端子。
12.一种半导体裸片，包括：
共同衬底；
III-V半导体层，形成在所述共同衬底的顶部上；
双向开关器件，至少部分地形成在所述III-V半导体层内，所述双向开关器件具有至少第一负载端子和第二负载端子；以及
耦合结构，配置用于将所述共同衬底动态地耦合至所述第一负载端子的第一电位与所述第二负载端子的第二电位之中的最低电位。
13.根据权利要求12所述的半导体裸片，其中：
所述耦合结构包括：第一元件，设置在所述共同衬底和所述第一负载端子之间；以及第二元件，设置在所述共同衬底和所述第二负载端子之间，
所述第一元件配置用于：响应于所述第一电位小于所述第二电位，而将所述共同衬底电耦合至所述第一负载端子，并且
所述第二元件配置用于：响应于所述第二电位小于所述第一电位，而将所述共同衬底电耦合至所述第二负载端子。
14.根据权利要求13所述的半导体裸片，其中
所述第一元件和所述第二元件中的每个包括至少部分地形成在所述GaN层内的相应的基于晶体管的开关。
15.根据权利要求13所述的半导体裸片，其中
所述第一元件和所述第二元件中的每个包括相应的二极管。
16.根据权利要求15所述的半导体裸片，其中
所述第一元件和所述第二元件中的每个的相应二极管是肖特基二极管。
17.根据权利要求15所述的半导体裸片，其中
所述第一元件和所述第二元件中的每个的相应二极管是低压二极管与横向高电子迁移率晶体管的相应共射共基型设置。
18.根据权利要求12所述的半导体裸片，其中
所述双向开关器件包括：第一基于III-V半导体的器件，用于当关断时在所述第一负载端子处阻断正性电流；以及第二基于III-V半导体的开关器件，用于当关断时用于在所述第二负载端子处阻断负性电流。
19.根据权利要求12所述的半导体裸片，
其中所述III-V半导体层是第一III-V半导体层，所述半导体裸片进一步包括形成在所述共同衬底顶部上的第二III-V半导体层，
其中所述双向开关器件包括：第一基于III-V半导体的开关器件，至少部分地形成在所述第一III-V半导体层内；以及第二基于III-V半导体的开关器件，至少部分地形成在所述第二III-V半导体层内。
20.根据权利要求12所述的半导体裸片，
其中所述双向开关器件包括第一基于III-V半导体的开关器件以及第二基于III-V半导体的开关器件，并且其中：
所述第一基于III-V半导体的开关器件和所述第二基于III-V半导体的开关器件共用了共同源极，
所述第一基于III-V半导体的开关器件和所述第二基于III-V半导体的开关器件共用了共同漏极端子，或者
所述第一基于III-V半导体的开关器件和所述第二基于III-V半导体的开关器件共用了共同漂移区域。
21.一种方法，包括：
操作半导体裸片，所述半导体裸片包括共同衬底以及形成在所述共同衬底顶部上III-V半导体层，其中至少一个双向开关器件至少部分地形成在所述III-V半导体层内，所述至少一个双向开关具有至少第一负载端子和第二负载端子；以及
将所述半导体裸片的共同衬底动态地耦合至所述第一负载端子的第一电位与所述第二负载端子的第二电位之中的最低电位。
22.根据权利要求21所述的方法，其中
将所述共同衬底动态地耦合，防止了在所述III-V半导体层中的电流崩塌。
23.根据权利要求21所述的方法，进一步包括：
由功率电路的控制单元确定所述最低电位；
响应于确定了所述第一电位是所述最低电位，而由所述控制单元激活所述功率电路的耦合结构的第一元件，所述第一元件将所述半导体裸片的共同衬底动态地耦合至所述第一电位；以及
响应于确定了所述第二电位是所述最低电位，而由所述控制单元激活所述功率电路的耦合结构的第二元件，所述第二元件将所述半导体裸片的共同衬底动态地耦合至所述第二电位。
24.根据权利要求21所述的方法，其中：
激活所述耦合结构的第一元件包括：激活所述第一元件的第一晶体管型开关，以将所述共同衬底电耦合至所述第一电位；
激活所述耦合结构的第二元件包括：激活所述第二元件的第二晶体管型开关，以将所述共同衬底电耦合至所述第二电位。
25.根据权利要求21所述的方法，进一步包括：
响应于确定了所述第一电位是所述最低电位，而去激活所述耦合结构的第二元件，以将所述共同衬底从所述第二电位去耦合；以及
响应于确定了所述第二电位是所述最低电位，而去激活所述耦合结构的第一元件，以将所述共同衬底从所述第一电位去耦合。
CN201510587800.2A 2014-09-15 2015-09-15 基于iii-v族半导体材料的ac开关 Pending CN105428322A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/486,260 2014-09-15
US14/486,260 US20160079233A1 (en) 2014-09-15 2014-09-15 Iii-v semiconductor material based ac switch

Publications (1)

Publication Number Publication Date
CN105428322A true CN105428322A (zh) 2016-03-23

Family

ID=55406240

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510587800.2A Pending CN105428322A (zh) 2014-09-15 2015-09-15 基于iii-v族半导体材料的ac开关

Country Status (4)

Country Link
US (1) US20160079233A1 (zh)
KR (1) KR20160031972A (zh)
CN (1) CN105428322A (zh)
DE (1) DE102015115506A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427772A (zh) * 2017-08-22 2019-03-05 英飞凌科技奥地利有限公司 用于衬底电位稳定化的具有无源电网络的双向开关

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9472625B2 (en) 2014-03-17 2016-10-18 Infineon Technologies Austria Ag Operational Gallium Nitride devices
US20160344300A1 (en) * 2015-05-18 2016-11-24 Ideal Power Inc. Synergistic Applications of Multi-ON-Mode Bidirectional Bipolar Switch
US20180076310A1 (en) * 2016-08-23 2018-03-15 David Sheridan Asymmetrical blocking bidirectional gallium nitride switch
US10615271B2 (en) 2017-11-21 2020-04-07 International Business Machines Corporation III-V lateral bipolar junction transistor on local facetted buried oxide layer
US20190312110A1 (en) * 2018-04-04 2019-10-10 Qorvo Us, Inc. Gallium-nitride-based module with enhanced electrical performance and process for making the same
DE102018205850A1 (de) * 2018-04-18 2019-10-24 Bayerische Motoren Werke Aktiengesellschaft Sekundärbordnetz-Batterie für ein zu einem Primärbordnetz eines Kraftfahrzeugs redundantes Sekundärbordnetz, Bordnetzsystem sowie Kraftfahrzeug
US11862630B2 (en) 2018-04-23 2024-01-02 Infineon Technologies Austria Ag Semiconductor device having a bidirectional switch and discharge circuit
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
WO2020154440A1 (en) 2019-01-23 2020-07-30 Qorvo Us, Inc. Rf semiconductor device and manufacturing method thereof
US11923313B2 (en) 2019-01-23 2024-03-05 Qorvo Us, Inc. RF device without silicon handle substrate for enhanced thermal and electrical performance and methods of forming the same
FR3103980B1 (fr) 2019-11-28 2022-06-17 Commissariat Energie Atomique Commande d'interrupteur bidirectionnel
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090373A1 (en) * 2003-12-05 2007-04-26 International Rectifier Corporation III-Nitride device with improved layout geometry
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
US20130233462A1 (en) * 2012-03-12 2013-09-12 Po-Chou Chen Electronic device assembly system and method

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7336533B2 (en) * 2006-01-23 2008-02-26 Freescale Semiconductor, Inc. Electronic device and method for operating a memory circuit
JP5261621B1 (ja) * 2011-06-23 2013-08-14 パナソニック株式会社 双方向スイッチのシミュレーション方法、双方向スイッチのシミュレーション装置、及びプログラム

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070090373A1 (en) * 2003-12-05 2007-04-26 International Rectifier Corporation III-Nitride device with improved layout geometry
CN101542697A (zh) * 2006-05-31 2009-09-23 先进模拟科技公司 高压双极-cmos-dmos集成电路器件及其模块形成方法
CN102612753A (zh) * 2009-11-30 2012-07-25 松下电器产业株式会社 双向开关
US20130233462A1 (en) * 2012-03-12 2013-09-12 Po-Chou Chen Electronic device assembly system and method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109427772A (zh) * 2017-08-22 2019-03-05 英飞凌科技奥地利有限公司 用于衬底电位稳定化的具有无源电网络的双向开关

Also Published As

Publication number Publication date
US20160079233A1 (en) 2016-03-17
KR20160031972A (ko) 2016-03-23
DE102015115506A1 (de) 2016-03-17

Similar Documents

Publication Publication Date Title
CN105428322A (zh) 基于iii-v族半导体材料的ac开关
EP4220701A1 (en) Power semiconductor device with auxiliary gate structure and circuit
US9911731B2 (en) Operational gallium nitride devices
US9349715B2 (en) Depletion mode group III-V transistor with high voltage group IV enable switch
CN105743477B (zh) 桥接电路
US10784853B2 (en) Semiconductor device having a bidirectional switch and a passive electrical network
CN110391224A (zh) 具有双向开关和放电电路的半导体器件
JP5492238B2 (ja) 低電圧デバイス保護付き高電圧複合半導体デバイス
US9184243B2 (en) Monolithic composite III-nitride transistor with high voltage group IV enable switch
US20220310832A1 (en) Iii-v semiconductor device with integrated power transistor and start-up circuit
JP2008153748A (ja) 双方向スイッチ及び双方向スイッチの駆動方法
JP5829700B2 (ja) 短絡保護された複合スイッチを含むインバータ回路
US20150162321A1 (en) Composite Power Device with ESD Protection Clamp
CN104518648A (zh) 用于操作氮化镓电子器件的方法和系统
CN102646720B (zh) 常关半导体开关和常关jfet
CN107978640A (zh) 功率半导体器件终止结构
WO2013153937A1 (ja) 半導体ダイオード装置
US11955488B2 (en) III-V semiconductor device with integrated power transistor and start-up circuit
WO2020001636A1 (en) Semiconductor device, semiconductor apparatus and method of manufacturing the same
TWI839514B (zh) 具有輔助閘極結構之功率半導體裝置
CN105070752A (zh) 一种具有集成二极管的异质结器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20160323