JP2017228583A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2017228583A
JP2017228583A JP2016121955A JP2016121955A JP2017228583A JP 2017228583 A JP2017228583 A JP 2017228583A JP 2016121955 A JP2016121955 A JP 2016121955A JP 2016121955 A JP2016121955 A JP 2016121955A JP 2017228583 A JP2017228583 A JP 2017228583A
Authority
JP
Japan
Prior art keywords
metal layer
cover film
insulating film
metal
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016121955A
Other languages
English (en)
Other versions
JP6705592B2 (ja
Inventor
慶太 松田
Keita Matsuda
慶太 松田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Device Innovations Inc
Original Assignee
Sumitomo Electric Device Innovations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Device Innovations Inc filed Critical Sumitomo Electric Device Innovations Inc
Priority to JP2016121955A priority Critical patent/JP6705592B2/ja
Priority to US15/626,916 priority patent/US10283472B2/en
Publication of JP2017228583A publication Critical patent/JP2017228583A/ja
Application granted granted Critical
Publication of JP6705592B2 publication Critical patent/JP6705592B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/564—Details not otherwise provided for, e.g. protection against moisture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02123—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body inside the bonding area
    • H01L2224/02125—Reinforcing structures
    • H01L2224/02126—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05012—Shape in top view
    • H01L2224/05015—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05118—Zinc [Zn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05164—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05562—On the entire exposed surface of the internal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13009—Bump connector integrally formed with a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13123—Magnesium [Mg] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/13124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13171—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1405—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/14104—Disposition relative to the bonding areas, e.g. bond pads, of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/141—Disposition
    • H01L2224/1412—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/145—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】金属層の密着性を高めることが可能な半導体装置の製造方法を提供すること。【解決手段】本発明は、第１金属層を形成する工程と、前記第１金属層の外周の領域にＣｕ、Ｔｉ、Ａｌ、ＭｇおよびＣｒの何れかよりなるカバー膜を形成する工程と、前記カバー膜を形成する工程の後、前記第１金属層をシードメタルとして、前記カバー膜を構成する材料とは異なり、かつＮｉ、ＰｄまたはＡｌから選択された金属の無電解メッキ処理を行うことで、前記第１金属層の上面に位置し、かつ前記カバー膜の外側には延設しない第２金属層を形成する工程と、を具備する半導体装置の製造方法である。【選択図】図２Ｂ

Description

本件は半導体装置の製造方法に関する。
半導体装置を基板などにフリップチップ実装するため、ボールグリッドアレイ（Ball Grid Array：ＢＧＡ）のパッケージが用いられることがある。こうした半導体装置のパッドの上には半田バンプが形成される。例えば特許文献１には補強層を含む複数の金属膜で形成された電極の上に半田バンプを有する半導体装置が記載されている。
半田の配線層への拡散を抑制するため、配線層の上に金属層（アンダーバンプメタル、Under Bump Metal：ＵＢＭ）を設け、その上に半田バンプを設けることがある。また、水分などから半導体層を保護するため、半導体層の上に例えばポリイミドなどで形成された絶縁膜を設ける。
特開２００６−１２０８０３号公報
ＵＢＭとして機能する金属層と絶縁膜との密着性が低いため、金属層が剥がれやすくなり、また欠けが発生することもある。例えば熱応力などにより金属層と絶縁膜との間に隙間が生じ、金属層と絶縁膜との界面から水分および半田が侵入することがある。侵入した水分により電極が腐食してしまう。半田がパッドの内部に染み込むことで、パッドがショートする。また金属層が欠け、パッドを用いた電気的な接続の信頼性が低下することもある。このように、金属層と絶縁膜との低い密着性に起因して、半導体装置の信頼性が低下する。
本願発明は、上記課題に鑑み、金属層の密着性を高めることが可能な半導体装置の製造方法を提供することを目的とする。
本発明の一形態は、第１金属層を形成する工程と、前記第１金属層の外周の領域にＣｕ、Ｔｉ、Ａｌ、ＭｇおよびＣｒの何れかよりなるカバー膜を形成する工程と、前記カバー膜を形成する工程の後、前記第１金属層をシードメタルとして、前記カバー膜を構成する材料とは異なり、かつＮｉ、ＰｄまたはＡｌから選択された金属の無電解メッキ処理を行うことで、前記第１金属層の上面に位置し、かつ前記カバー膜の外側には延設しない第２金属層を形成する工程と、を具備する半導体装置の製造方法である。
上記発明によれば、金属層の密着性を高めることが可能な半導体装置の製造方法を提供することが可能となる。
図１は実施例１に係る半導体装置を例示する平面図である。 図２Ａはパッドを拡大した平面図である。 図２Ｂは図１の線Ａ−Ａに沿った断面図である。 図３Ａは半導体装置の製造方法を例示する断面図である。 図３Ｂは半導体装置の製造方法を例示する断面図である。 図３Ｃは半導体装置の製造方法を例示する断面図である。 図３Ｄは半導体装置の製造方法を例示する断面図である。 図３Ｅは半導体装置の製造方法を例示する断面図である。 図４Ａは比較例に係る半導体装置を例示する断面図である。 図４Ｂは比較例に係る半導体装置を例示する断面図である。 図５は実施例１の変形例に係る半導体装置を例示する断面図である。 図６は実施例２に係る半導体装置を例示する断面図である。
本発明の一形態は、（１）第１金属層を形成する工程と、前記第１金属層の外周の領域にＣｕ、Ｔｉ、Ａｌ、ＭｇおよびＣｒの何れかよりなるカバー膜を形成する工程と、前記カバー膜を形成する工程の後、前記第１金属層をシードメタルとして、前記カバー膜を構成する材料とは異なり、かつＮｉ、ＰｄまたはＡｌから選択された金属の無電解メッキ処理を行うことで、前記第１金属層の上面に位置し、かつ前記カバー膜の外側には延設しない第２金属層を形成する工程と、を具備する半導体装置の製造方法である。これにより第２金属層の密着性が向上する。
（２）前記カバー膜および前記第２金属層を覆う被覆金属層を設ける工程と、前記被覆金属層に半田を形成する工程と、を有することが好ましい。被覆金属層により、半田の第２金属層への拡散を抑制することができる。
（３）前記第１金属層は、絶縁膜に設けられた開口部の内側および上面に設けられ、前記第２金属層は、前記開口部の内部を充填して設けられることが好ましい。これにより第２金属層の密着性が向上する。
（４）前記カバー膜は、前記半導体層の平面方向に１０μｍ以上、５０μｍ以下の幅と前記半導体層の厚み方向に１μｍ以上、４μｍ以下の厚さを有することが好ましい。これにより第２金属層の密着性が向上する。
本発明の実施例について説明する。
（半導体装置）
図１は実施例１に係る半導体装置１００を例示する平面図である。図１に示すように、半導体装置１００は基板１０の表面に設けられた複数のパッド２０を有するＢＧＡタイプの半導体装置である。複数のパッド２０は基板１０の一面においてグリッド状に配列されている。
図２Ａはパッドを拡大した平面図であり、半田ボール２１を透視している。図１および図２Ａに示すように、パッド２０の平面形状は例えば円形である。カバー膜３０は金属層２６および２８を囲んでおり、半田ボール２１はカバー膜３０の外側を覆うように設けられている。図２Ｂは図１の線Ａ−Ａに沿った断面図である。図２Ｂに示すように、例えば基板１０の上に半導体層１１が形成されている。基板１０は例えば炭化シリコン（ＳｉＣ）またはサファイアなど絶縁体で形成された絶縁基板である。半導体層１１は例えば窒化ガリウム（ＧａＮ）のチャネル層、窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層などを含む。このように半導体装置１００は例えば電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）を備える。パッド２０はＦＥＴと電気的に接続されており、高周波信号の入力および出力などに用いられる。
半導体層１１の上面に接触する金属層２２が設けられている。半導体層１１および金属層２２を覆うように絶縁膜１２が設けられ、絶縁膜１２は金属層２２の上面が露出する開口部を有する。金属層２２の上面に接触して金属層２４が設けられている。金属層２２は例えばチタン（Ｔｉ）などの金属により形成されており、例えばソース電極およびドレイン電極などのオーミック電極、またはゲート電極として機能する。金属層２４は配線層であり、例えば金（Ａｕ）またはアルミニウム（Ａｌ）などの金属により形成されている。金属層２２および２４を合わせた厚さは例えば１〜５μｍである。
絶縁膜１２の上面には、金属層２４を囲む絶縁膜１４が設けられている。絶縁膜１４の上には、絶縁膜１６および１８が設けられている。絶縁膜１８は絶縁膜１６の上面、金属層２４の側面および上面の一部を覆う。絶縁膜１８の上面には絶縁膜１９が設けられており、絶縁膜１８および１９の開口部１９ａからは金属層２４の上面が露出する。絶縁膜１２、１６および１８は、それぞれ例えば厚さ０．１〜０．５μｍの窒化シリコン（ＳｉＮ）により形成されている。絶縁膜１４および１９はそれぞれ例えば厚さ１０μｍ以下のポリイミドにより形成されている。
開口部１９ａの内側から、絶縁膜１９の上面にかけて、金属層２６（第１金属層）が形成されている。金属層２６は、開口部１９ａから露出する金属層２４の上面、開口部１９ａの内壁および絶縁膜１９の上面に接触している。金属層２６は後述のメッキ処理においてシードメタルとして機能する。開口部１９ａの内側から外側にかけて、金属層２６の表面に接触する金属層２８（第２金属層）が設けられている。金属層２８は開口部１９ａを充填し、金属層２６の上面の周縁部には設けられていない。
図２Ｂに示すように、金属層２６の上面の周縁部から、金属層２６の外周面および絶縁膜１９の上面かけて接触するカバー膜３０が設けられている。図２Ｂに示すように、金属層２８はカバー膜３０の開口部１９ａ側の側面に接触しており、絶縁膜１９には接触していない。絶縁膜１９の上面から金属層２８およびカバー膜３０の上面にかけて、金属層２８およびカバー膜３０を覆う金属層３２（被覆金属層）が設けられている。金属層３２の上に、金属層３２の表面を覆う半田ボール２１が設けられている。
金属層２６は例えば厚さ１０ｎｍのパラジウム（Ｐｄ）などの金属により形成されている。金属層２６には、Ｐｄ以外には、銅（Ｃｕ）、亜鉛（Ｚｎ）なども用いることもできる。金属層２８は例えばニッケル（Ｎｉ）などの金属により形成され、厚さＴ１は例えば３μｍ以上、４μｍ以下（３〜４μｍ）である。カバー膜３０は例えば銅（Ｃｕ）などの金属により形成され、厚さＴ２は例えば１μｍ〜４μｍの範囲が好ましい。また、カバー膜３０の幅は、例えば２５μｍなど、１０μｍ〜５０μｍの範囲が好ましい。金属層３２は例えば厚さ１０ｎｍのＡｕなどの金属により形成されたメッキ層である。半田ボール２１は例えば錫および銀の合金（Ｓｎ−Ａｇ）などの金属により形成されている。
（半導体装置の製造方法）
次に半導体装置１００の製造方法について説明する。図３Ａから図３Ｅは半導体装置１００の製造方法を例示する断面図である。
基板１０の上面に半導体層１１をエピタキシャル成長する。例えばパッドの形成される領域など、半導体層１１の一部を不活性化する。例えば蒸着・リフトオフにより半導体層１１の上面に金属層２２を形成する。半導体層１１および金属層２２の上に絶縁膜１２、１４および１６を形成する。絶縁膜１２および１６は例えば化学気相成長（Chemical Vapor Deposition：ＣＶＤ）法により設ける。絶縁膜１４は例えば厚さ２μｍのポリイミド膜を積層することで設ける。例えばメッキ法により金属層２２の上面に接触する金属層２４を形成する。絶縁膜１６および金属層２４の上に絶縁膜１８および１９を形成する。絶縁膜１８は例えばＣＶＤ法により設ける。絶縁膜１９は例えば厚さ２μｍのポリイミド膜を積層することで形成される。エッチング処理により、絶縁膜１９および１８に開口部１９ａを形成する。開口部１９ａからは金属層２４の上面が露出する。例えば蒸着・リフトオフ法により、金属層２４の上面から絶縁膜１９の上面にかけて、金属層２６を形成する。
図３Ａに示すように、絶縁膜１９および金属層２６の上にフォトレジスト４０を形成する。レジストパターニングにより、フォトレジスト４０に開口部４０ａが形成される。開口部４０ａからは絶縁膜１９の上面および金属層２６の上面の周縁部が露出する。
図３Ｂに示すように、例えば蒸着法により、Ｃｕからなるカバー膜３０を形成する。カバー膜３０は開口部４０ａ内の金属層２６の上面の周縁部および外周面、ならびに絶縁膜１９の上面に接触し、かつフォトレジスト４０の上面に接触する。図３Ｃに示すようにフォトレジスト４０上のカバー膜３０と共に、フォトレジスト４０を除去する。金属層２６および絶縁膜１９上のカバー膜３０は残存する。
図３Ｄに示すように、金属層２６をシードメタルとし、自己触媒メッキの次亜リン酸塩を触媒とする無電解メッキ処理（例えば自己触媒型無電解メッキ処理）により、金属層２８を形成する。無電解メッキを使用する理由は、電解メッキに比べて信頼性に優れているからである。金属層２８は、開口部１９ａ内の金属層２６の表面から図中の上方向および横方向に成長する。カバー膜３０は、金属層２８の横方向の成長を抑制するマスクとして機能する。このため金属層２８は、開口部１９ａを充填し、カバー膜３０の開口部１９ａ側の側面に接触するまで形成するが、カバー膜３０を越えて横方向には成長しにくい。このため、金属層２８は、カバー膜３０の上面に乗り上げず、またカバー膜３０の外側に形成されない。例えば金属層２８がカバー膜３０の側面に接触した時点で無電解メッキ処理を終了する。
無電解メッキとは、外部電源を使用せずにメッキを施す方法であり、イオン化傾向を用いる置換型メッキ、還元剤を用いる自己触媒型無電解メッキ（還元型メッキ）、そして、これらを組み合わせた置換還元型メッキ等がある。ここでは、自己触媒型無電解メッキの方法を用いたが、他の無電解メッキを用いてもよい。いっぽう、電解メッキとは、外部電源を使用して電極間に電流を流すことで陰極から電子を与え、メッキを施す方法である。また、金属層２８の横方向の成長を抑制するマスク材料としては、金属以外にもフォトレジストや絶縁膜（窒化シリコン膜）などを用いることもできる。なお、フォトレジストをマスクに用いた場合、金属層２６の上に有機残渣物などが発生し、金属層２８との密着性が低下してしまう。窒化シリコン膜の場合には、絶縁膜１９上に形成されるため、両者の界面から水分が侵入し、信頼性が低下するなどの課題が発生する。これらの理由から、後述のように、カバー膜の材料としては、金属が最適であり、かつ横方向の成長を抑制できる材料が用いられる。
図３Ｅに示すように、例えば無電解メッキ処理、電解メッキ処理、蒸着・リフトオフ法またはスパッタリング法などの何れかの手法により、金属層２８およびカバー膜３０の表面を覆う金属層３２を形成する。金属層３２の表面に半田ペーストを設け、リフロー処理を行うことで、図２Ｂに示す半田ボール２１を形成する。以上の工程により、半導体装置１００を形成する。
ここで比較例について説明する。図４Ａは比較例１に係る半導体装置のパッド２０Ｒを例示する断面図であり、図４Ｂは経路Ａ１を追加した断面図である。図４Ａおよび図４Ｂにおいては半田ボール２１を省略している。
図４Ａに示すように、パッド２０Ｒにはカバー膜３０は設けられていない。このため、金属層２６をシードメタルとする無電解メッキ処理において、金属層２８は上方向および横方向に成長し、横方向においては、金属層２６を越えて絶縁膜１９の上に到達する。この結果、金属層２８は金属層２６および絶縁膜１９の上面に接触している。金属層２８は、半田の金属層２４への拡散を抑制するＵＢＭとして機能する。
しかし、金属層２８と絶縁膜１９との密着性が低いため、例えば半田リフロー処理の際の熱応力、ハンドリングの際の衝撃などにより、図４Ｂに示すように金属層２８と絶縁膜１９との間に隙間が生じることがある。金属層２８の剥離により金属層２６と絶縁膜１９との間にも隙間が生じる。このため、金属層２６および２８と絶縁膜１９との界面に、水分および半田などの経路Ａ１（図４Ｂの矢印）が形成される。経路Ａ１から水分が浸入することで、電極の腐食、およびイオンマイグレーションなどが発生する。また半田がパッド２０Ｒの内部に染み込むことでパッド２０Ｒがショートする。これにより半導体装置の信頼性が低下する。また応力などにより金属層２８が欠けてしまい、パッド２０の接続の信頼性が低下することもある。
一方、実施例１によれば、カバー膜３０が金属層２６の上面の周縁部および外周面、ならびに絶縁膜１９の上面に接触して設けられている。金属層２６をシードメタルとする無電解メッキ処理において、カバー膜３０は金属層２８の横方向への成長を抑制するマスクとして機能する。このため、金属層２８は横方向において、カバー膜３０の開口部１９ａ側の側面に接触するまで成長するが、カバー膜３０を越えて成長しにくい。この結果、金属層２８は金属層２６の上面およびカバー膜３０の側面に接触するように設けられる。これにより、金属層２８の密着性が向上し、剥がれにくくなる。このため金属層２８により金属層２４への半田の拡散を効果的に抑制することができる。カバー膜３０は金属層２８に加わる応力を緩和する緩衝材として機能する。このため金属層２８の剥離および欠けが抑制される。この結果、パッド２０を用いた電気的な接続の信頼性が向上する。
金属層２８と絶縁膜１９との密着性が低いため、例えば金属層２８がカバー膜３０をまたいで絶縁膜１９と接触すると、金属層２８の剥離および欠けなどが発生する。剥離および欠けを抑制するために、金属層２８は絶縁膜１９に接触しないことが好ましい。すなわち無電解メッキ処理は、金属層２８がカバー膜３０の側面に接触し、かつカバー膜３０の外側に延設しない程度に行うことが好ましい。
また、カバー膜３０と絶縁膜１９との密着性は、金属層２８と絶縁膜１９との密着性より高い。このためカバー膜３０と絶縁膜１９との間に隙間が生じにくく、これらの界面からの水分および半田の侵入が抑制される。したがって水分による電極の腐食、イオンマイグレーション、半田の染み込みによるショートなどが抑制され、半導体装置１００の信頼性が向上する。
カバー膜３０は金属層２６の外周面から上面の周縁部にかけて接触することが好ましい。カバー膜３０が金属層２６の周縁部に乗り上げるため、金属層２６の剥離が抑制され、水分および半田の侵入が効果的に抑制される。また図２Ａに示すように、カバー膜３０は金属層２６および２８を完全に囲むことが好ましい。金属層２８の密着性が向上し、水分および半田の侵入が効果的に抑制される。
ポリイミドの絶縁膜１９とＮｉの金属層２８との密着性は低い。絶縁膜１９との密着性が高いカバー膜３０を設けることで、パッド２０の剥離および欠けを抑制することができる。絶縁膜１９はポリイミド以外の絶縁体で形成されてもよく、金属層２８はＮｉ以外にＰｄ、Ａｌなどの金属で形成されてもよい。カバー膜３０はＣｕとしたが、金属層２８と比較して絶縁膜１９との密着性が高く、かつ無電解メッキ処理による金属層２８の成長を阻害する材料であればよい。カバー膜３０は例えばＣｕ以外にＴｉ、Ａｌ、マグネシウム（Ｍｇ）およびクロム（Ｃｒ）などの金属で形成されてもよい。
絶縁膜１９との密着性を確保するため、カバー膜３０の厚さは例えば１μｍ以上、４μｍ以下とすることが好ましい。カバー膜３０の外側の側面と絶縁膜１９との間で段差が形成され、金属層３２も段差に沿って形成される。半田ボール２１は、この段差を覆うように形成される。このため、半田ボール２１と金属層３２との接触面積が大きくなり、半田ボール２１が強固に接合される。カバー膜３０の厚さは例えば０．５μｍ以上、３μｍ以下などでもよい。半導体層１１の平面方向におけるカバー膜３０の幅は例えば１０μｍ以上、５０μｍ以下である。これによりカバー膜３０と絶縁膜１９との密着性を高めることができる。幅は例えば１５μｍ以上、２０μｍ以上、４０μｍ以下、６０μｍ以下でもよい。
無電解メッキ処理により緻密な金属層２８が形成される。このため、金属層２４への半田の拡散が抑制され、パッド２０の電気抵抗の上昇を抑制することができる。半田の拡散を効果的に抑制するため、金属層２８の厚さは例えば３μｍ以上、４μｍ以下などとしてもよいし、カバー膜３０の２倍以上程度に大きくしてもよい。金属層２６が開口部１９ａの内側から絶縁膜１９の上面に接触し、金属層２８が開口部１９ａを充填するため、金属層２８の密着性が向上し、パッド２０の強度が向上する。
金属層３２は設けなくてもよい。ただし、半田との濡れ性を向上させ半田ボール２１を強固に接合するため、金属層３２を設けることが好ましい。金属層３２はＡｕ以外でも、半田との濡れ性の高い金属で形成すればよい。
図５は実施例１の変形例に係る半導体装置のパッド２０Ａを例示する断面図である。図５に示すように、金属層２８はカバー膜３０の開口部１９ａ側の側面および上面に接触している。金属層２８の上面の高さはカバー膜３０の上面の高さより高いため、無電解メッキ処理の時間を長くすると、金属層２８はカバー膜３０の側面を越え、上面に接触するまで成長する。これにより図５の金属層２８が形成される。変形例によれば、実施例１と同様に、パッド２０と絶縁膜１９との密着性が向上する。なお金属層２８は、カバー膜３０の外側に延設しないことが好ましい。金属層２８が絶縁膜１９の上面に接触しないようにするためである。
図６は実施例２に係る半導体装置のパッド５０を例示する断面図である。実施例１と同様の構成については説明を省略する。図６に示すように、カバー膜３０は、金属層２６の上面には接触せず、外周面に接触している。金属層２８は、金属層２６の上面の周縁部およびカバー膜３０の側面に接触する。実施例２によれば、実施例１と同様に、パッド２０と絶縁膜１９との密着性が向上する。このため水分および半田の侵入が抑制される。また金属層２８の欠けが抑制される。
実施例１および２はＢＧＡの例であるが、パッドの配置はＢＧＡ以外でもよい。またパッドは電極（金属層２２）、配線層（金属層２４）およびＵＢＭ（金属層２８）を含むとしたが、パッドの構成はこれに限定されない。例えば金属層２６をシードメタルとして金属層２８を成長することで形成するパッドであれば実施例１および２は適用可能である。金属層２６の側面にカバー膜３０を設けることで、無電解メッキ処理において金属層２８の横方向の成長を抑制することができる。
パッドはＦＥＴと電気的に接続されているとしたが、ＦＥＴ以外の半導体素子と電気的に接続されてもよい。実施例１および２ではパッドが半導体層１１の上に設けられている。ただし、パッドの設けられる領域に半導体層１１が形成されていなくてもよく、パッドがＦＥＴなどの半導体素子と接続されていればよい。
基板１０はＳｉＣ、シリコン（Ｓｉ）、サファイア、ＧａＮなどの絶縁体で形成される。基板１０上の半導体層１１は、例えば窒化物半導体または砒素系半導体などで形成された化合物半導体層である。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えばＧａＮ、ＡｌＧａＮ、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。
以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
１０ 基板
１１ 半導体層
１２、１４、１６、１８、１９ 絶縁膜
１９ａ、４０ａ 開口部
２０、２０Ａ、２０Ｒ、５０ パッド
２１ 半田ボール
２２、２４、２６、２８、３２ 金属層
３０ カバー膜
４０ フォトレジスト
１００ 半導体装置

Claims (4)

  1. 第１金属層を形成する工程と、
    前記第１金属層の外周の領域にＣｕ、Ｔｉ、Ａｌ、ＭｇおよびＣｒの何れかよりなるカバー膜を形成する工程と、
    前記カバー膜を形成する工程の後、前記第１金属層をシードメタルとして、前記カバー膜を構成する材料とは異なり、かつＮｉ、ＰｄまたはＡｌから選択された金属の無電解メッキ処理を行うことで、前記第１金属層の上面に位置し、かつ前記カバー膜の外側には延設しない第２金属層を形成する工程と、を具備する半導体装置の製造方法。
  2. 前記カバー膜および前記第２金属層を覆う被覆金属層を設ける工程と、前記被覆金属層に半田を形成する工程と、を有する請求項１に記載の半導体装置の製造方法。
  3. 前記第１金属層は、絶縁膜に設けられた開口部の内側および上面に設けられ、前記第２金属層は、前記開口部の内部を充填して設けられる、請求項１に記載の半導体装置の製造方法。
  4. 前記カバー膜は、前記半導体層の平面方向に１０μｍ以上、５０μｍ以下の幅と前記半導体層の厚み方向に１μｍ以上、４μｍ以下の厚さを有する請求項１に記載の半導体装置の製造方法。

JP2016121955A 2016-06-20 2016-06-20 半導体装置の製造方法 Active JP6705592B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016121955A JP6705592B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法
US15/626,916 US10283472B2 (en) 2016-06-20 2017-06-19 Electrode for a semiconductor device of a ball grid array (BGA) type

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121955A JP6705592B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2017228583A true JP2017228583A (ja) 2017-12-28
JP6705592B2 JP6705592B2 (ja) 2020-06-03

Family

ID=60660876

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121955A Active JP6705592B2 (ja) 2016-06-20 2016-06-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10283472B2 (ja)
JP (1) JP6705592B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JP2020141054A (ja) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法及び半導体装置
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器
US11594507B2 (en) 2020-05-11 2023-02-28 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6436531B2 (ja) * 2015-01-30 2018-12-12 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
KR102574452B1 (ko) * 2018-07-03 2023-09-04 삼성전자 주식회사 반도체 칩 및 이를 포함하는 반도체 패키지
KR20220072234A (ko) * 2020-11-25 2022-06-02 삼성전자주식회사 Ubm 패드를 포함하는 반도체 패키지

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2935318B2 (ja) 1992-10-08 1999-08-16 日本電気株式会社 出力バッファ回路
JP4243117B2 (ja) * 2002-08-27 2009-03-25 新光電気工業株式会社 半導体パッケージとその製造方法および半導体装置
JP2006120803A (ja) 2004-10-20 2006-05-11 Fujitsu Ltd 半導体装置及び半導体装置の製造方法
TWI371998B (en) * 2009-11-03 2012-09-01 Nan Ya Printed Circuit Board Printed circuit board structure and method for manufacturing the same

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047775A (ja) * 2018-09-19 2020-03-26 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法および半導体装置
JP2020141054A (ja) * 2019-02-28 2020-09-03 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法及び半導体装置
US11270967B2 (en) 2019-02-28 2022-03-08 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device and semiconductor device
JP7176169B2 (ja) 2019-02-28 2022-11-22 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法及び半導体装置
TWI822967B (zh) * 2019-02-28 2023-11-21 日商住友電工器件創新股份有限公司 製造半導體裝置之方法及半導體裝置
US11594507B2 (en) 2020-05-11 2023-02-28 Sumitomo Electric Device Innovations, Inc. Method for manufacturing semiconductor device
JP7468828B2 (ja) 2020-05-11 2024-04-16 住友電工デバイス・イノベーション株式会社 半導体装置の製造方法
WO2022249526A1 (ja) * 2021-05-25 2022-12-01 ソニーセミコンダクタソリューションズ株式会社 半導体パッケージおよび電子機器

Also Published As

Publication number Publication date
US10283472B2 (en) 2019-05-07
JP6705592B2 (ja) 2020-06-03
US20170365571A1 (en) 2017-12-21

Similar Documents

Publication Publication Date Title
JP6705592B2 (ja) 半導体装置の製造方法
JP5433175B2 (ja) 半導体装置
JP5839267B2 (ja) 半導体装置の製造方法
JP2018037497A (ja) 半導体装置
JP2019040975A (ja) 半導体装置およびその製造方法
JP2020145423A (ja) 電界効果トランジスタ及び半導体装置
KR101841632B1 (ko) 고전자이동도 트랜지스터 및 그의 제조방법
EP2996155B1 (en) Semiconductor device and method for manufacturing a semiconductor device
US11270967B2 (en) Method for manufacturing semiconductor device and semiconductor device
JP6579989B2 (ja) 半導体装置および半導体装置の製造方法
CN108461408B (zh) 形成安装在基板上的半导体器件的方法
US20210091023A1 (en) Semiconductor device
JP6801840B2 (ja) 半導体装置
US11594507B2 (en) Method for manufacturing semiconductor device
JP7459973B2 (ja) 半導体装置及びその製造方法
JP6776501B2 (ja) 半導体装置の製造方法
JP7378693B1 (ja) 半導体装置および半導体装置の製造方法
CN115360166B (zh) 一种芯片封装结构及芯片封装方法
JP6699867B2 (ja) 半導体装置
JP2024000603A (ja) 半導体装置および半導体装置の製造方法
JP2006073787A (ja) 半導体素子及びその製造方法

Legal Events

Date Code Title Description
A625 Written request for application examination (by other person)

Free format text: JAPANESE INTERMEDIATE CODE: A625

Effective date: 20190322

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191210

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200414

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200507

R150 Certificate of patent or registration of utility model

Ref document number: 6705592

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250