JP6699867B2

JP6699867B2 - 半導体装置

Info

Publication number: JP6699867B2
Application number: JP2016138787A
Authority: JP
Inventors: 均生松
Original assignee: Sumitomo Electric Device Innovations Inc
Current assignee: Sumitomo Electric Device Innovations Inc
Priority date: 2016-07-13
Filing date: 2016-07-13
Publication date: 2020-05-27
Anticipated expiration: 2036-07-13
Also published as: JP2018010968A

Description

本件は半導体装置に関する。

半導体装置では耐湿性を確保するために、半導体層を保護する絶縁膜を設けることがある（例えば特許文献１）。絶縁膜は例えば窒化シリコン（ＳｉＮ）または酸化シリコン（ＳｉＯ_２）などで形成されており、水分の浸入を抑制する。

特開平５−１９０６２２号公報

しかしながら、パッドと絶縁膜との界面から水分が浸入し、水分によりイオンマイグレーションなどが発生し、半導体装置が故障することがある。このため半導体装置の耐湿性を高めることが重要となる。またパッドと絶縁膜との密着性が低く、パッドがはがれることもある。

本願発明は、上記課題に鑑み、耐湿性を高め、かつパッドの剥離を抑制することが可能な半導体装置を提供することを目的とする。

本発明の一形態は、基板と、前記基板上に設けられた半導体層と、前記半導体層の上の活性領域に設けられたドレイン電極、ソース電極およびゲート電極と、前記半導体層の上に設けられた絶縁膜と、前記ドレイン電極と電気的に接続され、基板の一辺に沿って配置された複数のドレインパッドと、を具備し、前記複数のドレインパッドのうち前記基板の一辺と直交する辺に最も近い第１ドレインパッドは、前記絶縁膜の上面に接触して設けられ、前記複数のドレインパッドのうち、両側に他のドレインパッドが配置された第２ドレインパッドは、前記半導体層に接して設けられ、前記第２ドレインパッドと比較して、前記第１ドレインパッドの前記ソース電極と対向する辺の幅が大きい半導体装置である。

上記発明によれば、耐湿性を高め、かつパッドの剥離を抑制することが可能な半導体装置を提供することが可能となる。

図１は実施例１に係る半導体装置を例示する平面図である。図２Ａは図１の線Ａ−Ａに沿った断面図である。図２Ｂは図１の線Ｂ−Ｂに沿った断面図である。図２Ｃは図１の線Ｃ−Ｃに沿った断面図である。図２Ｄは図１の線Ｄ−Ｄに沿った断面図である。図２Ｅは図１の線Ｅ−Ｅに沿った断面図である。図３Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図３Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図４Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図４Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図５は図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図６は図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図７Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図７Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図８Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図８Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図９Ａは図１の線Ａ−Ａに沿った断面における半導体装置の製造方法を例示する断面図である。図９Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置の製造方法を例示する断面図である。図１０Ａは比較例１に係る半導体装置を例示する断面図である。図１０Ｂは比較例２に係る半導体装置を例示する断面図である。図１０Ｃは比較例３に係る半導体装置を例示する断面図である。図１１は実施例１の変形例に係る半導体装置を例示する断面図である。図１２Ａは実施例２に係る半導体装置を例示する平面図である。図１２Ｂは図１２Ａの線Ｆ−Ｆに沿った断面図である。図１３は実施例３に係る半導体装置を例示する断面図である。

本発明の一形態は、（１）基板と、前記基板上に設けられた半導体層と、前記半導体層の上の活性領域に設けられたドレイン電極、ソース電極およびゲート電極と、前記半導体層の上に設けられた絶縁膜と、前記ドレイン電極と電気的に接続され、基板の一辺に沿って配置された複数のドレインパッドと、を具備し、前記複数のドレインパッドのうち前記基板の一辺と直交する辺に最も近い第１ドレインパッドは、前記絶縁膜の上面に接触して設けられ、前記複数のドレインパッドのうち、両側に他のドレインパッドが配置された第２ドレインパッドは、前記半導体層に接して設けられ、前記第２ドレインパッドと比較して、前記第１ドレインパッドの前記ソース電極と対向する辺の幅が大きい半導体装置である。第１ドレインパッドと半導体層との間に位置する絶縁膜が水分の経路を遮断するため、水分が浸入しにくい。このため半導体装置の耐湿性を高めることができる。また、基板の角部に近い第１ドレインパッドには大きな応力がかかるが、第１ドレインパッドが大きいため、絶縁膜と第１ドレインパッドとの密着性が高い。このため第１ドレインパッドの絶縁膜からの剥離が抑制される。
（２）前記複数のドレインパッドのうち、前記第１ドレインパッドに隣接する第３ドレインパッドは、前記絶縁膜の上面に接触して設けられてなることが好ましい。これにより、第３ドレインパッドと絶縁膜との剥離が抑制される。また絶縁膜により水分の浸入を抑制することができる。
（３）前記ソース電極と電気的に接続された複数のソースパッドを備え、前記複数のソースパッドのうち前記基板の一辺と直交する辺に最も近い第１ソースパッドは、前記絶縁膜の上面に接触して設けられ、前記複数のソースパッドのうち、両側に他のソースパッドが配置された第２ソースパッドは、前記半導体層に接して設けられ、前記第１ソースパッドは、前記第２ソースパッドと比較して、前記ドレイン電極の先端に対向する辺の幅が大きいことが好ましい。第１ソースパッドと基板との間に位置する絶縁膜が水分を遮断するため、水分が浸入しにくい。また、第１ソースパッドが大きいため、絶縁膜と第１ソースパッドとの密着性が高くなり、第１ソースパッドの絶縁膜からの剥離が抑制される。

本発明の実施例について説明する。

（半導体装置）
図１は実施例１に係る半導体装置１００を例示する平面図である。図１では絶縁膜を透視している。図２Ａは図１の線Ａ−Ａに沿った断面図である。図２Ｂは図１の線Ｂ−Ｂに沿った断面図である。図２Ｃは図１の線Ｃ−Ｃに沿った断面図である。図２Ｄは図１の線Ｄ−Ｄに沿った断面図である。図２Ｅは図１の線Ｅ−Ｅに沿った断面図である。図２Ａなどに矢印で示す経路Ａ１およびＡ２、図２Ｅに矢印で示す経路Ａ３およびＡ４は水分の経路を表しており、詳しくは後述する。

図１に示すように、半導体装置１００はフィンガー型の電極を有する電界効果トランジスタ（Field Effect Transistor：ＦＥＴ）である。図２Ａ〜図２Ｅに示すように、半導体装置１００は例えば炭化シリコン（ＳｉＣ）などの絶縁体により形成された基板１０を備える。基板１０の長さＬ１は例えば５ｍｍ、長さＬ２は１ｍｍ、厚さは０．１ｍｍである。基板１０の上面には窒化ガリウム（ＧａＮ）のチャネル層、窒化アルミニウムガリウム（ＡｌＧａＮ）の電子供給層などを含む半導体層１１が形成されている。図２Ａ〜図２Ｃおよび図２Ｅに示すように、半導体層１１の一部の上側は不活性処理され、不活性領域１３となっている。例えば半導体層１１にアルゴン（Ａｒ）を注入することで不活性処理を行う。

図２Ａから図２Ｅに示すように、基板１０の上に絶縁膜１２、１４および１６、ドレインパッド２０、ドレイン電極２２、ソースパッド３０、ソース電極３２、ゲートパッド４０およびゲート電極４２が設けられている。図２Ｄに示すようにドレイン電極２２、ソース電極３２およびゲート電極４２は半導体層１１の上面に接触している。

図１に示すように、複数のドレインパッド２０は基板１０の一辺（図中の横方向の辺）に沿って設けられている。複数のソースパッド３０および複数のゲートパッド４０は、ドレインパッド２０と対向するように、基板１０の別の一辺に沿って設けられている。図１に示すように配線層２４はドレインパッド２０と同じ金属層であり、フィンガー状に伸び、ドレイン電極２２の上面に接触している。ドレインパッド２０、ドレイン電極２２、および配線層２４は互いに電気的に接続されている。配線層３４はソースパッド３０と同じ金属層であり、フィンガー状に伸び、ソース電極３２の上面に接触している。ソースパッド３０、ソース電極３２および配線層３４は互いに電気的に接続されている。ゲート電極４２はゲートパッド４０と電気的に接続されている。各パッドは例えば半導体装置１００への高周波信号の入力および出力のために用いられ、配線層２４および３４には大きな電流が流れる。

図２Ａ〜図２Ｃに示すように、ドレインパッド２０はシードメタル２１、およびシードメタル２１の上面に接触する金属層２３（第１金属層）を含む。図２Ｅに示すように、ソースパッド３０はシードメタル３１、およびシードメタル３１の上面に接触する金属層３３を含む。ゲートパッド４０はシードメタルおよびその上の金属層を含む。図２Ｄに示すように、配線層２４はシードメタル２１および金属層２５を含み、配線層３４はシードメタル３１および金属層３５を含む。シードメタル２１および３１は例えば金（Ａｕ）などの金属により形成された同一の金属層であり、後述のメッキ法に用いられる。シードメタル上の金属層２３、２５、３３および３５は例えば厚さ３μｍのＡｕなどの金属により形成されている。ドレイン電極２２およびソース電極３２は、例えば基板１０側から、厚さ１０ｎｍのチタン（Ｔｉ）および厚さ３００ｎｍのアルミニウム（Ａｌ）を積層したオーミック電極である。ゲート電極４２は例えば基板１０側から厚さ５０ｎｍのニッケル（Ｎｉ）および厚さ３００ｎｍのＡｕを積層したものである。

図１に示すように、複数のドレインパッド２０のうち、基板１０の辺（図１の縦方向の辺）に最も近いものをドレインパッド２０ａ（第１ドレインパッド）、ドレインパッド２０ａに隣に位置するものをドレインパッド２０ｂ（第３ドレインパッド）、両側に他のドレインパッドが配置されているものをドレインパッド２０ｃ（第２ドレインパッド）とする。複数のソースパッド３０のうち、基板１０の辺の端部に設けられたものをソースパッド３０ａ（第１ソースパッド）、辺の中央側に位置するものをソースパッド３０ｂ（第２ソースパッド）とする。

図２Ａ〜図２Ｅに示すように、絶縁膜１２は半導体層１１および不活性領域１３の上面に接触している。絶縁膜１４は絶縁膜１２の上面に接触し、また図２Ｄに示すようにゲート電極４２を覆う。絶縁膜１６は絶縁膜１４の上面に接触する。図２Ａに示すように、絶縁膜１６には複数の開口部１６ａが設けられており、各パッドの上面は開口部１６ａから露出する。絶縁膜１２は例えば厚さ５０ｎｍの窒化シリコン（ＳｉＮ）により形成されている。絶縁膜１４は例えば厚さ５００ｎｍのＳｉＮにより形成されている。絶縁膜１６は例えば厚さ６００ｎｍのＳｉＮにより形成されている。

図２Ａ〜図２Ｃに示すように、ドレインパッド２０ａは絶縁膜１４の上面に接触しており、半導体層１１の不活性領域１３の上面には接触しない。一方、図２Ａに示すように、ドレインパッド２０ｂは不活性領域１３の上面に接触している。また、図１および図２Ａに示すように、ドレインパッド２０ａの幅Ｗ１（図１の横方向の幅）はドレインパッド２０ｂの幅Ｗ２よりも大きい。Ｗ１は例えば０．２ｍｍ、Ｗ２は例えば０．１ｍｍである。ドレインパッド２０ｃもドレインパッド２０ｂと同じ幅を有し、不活性領域１３の上面に接触する。ドレインパッド２０ａ〜２０ｃは図１の上下方向において同じ長さを有する。すなわちドレインパッド２０ａの面積はドレインパッド２０ｂおよび２０ｃの面積より大きい。ドレインパッド２０ａの面積はドレインパッド２０ｂの２倍以上が好ましい。図２Ｅに示すようにソースパッド３０ａは絶縁膜１４の上面に接触して設けられ、半導体層１１の上面には接触しない。一方、ソースパッド３０ｂは半導体層１１の上面に接触している。ソースパッド３０ａの幅Ｗ３はソースパッド３０ｂの幅Ｗ４よりも大きい。Ｗ３は例えば０．２ｍｍ、Ｗ４は例えば０．１ｍｍである。ゲートパッド４０は半導体層１１の上面に接触している。

（半導体装置の製造方法）
次に半導体装置１００の製造方法について説明する。図３Ａ、図４Ａ、図７Ａ、図８Ａおよび図９Ａは図１の線Ａ−Ａに沿った断面における半導体装置１００の製造方法を例示する断面図である。図３Ｂ、図４Ｂ、図５、図６、図７Ｂ、図８Ｂおよび図９Ｂは図１の線Ｄ−Ｄに沿った断面における半導体装置１００の製造方法を例示する断面図である。

例えば有機金属気相成長（Metal Organic Chemical Vapor Deposition：ＭＯＣＶＤ）法などにより基板１０の上面に半導体層１１をエピタキシャル成長する。図３Ａに示すように、例えばＡｒイオンの注入またはメサエッチングなどにより、半導体層１１のうちパッドの形成される領域において、チャネル層および電子供給層に不活性領域１３を形成する。図３Ｂに示すように、半導体層１１のうちＦＥＴの形成される領域は不活性化されない。図４Ａおよび図４Ｂに示すように、例えばスパッタリング法などにより、半導体層１１の上面に絶縁膜１２を形成する。

図５に示すように、ＦＥＴの形成される領域において、例えばエッチングなどで絶縁膜１２の一部を除去する。絶縁膜１２から露出した半導体層１１の上面に、例えば蒸着・リフトオフ法によりドレイン電極２２およびソース電極３２を形成する。図６に示すように、例えばエッチングなどでドレイン電極２２およびソース電極３２の間の絶縁膜１２の一部を除去し、露出した半導体層１１の上面に、例えば蒸着・リフトオフ法によりゲート電極４２を形成する。図７Ａおよび図７Ｂに示すように、例えばスパッタリング法などにより、絶縁膜１２の上に絶縁膜１４を形成する。図７Ｂに示すように、絶縁膜１４は、ＦＥＴの形成される領域においてドレイン電極２２、ソース電極３２およびゲート電極４２を覆う。

図８Ａに示すように、例えばエッチングなどで絶縁膜１２および１４の一部を除去し、不活性領域１３を露出させる。図８Ｂに示すように、絶縁膜１４の一部を除去し、ドレイン電極２２およびソース電極３２の上面を露出させる。図９Ａおよび図９Ｂに示すように、シードメタル２１および３１を形成する。シードメタルは、例えばＴｉおよびＡｕの積層構造からなる。シードメタルに電流を流すことによりメッキ処理を行い、図９Ａに示すようにシードメタル２１上に例えばＡｕからなる金属層２３を形成する。また、図９Ｂに示すようにシードメタル２１上に配線層２４、シードメタル３１上に配線層３４を形成する。図９Ａに示すように、ドレインパッド２０ａは絶縁膜１４の上面に接触する。ドレインパッド２０ｂは絶縁膜１２および１４の開口部に位置し、不活性領域１３の上面に接触する。パッドおよび電極を覆う絶縁膜１６を形成し、絶縁膜１６にドレインパッド２０、ソースパッド３０、ゲートパッド４０の露出する開口部１６ａを形成する。以上の工程により半導体装置１００を形成する。

次に比較例１〜３について説明する。図１０Ａは比較例１に係る半導体装置１００Ｒを例示する断面図である。図１０Ｂは比較例２に係る半導体装置２００Ｒを例示する断面図である。図１０Ｃは比較例３に係る半導体装置３００Ｒを例示する断面図である。

図１０Ａに示すように、半導体装置１００Ｒにおいては、ドレインパッド２０ａおよび２０ｂは半導体層１１の不活性領域１３の上面に接触している。またドレインパッド２０ａはドレインパッド２０ｂと同じ大きさを有する。金属層２３と絶縁膜１６との界面から絶縁膜１２と不活性領域１３との界面にかけて水分の経路Ａ１およびＡ２が形成される。半導体装置を基板などに実装する際、基板と半導体装置との熱膨張率の違いなどにより半導体装置に応力が加わる。ドレインパッド２０ｂにかかる応力は小さいため、ドレインパッド２０ｂと半導体層１１との隙間は小さく、経路Ａ２からの水分の浸入は少ない。一方、半導体装置の角部には大きな応力がかかる。特に基板１０が大型化すると応力は大きくなる。このためドレインパッド２０ａと絶縁膜１４および１６との間の結合は弱くなり、微小な剥離が発生しやすい。この結果、図１０Ａに矢印で示したドレインパッド２０ｂ付近の経路Ａ２に比べ、ドレインパッド２０ａ付近の経路Ａ１から水分が浸入しやすくなる。

図１０Ａに示すように、経路Ａ１から浸入した水分は絶縁膜と半導体層１１との界面を通り、ドレイン電極２２などの電極に到達する。これにより、例えばドレイン電極２２とゲート電極４２あるいはドレイン電極２２とソース電極３２との間などでイオンマイグレーションが発生する。一旦イオンマイグレーションが発生すると、パッドなどの金属が溶け出すためパッドなどが変形し、さらに大量の水分が浸入することとなる。特にＦＥＴのドレイン電極２２には大きな電圧が印加されるため、電位差によりイオンマイグレーションが急速に進行し、短時間でＦＥＴが故障してしまう。

そこで、図１０Ｂに示すように比較例２では、ドレインパッド２０ａの面積を大きくして絶縁膜１４との剥離を抑制することにした。具体的には、図１０Ｂに示すように、ドレインパッド２０ａを基板１０の周縁に向かって面積を拡大させた。しかし、これにより、ドレインパッド２０ａとソース電極３２（特に配線層３４）との間で、イオンマイグレーションが発生し易くなった。ドレインパッド２０ａの面積を拡大するために、基板１０の周縁に向かってドレインパッド２０ａを延長すると、ドレインパッド２０ａのソース電極（配線層３４）の先端と対向する辺の長さが、中央部に位置するドレインパッド２０ｃのソース電極（配線層３４）の先端と対向する辺に比べて大きくなる。このため、ドレインパッド２０ａとソース電極（配線層３４）の間でイオンマイグレーションが起きる確率が、ドレインパッド２０ｃのそれに比べて大きくなったものと推察される。

図１０Ｃに示すように、比較例３ではドレインパッド２０ａを絶縁膜１４の上面に設ける。ドレインパッド２０ａ付近における水分の経路Ａ１はドレインパッド２０と絶縁膜１６との界面から絶縁膜１４にかけて形成されるが、絶縁膜１４が経路Ａ１およびＡ２を塞ぐ関係に位置する。このため、経路Ａ１およびＡ２を通じた、イオンマイグレーションを防止することができる。なお、基板１０の中央部に位置するドレインパッド２０ｃは、その両側にドレインパッド２０ｂが存在するため、その面積を拡大することが困難である。このため、基板１０の中央部に位置するドレインパッド２０ｃは、半導体層１１と接触させることで、金属−半導体間の接着力の高さを利用して剥離を防止するのが好適である。

実施例１では図１および図２Ａに示したように、ドレインパッド２０ａをドレインパッド２０ｂおよび２０ｃより大きくし、かつ絶縁膜１４の上面に接触して設ける。図２Ａに示すようにドレインパッド２０ａの周囲には水分の経路Ａ１が形成されるが、絶縁膜１４が水分を遮断する。このため水分の浸入を抑制することができ、半導体装置１００の耐湿性を高めることができる。高電圧の印加されるドレインパッド２０からの水分の浸入を抑制するため、イオンマイグレーションを効果的に抑制することができる。また、ドレインパッド２０ａのソース電極（配線層３４）の先端と対向する辺の幅Ｗ１が、中央部に位置するドレインパッド２０ｃのソース電極（配線層３４）の先端と対向する辺に比べて大きい。このため、ドレインパッド２０ａと絶縁膜１４との接触面積が大きくなり、ドレインパッド２０ａと絶縁膜１４との密着性が高くなる。このため基板１０の角部に近いドレインパッド２０ａに大きな応力がかかっても、ドレインパッド２０ａの剥離は抑制される。

図２Ａに示したようにドレインパッド２０ｂの周囲には水分の経路Ａ２が形成される。ドレインパッド２０ｂは、半導体層１１の不活性領域１３の上面に接触している。パッドと半導体層１１との密着性は、パッドと絶縁膜１４との密着性より高い。また、ドレインパッド２０ｂにかかる応力はドレインパッド２０ａにかかる応力より小さいため、ドレインパッド２０ｂと半導体層１１との間に隙間が生じにくい。このため経路Ａ２を通じた水分の浸入は抑制される。また、ドレインパッド２０ｂの剥離は抑制される。ドレインパッド２０ｃも、ドレインパッド２０ｂと同様にドレインパッド２０ａより小さく、かつ不活性領域１３の上面に設ける。

実施例１では、基板１０の長手方向（図１の水平方向）におけるドレインパッド２０ａの幅Ｗ１が、ドレインパッド２０ｂおよび２０ｃの幅Ｗ２より大きいとした。図１の上下方向におけるドレインパッド２０ａの長さをドレインパッド２０ｂおよび２０ｃの長さより大きくしてもよい。すなわちドレインパッド２０ａの面積をドレインパッド２０ｂおよび２０ｃより大きければよい。

また、ソースパッド３０のうち、基板１０の辺の端部に位置するソースパッド３０ａは絶縁膜１４の上面に位置している。これにより、図２Ｅに矢印で示した経路Ａ３からの水分の浸入を、絶縁膜１４により抑制することができる。また、ソースパッド３０ａはソースパッド３０ｂより大きい。言い換えれば、ソースパッド３０ａのドレイン電極（配線層２４）の先端と対向する辺の幅Ｗ３が、中央部に位置するソースパッド３０ｂのドレイン電極（配線層２４）の先端と対向する辺に比べて大きい。このためソースパッド３０ａと絶縁膜１４との接触面積が大きくなり、ソースパッド３０ａの絶縁膜１４からの剥離が抑制される。ソースパッド３０ｂは半導体層１１の上面に接触しているため、密着性が高くなる。これにより図２Ｅに矢印で示した経路Ａ４からの水分の浸入は抑制される。したがって半導体装置１００の耐湿性を高めることができる。

ドレインパッド２０、ソースパッド３０およびゲートパッド４０はＡｕを含み、絶縁膜１４はＳｉＮにより形成されている。ドレインパッド２０ａおよびソースパッド３０ａと絶縁膜１４との密着性は、例えばドレインパッド２０ｂおよび２０ｃと半導体層１１との密着性より低い。そこでドレインパッド２０ａをドレインパッド２０ｂおよび２０ｃより大きくし、ソースパッド３０ａをソースパッド３０ｂより大きくすることで、絶縁膜１４との接触面積を大きくする。これにより密着性を高め、ドレインパッド２０ａおよびソースパッド３０ａの剥離を抑制することができる。なお、各パッドはＡｕ以外に例えばアルミニウム（Ａｌ）または銅（Ｃｕ）などの金属で形成してもよい。絶縁膜１４および１６はＳｉＮ以外に例えばＳｉＯ_２、酸窒化シリコン（ＳｉＯＮ）などの絶縁体で形成してもよい。

ＡｕとＳｉＮとの密着性は低いため、ドレインパッド２０ｂおよび２０ｃ、ソースパッド３０ｂを絶縁膜１４に接触させると、パッドと絶縁膜１４との間に隙間が生じ、隙間から水分が浸入する恐れがある。またパッドが剥離する可能性もある。このため、ドレインパッド２０ｂおよび２０ｃ、ソースパッド３０ｂは不活性領域１３に接触して設けることが好ましい。これにより水分の浸入およびパッドの剥離を抑制することができる。パッドをＡｕ以外の金属で形成し、絶縁膜１４をＳｉＮ以外の絶縁体で形成する場合でも、一般にパッドと絶縁膜１４との密着性は小さい。このため、ドレインパッド２０ａおよびソースパッド３０ａは大きくすることが好ましい。また、ドレインパッド２０ｂおよび２０ｃ、ソースパッド３０ｂは不活性領域１３に接触して設けることが好ましい。

基板１０の長さＬ１およびＬ２が大きくなると、応力は大きくなる。実施例１によれば、応力が大きくなった場合でもドレインパッド２０ａと絶縁膜１４との剥離を抑制し、半導体装置１００の耐湿性を高めることができる。長さＬ１は例えば１ｍｍ以上、８ｍｍ以下、長さＬ２は例えば０．５ｍｍ以上、４ｍｍ以下である。また、半導体装置１００の大きさに応じてパッドの数を変更することができる。端部のパッドを中央部のパッドより大きくし、かつ絶縁膜１４の上面に設けることができる。例えば複数のゲートパッド４０のうち、辺の端部に最も近いものを大きくし、かつ絶縁膜１４の上面に設けてもよい。

図１１は実施例１の変形例に係る半導体装置１００Ａを例示する断面図である。図１１に示すように、ドレインパッド２０ａと同様に、ドレインパッド２０ｂも絶縁膜１４の上面に設けられている。これにより経路Ａ１およびＡ２を通じた水分の浸入を効果的に抑制することができる。またドレインパッド２０ａがドレインパッド２０ｂより大きいため、絶縁膜１４との密着性が高まる。このため基板１０の角部に近いドレインパッド２０ａに大きな応力がかかってもドレインパッド２０ａの剥離は抑制される。なおドレインパッド２０ｃ（図１参照）は、ドレインパッド２０ａおよび２０ｂより小さい幅を有し、不活性領域１３の上面に接触する。

図１２Ａは実施例２に係る半導体装置２００を例示する平面図である。図１２Ｂは図１２Ａの線Ｆ−Ｆに沿った断面図である。実施例１と同じ構成については説明を省略する。

図１２Ａおよび図１２Ｂに示すように、ドレインパッド２０のうち、ドレインパッド２０ａおよび２０ｂは、ドレインパッド２０ｃより大きい。ドレインパッド２０ａの幅Ｗ１およびドレインパッド２０ｂの幅Ｗ２は例えば０．２ｍｍ、ドレインパッド２０ｃの幅Ｗ５は例えば０．１ｍｍである。図１２Ｂに示すように、ドレインパッド２０ａおよび２０ｂは絶縁膜１４の上面に接触している。一方ドレインパッド２０ｃは不活性領域１３の上面に接触している。

実施例２によれば、実施例１と同様に、ドレインパッド２０ａと絶縁膜１４との剥離を抑制し、またドレインパッド２０ａ付近の経路Ａ１からの水分の浸入を抑制することができる。また、ドレインパッド２０ｂを絶縁膜１４の上面に配置することで、経路Ａ２からの水分の浸入も抑制することができる。ドレインパッド２０ａおよび２０ｂにおいて耐湿性を向上させるため、イオンマイグレーションを効果的に抑制することができる。さらにドレインパッド２０ｂを大きくすることで、ドレインパッド２０ｂと絶縁膜１４との接触面積を大きくし、ドレインパッド２０ｂと絶縁膜１４との剥離を抑制することができる。なお、ソースパッド３０およびゲートパッド４０にも、同様の構成を適用することができる。

図１３は実施例３に係る半導体装置３００を例示する断面図である。実施例１と同じ構成については説明を省略する。

図１３に示すように、絶縁膜１２の上面に絶縁膜１５が設けられ、絶縁膜１５の上面に絶縁膜１４が設けられている。ドレインパッド２０ａはＴｉ層２６（第２金属層）、シードメタル２１および金属層２３を含む。Ｔｉ層２６は、シードメタル２１および金属層２３と絶縁膜１４との間に設けられ、絶縁膜１４の上面に接触している。シードメタル２１はＴｉ層２６の上面に接触している。一方、ドレインパッド２０ｂはＴｉ層２６を含まない

Ｔｉ層２６と絶縁膜１４との密着性は、金属層２３およびシードメタル２１と絶縁膜１４との密着性より高い。このため実施例３によれば、ドレインパッド２０ａの絶縁膜１４からの剥離を抑制することができる。また実施例１と同様に、半導体装置３００の耐湿性を高めることができる。複数のドレインパッド２０のうちドレインパッド２０ａの下にＴｉ層２６を設ければよい。すべてのドレインパッド２０の下にＴｉ層２６を設ける場合に比べ工程が簡単になるため、半導体装置３００の低コスト化が可能となる。

Ｔｉ以外にＮｉおよびＷ（タングステン）などの金属の層を設けてもよい。またソースパッド３０ａがＴｉ層２６を含み、かつ絶縁膜１４と接触することで、半導体装置３００の耐湿性をより高めることができる。ドレインパッド２０ｂがＴｉ層２６を含み、ドレインパッド２０ｃより大きくてもよい。ソースパッド３０およびゲートパッド４０もＴｉ層を含む構成とすることにより、パッドの剥離を抑制することもできる。

基板１０はＳｉＣ、シリコン（Ｓｉ）、サファイア、ＧａＮなどの絶縁体で形成される。基板１０上の半導体層１１は、例えば窒化物半導体または砒素系半導体などで形成された化合物半導体層である。窒化物半導体とは、窒素（Ｎ）を含む半導体であり、例えばＧａＮ、ＡｌＧａＮ、窒化インジウムガリウム（ＩｎＧａＮ）、窒化インジウム（ＩｎＮ）、および窒化アルミニウムインジウムガリウム（ＡｌＩｎＧａＮ）などがある。砒素系半導体とはガリウム砒素（ＧａＡｓ）など砒素（Ａｓ）を含む半導体である。

以上、本発明の実施例について詳述したが、本発明はかかる特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。

１０基板
１１半導体層
１２、１４、１６絶縁膜
１３不活性領域
１６ａ開口部
２０、２０ａ、２０ｂ、２０ｃドレインパッド
２１、３１シードメタル
２２ドレイン電極
２３、３３、２５、３５金属層
２４、３４配線層
２６Ｔｉ層
３０、３０ａ、３０ｂソースパッド
３２ソース電極
４０ゲートパッド
４２ゲート電極
１００、１００Ａ、２００、３００、１００Ｒ、２００Ｒ、３００Ｒ
半導体装置

Claims

基板と、
前記基板上に設けられた半導体層と、
前記半導体層の上の活性領域に設けられたドレイン電極、ソース電極およびゲート電極と、
前記半導体層の上に設けられた絶縁膜と、
前記ドレイン電極と電気的に接続され、基板の一辺に沿って配置された複数のドレインパッドと、を具備し、
前記複数のドレインパッドのうち前記基板の一辺と直交する辺に最も近い第１ドレインパッドは、前記絶縁膜の上面に接触して設けられ、
前記複数のドレインパッドのうち、両側に他のドレインパッドが配置された第２ドレインパッドは、前記半導体層に接して設けられ、
前記第２ドレインパッドと比較して、前記第１ドレインパッドの前記ソース電極と対向する辺の幅が大きい半導体装置。
前記複数のドレインパッドのうち、前記第１ドレインパッドに隣接する第３ドレインパッドは、前記絶縁膜の上面に接触して設けられてなる請求項１に記載の半導体装置。
前記ソース電極と電気的に接続された複数のソースパッドを備え、
前記複数のソースパッドのうち前記基板の一辺と直交する辺に最も近い第１ソースパッドは、前記絶縁膜の上面に接触して設けられ、
前記複数のソースパッドのうち、両側に他のソースパッドが配置された第２ソースパッドは、前記半導体層に接して設けられ、
前記第１ソースパッドは、前記第２ソースパッドと比較して、前記ドレイン電極の先端に対向する辺の幅が大きい請求項１記載の半導体装置。