JP2017228621A - 半導体装置及び半導体装置の製造方法 - Google Patents
半導体装置及び半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2017228621A JP2017228621A JP2016122992A JP2016122992A JP2017228621A JP 2017228621 A JP2017228621 A JP 2017228621A JP 2016122992 A JP2016122992 A JP 2016122992A JP 2016122992 A JP2016122992 A JP 2016122992A JP 2017228621 A JP2017228621 A JP 2017228621A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- substrate
- forming
- semiconductor device
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
最初に、図1に基づき、窒化物半導体により形成されている半導体装置であって、貫通電極が形成されている半導体装置を動作させた際に、基板と貫通電極との界面近傍にクラック等が発生することについて詳細に説明する。図1に示される半導体装置は、SiやSiC等の基板910の表面となる一方の面910aに、不図示のバッファ層、電子走行層921、電子供給層922等の窒化物半導体層をエピタキシャル成長させることにより形成されている。例えば、電子走行層921は、GaNにより形成されており、電子供給層922はAlGaNにより形成されており、これにより、電子走行層921と電子供給層922との界面近傍における電子走行層921には、2DEG921aが生成される。
次に、第1の実施の形態における半導体装置について、図2に基づき説明する。本実施の形態における半導体装置は、SiやSiC等の基板10の表面となる一方の面10aに、不図示のバッファ層、電子走行層21、電子供給層22等の窒化物半導体層をエピタキシャル成長させることにより形成されている。例えば、電子走行層21は、GaNにより形成されており、電子供給層22はAlGaNにより形成されており、これにより、電子走行層21と電子供給層22との界面近傍における電子走行層21には、2DEG21aが生成される。本願においては、電子走行層21を第1の半導体層と記載し、電子供給層22を第2の半導体層と記載する場合がある。
次に、本実施の形態における半導体装置の製造方法について、図3〜図5に基づき説明する。
次に、第2の実施の形態について説明する。本実施の形態は、第1の実施の形態における半導体装置を第1の実施の形態とは異なる方法により製造する製造方法である。本実施の形態における半導体装置の製造方法について、図6〜図8に基づき説明する。
次に、第3の実施の形態について説明する。本実施の形態における半導体装置は、図9に示されるように、基板10の一方の面10aにおける貫通電極50を覆うようにソース電極32が形成されている構造のものである。
次に、第4の実施の形態における半導体装置の製造方法について、図13〜図15に基づき説明する。
次に、第5の実施の形態について説明する。本実施の形態は、半導体装置の製造方法であり、図16〜図18に基づき説明する。
次に、第6の実施の形態について説明する。本実施の形態は、半導体デバイス、電源装置及び高周波増幅器である。
(付記1)
基板の一方の面に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
基板の他方の面に形成された裏面電極と、
前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
を有し、
前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接していることを特徴とする半導体装置。
(付記2)
前記貫通電極は、AuまたはCuにより形成されていることを特徴とする付記1に記載の半導体装置。
(付記3)
前記貫通電極は、金属が埋め込まれているものであることを特徴とする付記1または2に記載の半導体装置。
(付記4)
前記貫通電極におけるくびれ部分の幅は、前記基板の一方の面及び他方の面における前記貫通電極の幅の1/2以上であることを特徴とする付記1から3のいずれかに記載の半導体装置。
(付記5)
前記シードメタルは、Tiを含む材料により形成されていることを特徴とする付記1から4のいずれかに記載の半導体装置。
(付記6)
前記貫通電極と前記ソース電極との間には絶縁膜が設けられており、
前記絶縁膜の上には、前記貫通電極と前記ソース電極とを電気的に接続するソース配線層が設けられていることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記7)
前記ソース電極は、前記基板の一方の面における前記貫通電極の上に形成されていることを特徴とする付記1から5のいずれかに記載の半導体装置。
(付記8)
前記第1の半導体層は、GaNを含む材料により形成されており、
前記第2の半導体層は、AlGaNまたはInAlNを含む材料により形成されていることを特徴とする付記1から7のいずれかに記載の半導体装置。
(付記9)
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
(付記10)
前記貫通電極上部を形成した後、前記基板の一方の面の側に、前記貫通電極上部及び前記ソース電極が形成されている領域の一部に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の上に、前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする付記9に記載の半導体装置の製造方法。
(付記11)
前記第2の開口部は、前記ソース電極が形成されている領域おいて、前記ソース電極の一部を除去することにより形成されており、
前記第2の開口部を形成した後、前記第2の開口部を形成する際に露出した前記ソース電極の面に金属酸化膜を形成する工程と、
前記金属酸化膜を形成した後、前記貫通電極上部を形成する工程と、
前記ソース電極と前記貫通電極上部の上に、導電性材料により配線層を形成する工程と、
を有することを特徴とする付記9に記載の半導体装置の製造方法。
(付記12)
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記第2の半導体層の上にゲート電極及びドレイン電極を形成し、前記第2の半導体層及び前記貫通電極上部の上にソース電極を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。
(付記13)
前記第1の開口部及び前記第2の開口部は、入口部分よりも奥が狭くなるように形成されていることを特徴とする付記9から12のいずれかに記載の半導体装置の製造方法。
(付記14)
基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記裏面電極を露出させることによりスルーホールを形成する工程と、
前記スルーホールをメッキにより埋め込むことにより貫通電極を形成する工程と、
前記貫通電極と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
(付記15)
前記貫通電極を形成した後、前記基板の一方の面の側に、前記貫通電極及び前記ソース電極が形成されている領域の一部に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の上に、前記貫通電極と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする付記14に記載の半導体装置の製造方法。
(付記16)
前記メッキは、AuまたはCuメッキであることを特徴とする付記9から15のいずれかに記載の半導体装置の製造方法。
(付記17)
前記シードメタルは、Tiを含む材料により形成されていることを特徴とする付記9から16のいずれかに記載の半導体装置の製造方法。
(付記18)
前記第1の半導体層は、GaNを含む材料により形成されており、
前記第2の半導体層は、AlGaNまたはInAlNを含む材料により形成されていることを特徴とする付記9から17のいずれかに記載の半導体装置の製造方法。
(付記19)
付記1から8のいずれかに記載の半導体装置を有することを特徴とする電源装置。
(付記20)
付記1から8のいずれかに記載の半導体装置を有することを特徴とする増幅器。
10a 一方の面
10b 他方の面
11 第1の開口部
12 第2の開口部
21 電子走行層
21a 2DEG
22 電子供給層
31 ゲート電極
32 ソース電極
33 ドレイン電極
40 層間絶縁膜
50 貫通電極
50a くびれ部分
50b 貫通電極上部
50c 貫通電極下部
51 裏面電極
52 シードメタル
62 ソース配線層
63 ドレイン配線層
Claims (10)
- 基板の一方の面に、窒化物半導体により形成された第1の半導体層と、
前記第1の半導体層の上に、窒化物半導体により形成された第2の半導体層と、
前記第2の半導体層の上に形成されたゲート電極、ソース電極及びドレイン電極と、
基板の他方の面に形成された裏面電極と、
前記基板を貫通し、前記ソース電極と前記裏面電極とを接続する貫通電極と、
を有し、
前記貫通電極は、前記貫通電極の幅が細くなったくびれ部分が形成されており、
前記くびれ部分よりも他方の面の側の貫通電極下部と前記基板との間、前記基板の他方の面と前記裏面電極との間には、シードメタルが形成されており、
前記くびれ部分よりも一方の面の側の貫通電極上部と前記基板との間においては、前記貫通電極上部と前記基板とが接していることを特徴とする半導体装置。 - 前記貫通電極は、AuまたはCuにより形成されていることを特徴とする請求項1に記載の半導体装置。
- 前記貫通電極は、金属が埋め込まれているものであることを特徴とする請求項1または2に記載の半導体装置。
- 前記貫通電極と前記ソース電極との間には絶縁膜が設けられており、
前記絶縁膜の上には、前記貫通電極と前記ソース電極とを電気的に接続するソース配線層が設けられていることを特徴とする請求項1から3のいずれかに記載の半導体装置。 - 前記ソース電極は、前記基板の一方の面における前記貫通電極の上に形成されていることを特徴とする請求項1から3のいずれかに記載の半導体装置。
- 基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。 - 前記貫通電極上部を形成した後、前記基板の一方の面の側に、前記貫通電極上部及び前記ソース電極が形成されている領域の一部に開口部を有する絶縁膜を形成する工程と、
前記絶縁膜の上に、前記貫通電極上部と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする請求項6に記載の半導体装置の製造方法。 - 基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記基板の他方の面の一部を除去することにより、前記基板の他方の面に第1の開口部を形成する工程と、
前記基板の他方の面及び前記第1の開口部が形成されている面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極及び貫通電極下部を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記貫通電極下部を露出させることにより第2の開口部を形成する工程と、
前記第2の開口部をメッキにより埋め込むことにより貫通電極上部を形成する工程と、
前記第2の半導体層の上にゲート電極及びドレイン電極を形成し、前記第2の半導体層及び前記貫通電極上部の上にソース電極を形成する工程と、
を有し、
前記貫通電極下部と前記貫通電極上部とにより、貫通電極が形成されることを特徴とする半導体装置の製造方法。 - 前記第1の開口部及び前記第2の開口部は、入口部分よりも奥が狭くなるように形成されていることを特徴とする請求項6から8のいずれかに記載の半導体装置の製造方法。
- 基板の一方の面に、窒化物半導体により第1の半導体層及び第2の半導体層を順に積層して形成する工程と、
前記第2の半導体層の上に、ゲート電極、ソース電極及びドレイン電極を形成する工程と、
前記基板の他方の面にシードメタルを成膜し、前記シードメタルの上に、メッキにより裏面電極を形成する工程と、
前記基板の一方の面より、前記第2の半導体層、前記第1の半導体層、前記基板の一部、前記シードメタルを除去し、前記裏面電極を露出させることによりスルーホールを形成する工程と、
前記スルーホールをメッキにより埋め込むことにより貫通電極を形成する工程と、
前記貫通電極と前記ソース電極とを接続する配線層を形成する工程と、
を有することを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122992A JP6877896B2 (ja) | 2016-06-21 | 2016-06-21 | 半導体装置及び半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016122992A JP6877896B2 (ja) | 2016-06-21 | 2016-06-21 | 半導体装置及び半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017228621A true JP2017228621A (ja) | 2017-12-28 |
JP6877896B2 JP6877896B2 (ja) | 2021-05-26 |
Family
ID=60889273
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016122992A Active JP6877896B2 (ja) | 2016-06-21 | 2016-06-21 | 半導体装置及び半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6877896B2 (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020090281A1 (ja) * | 2018-10-31 | 2020-05-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、通信モジュール及び半導体装置の製造方法 |
JP2020115524A (ja) * | 2019-01-18 | 2020-07-30 | ローム株式会社 | 半導体装置 |
CN111584364A (zh) * | 2019-02-19 | 2020-08-25 | 住友电工光电子器件创新株式会社 | 半导体装置的制造方法及半导体装置 |
CN111863955A (zh) * | 2019-04-25 | 2020-10-30 | 世界先进积体电路股份有限公司 | 半导体结构 |
CN112652660A (zh) * | 2019-10-10 | 2021-04-13 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
WO2022131103A1 (ja) * | 2020-12-16 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器及び電子機器の製造方法 |
WO2022201841A1 (ja) * | 2021-03-26 | 2022-09-29 | ローム株式会社 | 窒化物半導体装置 |
WO2022215583A1 (ja) * | 2021-04-08 | 2022-10-13 | ローム株式会社 | 窒化物半導体装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045965A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Quantum Devices Ltd | 半導体装置及び製造方法 |
JP2007005403A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
JP2009033097A (ja) * | 2007-06-29 | 2009-02-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2012038885A (ja) * | 2010-08-06 | 2012-02-23 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2013141008A (ja) * | 2013-03-08 | 2013-07-18 | Fujitsu Ltd | 半導体装置の製造方法 |
JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
-
2016
- 2016-06-21 JP JP2016122992A patent/JP6877896B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003045965A (ja) * | 2001-07-31 | 2003-02-14 | Fujitsu Quantum Devices Ltd | 半導体装置及び製造方法 |
JP2007005403A (ja) * | 2005-06-21 | 2007-01-11 | Matsushita Electric Works Ltd | 半導体基板への貫通配線の形成方法 |
JP2009033097A (ja) * | 2007-06-29 | 2009-02-12 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2012038885A (ja) * | 2010-08-06 | 2012-02-23 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2013251330A (ja) * | 2012-05-30 | 2013-12-12 | Sumitomo Electric Ind Ltd | 半導体装置 |
JP2013141008A (ja) * | 2013-03-08 | 2013-07-18 | Fujitsu Ltd | 半導体装置の製造方法 |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2020090281A1 (ja) * | 2018-10-31 | 2020-05-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、通信モジュール及び半導体装置の製造方法 |
US12068407B2 (en) | 2018-10-31 | 2024-08-20 | Sony Semiconductor Solutions Corporation | Semiconductor device, communication module, and semiconductor device manufacturing method |
JPWO2020090281A1 (ja) * | 2018-10-31 | 2021-09-24 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、通信モジュール及び半導体装置の製造方法 |
JP7303215B2 (ja) | 2018-10-31 | 2023-07-04 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置、通信モジュール及び半導体装置の製造方法 |
JP7260224B2 (ja) | 2019-01-18 | 2023-04-18 | ローム株式会社 | 半導体装置 |
JP2020115524A (ja) * | 2019-01-18 | 2020-07-30 | ローム株式会社 | 半導体装置 |
US11955411B2 (en) | 2019-01-18 | 2024-04-09 | Rohm Co., Ltd. | Semiconductor device |
US11646251B2 (en) | 2019-01-18 | 2023-05-09 | Rohm Co., Ltd. | Semiconductor device |
CN111584364A (zh) * | 2019-02-19 | 2020-08-25 | 住友电工光电子器件创新株式会社 | 半导体装置的制造方法及半导体装置 |
CN111863955A (zh) * | 2019-04-25 | 2020-10-30 | 世界先进积体电路股份有限公司 | 半导体结构 |
CN112652660A (zh) * | 2019-10-10 | 2021-04-13 | 世界先进积体电路股份有限公司 | 半导体结构及其制造方法 |
WO2022131103A1 (ja) * | 2020-12-16 | 2022-06-23 | ソニーセミコンダクタソリューションズ株式会社 | 電子機器及び電子機器の製造方法 |
WO2022201841A1 (ja) * | 2021-03-26 | 2022-09-29 | ローム株式会社 | 窒化物半導体装置 |
WO2022215583A1 (ja) * | 2021-04-08 | 2022-10-13 | ローム株式会社 | 窒化物半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6877896B2 (ja) | 2021-05-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6877896B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
EP3327774B1 (en) | Device with a conductive feature formed over a cavity and method therefor | |
US9299822B2 (en) | Semiconductor device and manufacturing method of semiconductor device | |
TWI542008B (zh) | 半導體裝置 | |
JP5913816B2 (ja) | 半導体装置の製造方法 | |
US20190326404A1 (en) | Semiconductor device and method for manufacturing the same | |
JP6064628B2 (ja) | 半導体装置 | |
JP2015037105A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6540461B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6575304B2 (ja) | 半導体装置、電源装置、増幅器及び半導体装置の製造方法 | |
JP7139774B2 (ja) | 化合物半導体装置、化合物半導体装置の製造方法及び増幅器 | |
JP2013197315A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6252122B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2015115351A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP6996241B2 (ja) | 化合物半導体装置及びその製造方法、電源装置、高周波増幅器 | |
JP2012174996A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP7099255B2 (ja) | 化合物半導体装置、高周波増幅器及び電源装置 | |
JP2021052025A (ja) | 半導体装置、半導体装置の製造方法及び電子装置 | |
JP2020113625A (ja) | 半導体装置、半導体装置の製造方法及び増幅器 | |
TWI487075B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP2016086125A (ja) | 化合物半導体装置及びその製造方法 | |
JP7102796B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2022016950A (ja) | 半導体装置 | |
JP6561559B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2018056320A (ja) | 半導体装置及び増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191225 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200615 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20200615 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20200624 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20200630 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20200807 |
|
C211 | Notice of termination of reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C211 Effective date: 20200818 |
|
C22 | Notice of designation (change) of administrative judge |
Free format text: JAPANESE INTERMEDIATE CODE: C22 Effective date: 20201110 |
|
C23 | Notice of termination of proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C23 Effective date: 20210323 |
|
C03 | Trial/appeal decision taken |
Free format text: JAPANESE INTERMEDIATE CODE: C03 Effective date: 20210427 |
|
C30A | Notification sent |
Free format text: JAPANESE INTERMEDIATE CODE: C3012 Effective date: 20210427 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210428 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6877896 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |