JP2012174996A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2012174996A
JP2012174996A JP2011037533A JP2011037533A JP2012174996A JP 2012174996 A JP2012174996 A JP 2012174996A JP 2011037533 A JP2011037533 A JP 2011037533A JP 2011037533 A JP2011037533 A JP 2011037533A JP 2012174996 A JP2012174996 A JP 2012174996A
Authority
JP
Japan
Prior art keywords
semiconductor device
resin
resin portion
lead
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2011037533A
Other languages
English (en)
Inventor
Tadahiro Imada
忠紘 今田
Keishiro Okamoto
圭史郎 岡本
Nobuhiro Imaizumi
延弘 今泉
Shunei Yoshikawa
俊英 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2011037533A priority Critical patent/JP2012174996A/ja
Priority to US13/334,766 priority patent/US20120211762A1/en
Priority to TW101101191A priority patent/TWI456705B/zh
Priority to CN2012100164290A priority patent/CN102651351A/zh
Publication of JP2012174996A publication Critical patent/JP2012174996A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45014—Ribbon connectors, e.g. rectangular cross-section
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/1033—Gallium nitride [GaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10344—Aluminium gallium nitride [AlGaN]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】歩留りが高く信頼性の高いパッケージングされた半導体装置を提供する。
【解決手段】電極が形成された半導体チップと、前記電極に対応するリードと、前記電極と前記リードとを接続する金属配線と、前記金属配線と前記電極との接続部分及び前記金属配線と前記リードとの接続部分を覆う第１の樹脂部と、前記金属配線、前記第１の樹脂部及び前記半導体チップを覆う第２の樹脂部と、を有することを特徴とする半導体装置により上記課題を解決する。
【選択図】 図１

Description

本発明は、半導体装置及び半導体装置の製造方法に関する。
窒化物半導体であるＧａＮ、ＡｌＮ、ＩｎＮまたは、これらの混晶からなる材料等は、広いバンドギャップを有しており、高出力電子デバイスまたは短波長発光デバイス等として用いられている。このうち、高出力デバイスとしては、電界効果型トランジスタ（ＦＥＴ：Field effect transistor）、特に、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）に関する技術が開発されている。このような窒化物半導体を用いたＨＥＭＴは、高出力・高効率増幅器、大電力スイッチングデバイス等に用いられる。特に、ＡｌＧａＮを電子供給層、ＧａＮを走行層に用いたＨＥＭＴでは、ＡｌＧａＮとＧａＮとの格子定数差による歪みによりＡｌＧａＮにピエゾ分極が生じ、このピエゾ分極により高濃度の二次元電子ガスが生じるため、特性のよいデバイスを得ることができる。
窒化物半導体を用いたＨＥＭＴにおいて用いられるＧａＮは、バンドギャップが３．４ｅＶであり、Ｓｉのバンドギャップ１．１ｅＶ、ＧａＡｓのバンドギャップ１．４ｅＶよりも大きい。このため、高電圧における動作が可能であり、高効率スイッチング素子、電気自動車用等における高耐圧電力デバイスに用いることができる。また、ＨＥＭＴは半導体基板の一方の面にゲート電極、ソース電極及びドレイン電極が形成されるが、通常、これらのゲート電極、ソース電極及びドレイン電極は、ワイヤーボンドによりリードフレーム等に接続されている。
特開２０１０−２１３４７号公報
ところで、高電圧において動作する高耐圧電力デバイス等では、電極等には高電圧が印加されるため、これらの電極等に電圧を印加するためのボンディングワイヤにも高電圧の電流が流れる。このため、従来の低い電圧では問題とならなかったような、ボンディングワイヤ間におけるリーク電流等が問題となる場合がある。即ち、高電圧において動作する高耐圧電力デバイス等では、ボンディングワイヤにおける電位差が大きくなるため、隣接するボンディングワイヤ間の間隔が僅かに狭くなっただけでも、リーク電流が大きくなり不良等となってしまう場合がある。
また、高耐圧に対応したモールド樹脂は粘度が高く、モールド樹脂による封止を行う際には、モールド樹脂に加わる力によりボンディングワイヤが押され、ボンディングワイヤの形状が変形し、隣接するボンディングワイヤの間隔が狭くなり接触等する場合がある。また、モールド樹脂に加わる力によりボンディングワイヤが押されることにより、電極等の接続部分からボンディングワイヤがはずれ、断線等が生じる場合がある。
一方、ボンディングワイヤは低抵抗化の傾向にあり、ボンディングワイヤを形成する材料として銅を含む材料が用いられつつある。しかしながら、ボンディングワイヤを形成する材料として銅を含む材料を用いた場合、従来のモールド樹脂材料による封止では、耐湿性が十分ではなく、銅等が酸化し、信頼性を十分に確保することができないといった課題もある。
よって、高電圧において動作する半導体装置において、歩留りが高く、信頼性の高い、モールド樹脂による封止を行なうことのできる半導体装置の製造方法及び半導体装置が求められている。
本実施の形態の一観点によれば、電極が形成された半導体チップと、前記電極に対応するリードと、前記電極と前記リードとを接続する金属配線と、前記金属配線と前記電極との接続部分及び前記金属配線と前記リードとの接続部分を覆う第１の樹脂部と、前記金属配線、前記第１の樹脂部及び前記半導体チップを覆う第２の樹脂部と、を有することを特徴とする。
また、本実施の形態の他の一観点によれば、リードフレームに半導体チップを設置する工程と、前記半導体チップに形成された電極と前記リードフレームに形成されたリードとを金属配線により接続する工程と、前記金属配線と前記電極との接続部分、及び前記金属配線と前記リードとの接続部分を第１の樹脂部により覆う工程と、前記金属配線、前記第１の樹脂部、前記半導体チップ及び前記リードの一部を第２の樹脂部により覆う工程と、を有することを特徴とする。
開示の半導体装置及び半導体装置の製造方法によれば、高電圧において動作する半導体装置においても、高い歩留りで、信頼性の高い半導体装置を製造することができる。
第１の実施の形態における半導体装置の構造図 第１の実施の形態における半導体装置に含まれる半導体チップの上面図 第１の実施の形態における半導体装置に含まれる半導体チップの製造工程図（１） 第１の実施の形態における半導体装置に含まれる半導体チップの製造工程図（２） 第１の実施の形態における半導体装置の製造工程図（１） 第１の実施の形態における半導体装置の製造工程図（２） 第２の実施の形態における半導体装置の構造図 第２の実施の形態における半導体装置の製造工程図（１） 第２の実施の形態における半導体装置の製造工程図（２） 第３の実施の形態における電源装置の回路図 第３の実施の形態における高出力増幅器の構造図
発明を実施するための形態について、以下に説明する。尚、同じ部材等については、同一の符号を付して説明を省略する。
〔第１の実施の形態〕
（半導体装置の構造）
図１に基づき、第１の実施の形態における半導体装置について説明する。本実施の形態における半導体装置は、ＨＥＭＴと呼ばれるトランジスタが形成された半導体チップをディスクリートパッケージしたものである。尚、図１は、本実施の形態における半導体装置において、後述する第２の樹脂部６０の表面を一部除去した状態のものを示す。
本実施の形態における半導体装置では、半導体チップ１０がリードフレーム本体部２０上に、ハンダ等のダイアタッチ剤３０により固定されたものである。半導体チップ１０は、後述するＧａＮ系の材料により形成されたＨＥＭＴであり、図２に示すように、ゲート電極パッド１１、ソース電極パッド１２、ドレイン電極パッド１３が、半導体チップ１０の一方の面に、Ａｌ、Ａｕ、Ｃｕ等の金属材料により形成されている。
ゲート電極パッド１１とゲートリード２１とはボンディングワイヤ４１により接続し、ソース電極パッド１２とソースリード２２とはボンディングワイヤ４２により接続し、ドレイン電極パッド１３とドレインリード２３とはボンディングワイヤ４３により接続する。尚、ボンディングワイヤ４１、４２、４３は金属配線であり、Ａｌ、Ａｕ、Ｃｕ等の金属材料により形成されている。
ゲート電極パッド１１とボンディングワイヤ４１との接続部分から、ゲートリード２１とボンディングワイヤ４１との接続部分にかけて、ボンディングワイヤ４１の全体は第１の樹脂部５１に覆われている。また、ソース電極パッド１２とボンディングワイヤ４２との接続部分から、ソースリード２２とボンディングワイヤ４２との接続部分にかけて、ボンディングワイヤ４２の全体は第１の樹脂部５２に覆われている。ドレイン電極パッド１３とボンディングワイヤ４３との接続部分から、ドレインリード２３とボンディングワイヤ４３との接続部分にかけて、ボンディングワイヤ４３の全体は第１の樹脂部５３に覆われている。第１の樹脂部５１、５２及び５３は、ポリイミド等からなる樹脂材料であり、この樹脂材料をスプレー等することにより形成しているため、ボンディングワイヤ４１、４２及び４３を変形等させることなく形成することができる。また、第１の樹脂部５１、５２及び５３は、ポリイミド等からなる樹脂材料により形成されており耐湿性も通常のモールド樹脂と比べて高い。
更に、半導体チップ１０及び第１の樹脂部５１、５２及び５３に覆われたボンディングワイヤ４１、４２及び４３、リードフレーム本体部２０、ゲートリード２１、ソースリード２２及びドレインリード２３の一部は、第２の樹脂部６０により全体が覆われている。第２の樹脂部６０はモールド樹脂等により形成されており、トランスファーモールド法により樹脂封止がなされる。
本実施の形態における半導体装置は、ボンディングワイヤ４１、４２及び４３等を第１の樹脂部５１、５２及び５３により覆った後、第２の樹脂部６０により、更に覆われた構造となっている。このため、トランスファーモールド法等により樹脂封止をする場合においても、ボンディングワイヤ４１、４２及び４３は、第１の樹脂部５１、５２及び５３に覆われているため、変形や断線等が生じることはない。これにより、歩留りが高く信頼性の高い半導体装置を作製することができる。
更に、一般的にはーモールド樹脂等の樹脂材料は耐湿性が十分ではないが、耐湿性の高いポリイミド等の樹脂材料により第１の樹脂部５１、５２及び５３を形成することにより外部からの水分の進入を防ぐことができる。これにより、ボンディングワイヤ４１、４２、４３を形成している材料であるＣｕ等の酸化や腐食を防ぐことができ、信頼性の高い半導体装置を得ることができる。
上記説明では、金属配線として金属ワイヤであるボンディングワイヤ４１、４２及び４３を用いた場合について説明したが、金属ワイヤに代えて金属リボン等を用いたものであってもよい。
（半導体装置の製造方法）
次に、本実施の形態における半導体装置の製造方法について説明する。最初に、図３及び図４に基づき、本実施の形態に用いられる半導体チップ１０の製造方法について説明する。
最初に、図３（ａ）に示すように、基板１１０上に、電子走行層１２１、スペーサ層１２２、電子供給層１２３、キャップ層１２４等からなる半導体層をＭＯＶＰＥ（Metal-Organic Vapor Phase Epitaxy）等によるエピタキシャル成長により形成する。基板１１０は、Ｓｉ、ＳｉＣ、サファイア（Ａｌ２Ｏ３）等からなる基板を用いることができ、基板１１０上には電子走行層１２１等をエピタキシャル成長させるため不図示のバッファ層が形成されている。このバッファ層は、例えば、厚さ０．１μｍのノンドープのｉ−ＡｌＮにより形成されている。第１の半導体層となる電子走行層１２１は、厚さ３μｍのノンドープのｉ−ＧａＮにより形成されている。スペーサ層１２２は、厚さ５ｎｍのノンドープのｉ−ＡｌＧａＮにより形成されている。第２の半導体層となる電子供給層１２３は、厚さ３０ｎｍのｎ−Ａｌ０．２５Ｇａ０．７５Ｎにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。キャップ層１２４は、厚さ１０ｎｍのｎ−ＧａＮにより形成されており、不純物元素としてＳｉが５×１０１８ｃｍ−３の濃度でドープされている。
次に、図３（ｂ）に示すように、ソース電極１３２及びドレイン電極１３３が形成される領域のキャップ層１２４を除去し、電子供給層１２３を露出させる。具体的には、キャップ層１２４の表面にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、塩素系のガスを用いてＲＩＥ等のドライエッチングを行なうことにより、不図示のレジストパターンの開口部におけるキャップ層１２４を除去する。尚、不図示のレジストパターンは、この後、有機溶剤等により除去する。これにより、ソース電極１３２及びドレイン電極１３３が形成される領域においてキャップ層１２４が除去され、電子供給層１２３を露出させることができる。
次に、図３（ｃ）に示すように、キャップ層１２４が除去され電子供給層１２３が露出している領域にソース電極１３２及びドレイン電極１３３を形成する。具体的には、キャップ層１２４が形成されている面にフォトレジストを塗布し露光装置による露光、現像を行なうことにより、ソース電極１３２及びドレイン電極１３３が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｔａ：膜厚約２０ｎｍ／Ａｌ：膜厚約２００ｎｍ）を真空蒸着等により成膜した後、有機溶剤を用いてリフトオフを行なうことによりレジストパターン上に成膜された金属膜を除去する。これにより、レジストパターンが形成されていない領域の金属膜によりソース電極１３２及びドレイン電極１３３が形成される。尚、成膜された金属膜におけるＴａ膜は電子供給層１２３に接しており、窒素雰囲気中で４００℃から７００℃の温度、例えば、５５０℃の温度で熱処理を行なうことにより、ソース電極１３２及びドレイン電極１３３においてオーミックコンタクトを確立する。また、この熱処理を行なわなくともオーミックコンタクトを確立することができる場合には、熱処理は行なう必要がない。
次に、図４（ａ）に示すように、キャップ層１２４上にゲート絶縁膜となる絶縁膜１４０を形成する。具体的には、絶縁膜１４０は、酸化アルミニウム（Ａｌ２Ｏ３）により形成されており、トリメチルアルミニウム（ＴＭＡ）と、純水（Ｈ２Ｏ）とを用いて、ＡＬＤ法により、基板温度３００℃において、約１０ｎｍ成膜することにより形成する。
次に、図４（ｂ）に示すように、絶縁膜１４０上の所定の領域にゲート電極１３１を形成する。具体的には、絶縁膜１４０が形成されている面にフォトレジストを塗布し、露光装置による露光、現像を行なうことにより、ゲート電極１３１が形成される領域に開口部を有する不図示のレジストパターンを形成する。この後、全面に金属膜（Ｎｉ：膜厚約４０ｎｍ／Ａｕ：膜厚約４００ｎｍ）を真空蒸着により成膜した後、有機溶剤を用いてリフトオフを行なうことによりレジストパターン上に成膜された金属膜を除去する。これにより、レジストパターンの形成されていない領域の金属膜によりゲート電極１３１が形成される。尚、金属膜におけるＮｉ膜は絶縁膜１４０上に形成されており、この後、必要に応じて熱処理等を行ってもよい。
更に、この上に保護膜等を形成し、図２に示すように、ゲート電極１３１と接続されるゲート電極パッド１１、ソース電極１３２と接続されるソース電極パッド１２、ドレイン電極１３３と接続されるドレイン電極パッド１３を形成する。尚、本実施の形態では、ゲート電極とはゲート電極パッド１１を含むもの、ソース電極とはソース電極パッド１２を含むもの、ドレイン電極とはドレイン電極パッド１３を含むものを意味する場合がある。以上により、半導体チップ１０を作製することができる。
上記説明では、半導体層としてＧａＮ、ＡｌＧａＮが形成されている半導体チップ１０の場合について説明したが、半導体チップ１０は、半導体層としてＩｎＡｌＮ、ＩｎＧａＡｌＮ等の窒化物半導体を用いたものであってもよい。また、高電圧に対応したトランジスタ等の電子デバイスが形成されているものであれば、半導体層がＳｉ、ＧａＡｓ、ＳｉＣ、Ｃ等を含む材料により形成されたものであってもよい。
次に、半導体チップ１０を用いた本実施の形態における半導体装置の製造方法について説明する。
最初に、図５（ａ）に示すように、金属板等を加工することにより、リードフレーム１６０を作製する。リードフレーム１６０は、銅等を含む導電性を有する金属材料により形成されている。リードフレーム１６０は、後に半導体チップ１０が固定されるリードフレーム本体部２０、ゲートリード２１、ソースリード２２、ドレインリード２３を有している。ドレインリード２３はリードフレーム本体部２０に接続されており、ゲートリード２１はドレインリード２３の側面の一方の側に接続部１６１を介し接続されており、ソースリード２２はドレインリード２３の側面の他方の側に接続部１６２を介し接続されている。
次に、図５（ｂ）に示すように、半導体チップ１０をリードフレーム本体部２０にハンダ等のダイアタッチ剤３０により固定する。
次に、図５（ｃ）に示すように、ワイヤボンディングによる接続を行なう。これによりゲート電極パッド１１とゲートリード２１をボンディングワイヤ４１により接続し、ソース電極パッド１２とソースリード２２をボンディングワイヤ４２により接続し、ドレイン電極パッド１３とドレインリード２３をボンディングワイヤ４３により接続する。尚、ボンディングワイヤ４１、４２、４３に用いられる材料は、通常、ゲート電極パッド１１、ソース電極パッド１２、ドレイン電極パッド１３を形成している材料と同じ材料が用いられる。
次に、図６（ａ）に示すように、各々のボンディングワイヤ４１、４２及び４３の全体を第１の樹脂部５１、５２各々５３により各々覆うことにより固定する。具体的には、ゲート電極パッド１１とボンディングワイヤ４１との接続部分から、ゲートリード２１とボンディングワイヤ４１との接続部分にかけて、ボンディングワイヤ４１の全体を第１の樹脂部５１により覆う。また、ソース電極パッド１２とボンディングワイヤ４２との接続部分から、ソースリード２２とボンディングワイヤ４２との接続部分にかけて、ボンディングワイヤ４２の全体を第１の樹脂部５２により覆う。また、ドレイン電極パッド１３とボンディングワイヤ４３との接続部分から、ドレインリード２３とボンディングワイヤ４３との接続部分にかけて、ボンディングワイヤ４３の全体を第１の樹脂部５３により覆う。第１の樹脂部５１、５２及び５３に用いられる材料は、ポリイミド等であり、第１の樹脂部５１、５２及び５３が形成される部分に開口部を有するシャドーマスクを用いて、ポリイミド等の樹脂材料をスプレー等することにより形成する。また、第１の樹脂部５１、５２、５３の形成方法としては、ディスポーザー等によりポリイミド等の樹脂材料を供給することにより形成してもよい。
次に、図６（ｂ）に示すように、半導体チップ１０をリードフレーム１６０の一部とともに、第２の樹脂部６０により覆い固定する。具体的には、トランスファーモールド法により第２の樹脂部６０を形成する。第２の樹脂部６０は、通常のモールド樹脂であって、高耐圧に対応したものが用いられている。このため、第１の樹脂部５１、５２及び５３に求められる特徴とは異なる特徴を有している。よって、第１の樹脂部５１、５２及び５３と第２の樹脂部６０とは異なる材料により形成されている。
次に、図６（ｃ）に示すように、ドレインリード２３とゲートリード２１とを接続していた接続部１６１を切断して除去し、ドレインリード２３とソースリード２２とを接続していた接続部１６２を切断して除去する。これにより、本実施の形態における半導体装置を作製することができる。尚、ゲートリード２１及びソースリード２２はリードフレーム本体部２０には接続されてはいないが、第２の樹脂部６０であるモールド樹脂により固定されている。
本実施の形態では、第２の樹脂部６０としてモールド樹脂を用いた場合について説明したが、他の材料等を用いてもよい。
〔第２の実施の形態〕
（半導体装置の構造）
次に、第２の実施の形態について説明する。本実施の形態における半導体装置は、第１の実施の形態において用いた半導体チップ１０を用いるものであり、第１の実施の形態と同様にＨＥＭＴと呼ばれるトランジスタが形成された半導体チップ１０をディスクリートパッケージしたものである。図７に基づき本実施の形態における半導体装置について説明する。尚、図７は、本実施の形態における半導体装置において、後述する第２の樹脂部６０の表面を一部除去した状態のものを示す。
本実施の形態における半導体装置は、第１の実施の形態と同様に半導体チップ１０がリードフレーム本体部２０上に、ハンダ等のダイアタッチ剤３０により固定されたものである。半導体チップ１０は、ＧａＮ系の材料により形成されたＨＥＭＴである。
ゲート電極パッド１１とボンディングワイヤ４１との接続部分は第１の樹脂部２１１により覆われており、ゲートリード２１とボンディングワイヤ４１との接続部分は第１の樹脂部２２１により覆われている。また、ソース電極パッド１２とボンディングワイヤ４２との接続部分は第１の樹脂部２１２により覆われており、ソースリード２２とボンディングワイヤ４２との接続部分は第１の樹脂部２２２により覆われている。また、ドレイン電極パッド１３とボンディングワイヤ４３との接続部分は第１の樹脂部２１３により覆われており、ドレインリード２３とボンディングワイヤ４３との接続部分は第１の樹脂部２２３により覆われている。第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３は、ポリイミド等からなる樹脂材料により形成されており、スプレー等をすることにより形成される。
更に、半導体チップ１０及び第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３、ボンディングワイヤ４１、４２及び４３、リードフレーム本体部２０等は、第２の樹脂部６０により全体が覆われ封止されている。第２の樹脂部６０はモールド樹脂等であり、トランスファーモールド法により樹脂封止がなされる。
本実施の形態では、第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３は、ボンディングワイヤ４１、４２及び４３を変形させることや、断線させることなく形成することができる。このように第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３を形成することにより、ボンディングワイヤ４１、４２及び４３における接続部分を固定することができる。これにより、ボンディングワイヤ４１、４２及び４３が各々の電極パッドやリードからはずれることなく、トランスファーモールド法等により第２の樹脂部６０を形成することができ樹脂封止することができる。よって、歩留りが高く信頼性の高い半導体装置を得ることができる。
（半導体装置の製造方法）
次に、図８及び図９に基づき本実施の形態における半導体装置の製造方法について説明する。
最初に、図８（ａ）に示すように、金属板等を加工することにより、リードフレーム１６０を作製する。リードフレーム１６０は、銅等を含む導電性を有する金属材料により形成されている。
次に、図８（ｂ）に示すように、半導体チップ１０をリードフレーム本体部２０にハンダ等のダイアタッチ剤３０により固定する。
次に、図８（ｃ）に示すように、ワイヤボンディングによる接続を行なう。これによりゲート電極パッド１１とゲートリード２１をボンディングワイヤ４１により接続し、ソース電極パッド１２とソースリード２２をボンディングワイヤ４２により接続し、ドレイン電極パッド１３とドレインリード２３をボンディングワイヤ４３により接続する。
次に、図９（ａ）に示すように、各々のボンディングワイヤ４１、４２、４３における接続部分を第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３により覆い固定する。具体的には、ゲート電極パッド１１とボンディングワイヤ４１との接続部分を第１の樹脂部２１１により覆い、ゲートリード２１とボンディングワイヤ４１との接続部分を第１の樹脂部２２１により覆う。また、ソース電極パッド１２とボンディングワイヤ４２との接続部分を第１の樹脂部２１２により覆い、ソースリード２２とボンディングワイヤ４２との接続部分を第１の樹脂部２２２により覆う。ドレイン電極パッド１３とボンディングワイヤ４３との接続部分を第１の樹脂部２１３により覆い、ドレインリード２３とボンディングワイヤ４３との接続部分を第１の樹脂部２２３により覆う。第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３に用いられる材料は、ポリイミド等の樹脂材料である。具体的には、第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３が形成される部分に開口部を有するシャドーマスクを用いて、ポリイミド等の樹脂材料をスプレー等することにより形成する。また、第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３の形成方法としては、ディスポーザー等によりポリイミド等の樹脂材料を供給することにより形成してもよい。
次に、図９（ｂ）に示すように、リードフレーム１６０に固定された半導体チップ１０をリードフレーム１６０の一部とともに、第２の樹脂部６０により覆い固定する。具体的には、トランスファーモールド法により第２の樹脂部６０を形成することにより固定する。第２の樹脂部６０は、通常のモールド樹脂であって、高耐圧に対応したものが用いられている。このため、第２の樹脂部６０は第１の樹脂部２１１、２１２、２１３、２２１、２２２及び２２３に求められる特徴とは異なる特徴を有している。よって、第１の樹脂部２１１等と第２の樹脂部６０とは異なる材料により形成されていることが好ましい。
次に、図９（ｃ）に示すように、ドレインリード２３とゲートリード２１とを接続していた接続部１６１を切断して除去し、ドレインリード２３とソースリード２２とを接続していた接続部１６２を切断して除去する。これにより、本実施の形態における半導体装置を作製することができる。尚、ゲートリード２１及びソースリード２２はリードフレーム本体部２０とは接続されてはいないが、第２の樹脂部６０であるモールド樹脂により固定されている。
以上により本実施の形態における半導体装置を作製することができる。尚、上記以外の内容については、第１の実施の形態と同様である。
〔第３の実施の形態〕
次に、第３の実施の形態について説明する。本実施の形態における電源装置及び高周波増幅器は、第１または第２の実施の形態における半導体装置を用いた電源装置及び高周波増幅器である。
図１０に基づき、本実施の形態における電源装置について説明する。本実施の形態における電源装置４６０は、高圧の一次側回路４６１、低圧の二次側回路４６２及び一次側回路４６１と二次側回路４６２との間に配設されるトランス４６３を備えている。一次側回路４６１は、交流電源４６４、いわゆるブリッジ整流回路４６５、複数のスイッチング素子（図１０に示す例では４つ）４６６及び一つのスイッチング素子４６７等を備えている。二次側回路４６２は、複数のスイッチング素子（図１０に示す例では３つ）４６８を備えている。図１０に示す例では、第１の実施の形態における半導体装置を一次側回路４６１のスイッチング素子４６６及び４６７として用いている。尚、一次側回路４６１のスイッチング素子４６６及び４６７は、ノーマリーオフの半導体装置であることが好ましい。また、二次側回路４６２において用いられているスイッチング素子４６８はシリコンにより形成される通常のＭＩＳＦＥＴ（metal insulator semiconductor field effect transistor）を用いている。
また、図１１に基づき、本実施の形態における高周波増幅器について説明する。本実施の形態における高周波増幅器４７０は、例えば、携帯電話の基地局用パワーアンプに適用してもよい。この高周波増幅器４７０は、ディジタル・プレディストーション回路４７１、ミキサー４７２、パワーアンプ４７３及び方向性結合器４７４を備えている。ディジタル・プレディストーション回路４７１は、入力信号の非線形歪みを補償する。ミキサー４７２は、非線形歪みが補償された入力信号と交流信号とをミキシングする。パワーアンプ４７３は、交流信号とミキシングされた入力信号を増幅する。図１１に示す例では、パワーアンプ４７３は、第１の実施の形態における半導体装置を有している。方向性結合器４７４は、入力信号や出力信号のモニタリング等を行なう。図１１に示す回路では、例えば、スイッチの切り替えにより、ミキサー４７２により出力信号を交流信号とミキシングしてディジタル・プレディストーション回路４７１に送出することが可能である。
以上、実施の形態について詳述したが、特定の実施形態に限定されるものではなく、特許請求の範囲に記載された範囲内において、種々の変形及び変更が可能である。
上記の説明に関し、更に以下の付記を開示する。
（付記１）
電極が形成された半導体チップと、
前記電極に対応するリードと、
前記電極と前記リードとを接続する金属配線と、
前記金属配線と前記電極との接続部分及び前記金属配線と前記リードとの接続部分を覆う第１の樹脂部と、
前記金属配線、前記第１の樹脂部及び前記半導体チップを覆う第２の樹脂部と、
を有することを特徴とする半導体装置。
（付記２）
前記金属配線の全体が、前記第１の樹脂部により覆われていることを特徴とする付記１に記載の半導体装置。
（付記３）
前記金属配線は、ボンディングワイヤまたは金属リボンであることを特徴とする付記１または２に記載の半導体装置。
（付記４）
前記金属配線は、Ａｌ、Ａｕ、Ｃｕのうちから選ばれる１または２以上の材料を含むものであることを特徴とする付記３に記載の半導体装置。
（付記５）
前記電極は、前記半導体チップに形成された電子デバイスの電極と接続されているものであることを特徴とする付記１から４のいずれかに記載の半導体装置。
（付記６）
前記半導体チップには、窒化物半導体からなる半導体層を有する電子デバイスが形成されていることを特徴とする付記１から５のいずれかに記載の半導体装置。
（付記７）
前記窒化物半導体は、ＧａＮ及びＡｌＧａＮ、または、ＩｎＡｌＮ及びＩｎＧａＡｌＮのいずれかを含むものであることを特徴とする付記６に記載の半導体装置。
（付記８）
前記電子デバイスはＨＥＭＴであることを特徴とする付記６または７に記載の半導体装置。
（付記９）
前記半導体チップには前記電極が３以上形成されており、
前記リードは前記電極に対応し３以上形成されており、
前記金属配線は、対応する前記電極と前記リードとを各々接続するものであることを特徴とする付記１から８のいずれかに記載の半導体装置。
（付記１０）
前記第１の樹脂部と前記第２の樹脂部とは異なる樹脂材料により形成されているものであることを特徴とする付記１から９のいずれかに記載の半導体装置。
（付記１１）
前記第１の樹脂部はポリイミドにより形成されていることを特徴とする付記１から１０のいずれかに記載の半導体装置。
（付記１２）
前記第２の樹脂部はモールド樹脂により形成されているであることを特徴とする付記１から１１のいずれかに記載の半導体装置。
（付記１３）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする電源装置。
（付記１４）
付記１から１２のいずれかに記載の半導体装置を有することを特徴とする増幅器。
（付記１５）
リードフレームに半導体チップを設置する工程と、
前記半導体チップに形成された電極と前記リードフレームに形成されたリードとを金属配線により接続する工程と、
前記金属配線と前記電極との接続部分、及び前記金属配線と前記リードとの接続部分を第１の樹脂部により覆う工程と、
前記金属配線、前記第１の樹脂部、前記半導体チップ及び前記リードの一部を第２の樹脂部により覆う工程と、
を有することを特徴とする半導体装置の製造方法。
（付記１６）
前記第１の樹脂部により覆う工程は、前記金属配線の全体を前記第１の樹脂部により覆うものであることを特徴とする付記１５に記載の半導体装置の製造方法。
（付記１７）
前記金属配線は、ボンディングワイヤまたは金属リボンであることを特徴とする付記１５または１６に記載の半導体装置の製造方法。
（付記１８）
前記第１の樹脂部により覆う工程は、スプレーまたはディスポーザーにより第１の樹脂部を形成する材料を供給することにより行なわれるものであることを特徴とする付記１５から１７のいずれかに記載の半導体装置の製造方法。
（付記１９）
前記第１の樹脂部により覆う工程は、前記第１の樹脂部が形成される領域に開口を有するマスクを設置し、前記マスクに第１の樹脂部を形成する材料をスプレーすることにより、前記開口となる領域に前記第１の樹脂部を形成するものであることを特徴とする付記１５から１８のいずれかに記載の半導体装置の製造方法。
（付記２０）
前記第１の樹脂部は、ポリイミドにより形成されていることを特徴とする付記１５から１９のいずれかに記載の半導体装置の製造方法。
１０ 基板
２０ バッファ層
２１ 電子走行層（第１の半導体層）
２１ａ ２ＤＥＧ
２２ スペーサ層
２３ 電子供給層（第２の半導体層）
２４ キャップ層
３０ 絶縁膜
４１ ゲート電極
４２ ソース電極
４３ ドレイン電極
５０ 保護膜
６１ 窒化シリコン膜
６２ 開口部
６３ レジストパターン
６４ マスク
６５ レジストパターン

Claims (10)

  1. 電極が形成された半導体チップと、
    前記電極に対応するリードと、
    前記電極と前記リードとを接続する金属配線と、
    前記金属配線と前記電極との接続部分及び前記金属配線と前記リードとの接続部分を覆う第１の樹脂部と、
    前記金属配線、前記第１の樹脂部及び前記半導体チップを覆う第２の樹脂部と、
    を有することを特徴とする半導体装置。
  2. 前記金属配線の全体が、前記第１の樹脂部により覆われていることを特徴とする請求項１に記載の半導体装置。
  3. 前記金属配線は、ボンディングワイヤまたは金属リボンであることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記半導体チップには、窒化物半導体からなる半導体層を有する電子デバイスが形成されていることを特徴とする請求項１から３のいずれかに記載の半導体装置。
  5. 前記窒化物半導体は、ＧａＮ及びＡｌＧａＮ、または、ＩｎＡｌＮ及びＩｎＧａＡｌＮのいずれかを含むものであることを特徴とする請求項４に記載の半導体装置。
  6. 前記第１の樹脂部と前記第２の樹脂部とは異なる樹脂材料により形成されているものであることを特徴とする請求項１から５のいずれかに記載の半導体装置。
  7. 前記第１の樹脂部はポリイミドにより形成されていることを特徴とする請求項１から６のいずれかに記載の半導体装置。
  8. 前記第２の樹脂部はモールド樹脂により形成されているであることを特徴とする請求項１から７のいずれかに記載の半導体装置。
  9. リードフレームに半導体チップを設置する工程と、
    前記半導体チップに形成された電極と前記リードフレームに形成されたリードとを金属配線により接続する工程と、
    前記金属配線と前記電極との接続部分、及び前記金属配線と前記リードとの接続部分を第１の樹脂部により覆う工程と、
    前記金属配線、前記第１の樹脂部、前記半導体チップ及び前記リードの一部を第２の樹脂部により覆う工程と、
    を有することを特徴とする半導体装置の製造方法。
  10. 前記第１の樹脂部により覆う工程は、前記金属配線の全体を前記第１の樹脂部により覆うものであることを特徴とする請求項９に記載の半導体装置の製造方法。
JP2011037533A 2011-02-23 2011-02-23 半導体装置及び半導体装置の製造方法 Pending JP2012174996A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2011037533A JP2012174996A (ja) 2011-02-23 2011-02-23 半導体装置及び半導体装置の製造方法
US13/334,766 US20120211762A1 (en) 2011-02-23 2011-12-22 Semiconductor device, method of manufacturing semiconductor device and electronic circuit
TW101101191A TWI456705B (zh) 2011-02-23 2012-01-12 半導體裝置、半導體裝置的製造方法及電子電路
CN2012100164290A CN102651351A (zh) 2011-02-23 2012-01-18 半导体器件、半导体器件的制造方法和电子电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011037533A JP2012174996A (ja) 2011-02-23 2011-02-23 半導体装置及び半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2012174996A true JP2012174996A (ja) 2012-09-10

Family

ID=46652018

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011037533A Pending JP2012174996A (ja) 2011-02-23 2011-02-23 半導体装置及び半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20120211762A1 (ja)
JP (1) JP2012174996A (ja)
CN (1) CN102651351A (ja)
TW (1) TWI456705B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014072225A (ja) * 2012-09-27 2014-04-21 Fujitsu Ltd 化合物半導体装置及びその製造方法
JP6211867B2 (ja) * 2013-09-24 2017-10-11 ルネサスエレクトロニクス株式会社 半導体装置
JP6520197B2 (ja) * 2015-02-20 2019-05-29 富士通株式会社 化合物半導体装置及びその製造方法
CN108463885A (zh) * 2015-12-11 2018-08-28 罗姆股份有限公司 半导体装置
CN109643728B (zh) 2016-08-19 2022-04-29 罗姆股份有限公司 半导体装置
CN109545697A (zh) * 2018-12-26 2019-03-29 桂林电子科技大学 半导体封装方法及半导体封装结构
CN113574797B (zh) * 2019-03-25 2023-10-10 三菱电机株式会社 高频半导体放大器

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209733A (ja) * 1988-02-17 1989-08-23 Rohm Co Ltd 半導体装置
JPH05166871A (ja) * 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JPH1074866A (ja) * 1996-07-30 1998-03-17 Lg Semicon Co Ltd 半導体パッケージ及びその製造方法と製造装置
JP2000286367A (ja) * 1999-03-30 2000-10-13 Rohm Co Ltd 半導体装置
JP2001358168A (ja) * 2000-06-12 2001-12-26 Nippon Steel Corp 半導体装置およびその製造方法
JP2004273788A (ja) * 2003-03-10 2004-09-30 Denso Corp 電子装置の製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
US20070200258A1 (en) * 2005-10-05 2007-08-30 Joachim Mahler Semiconductor device with semiconductor device components embedded in plastic package compound
JP2010027734A (ja) * 2008-07-16 2010-02-04 Rohm Co Ltd 窒化物半導体装置
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1982003727A1 (en) * 1981-04-21 1982-10-28 Seiichiro Aigoo Method of making a semiconductor device having a projecting,plated electrode
JPS59201447A (ja) * 1983-04-28 1984-11-15 Toshiba Corp 半導体装置
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US6700210B1 (en) * 1999-12-06 2004-03-02 Micron Technology, Inc. Electronic assemblies containing bow resistant semiconductor packages
DE102005025465B4 (de) * 2005-05-31 2008-02-21 Infineon Technologies Ag Halbleiterbauteil mit Korrosionsschutzschicht und Verfahren zur Herstellung desselben
WO2007023852A1 (ja) * 2005-08-24 2007-03-01 Fujitsu Limited 半導体装置及びその製造方法
DE102005061248B4 (de) * 2005-12-20 2007-09-20 Infineon Technologies Ag Systemträger mit in Kunststoffmasse einzubettenden Oberflächen, Verfahren zur Herstellung eines Systemträgers und Verwendung einer Schicht als Haftvermittlerschicht
US8354688B2 (en) * 2008-03-25 2013-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with bump/base/ledge heat spreader, dual adhesives and cavity in bump

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01209733A (ja) * 1988-02-17 1989-08-23 Rohm Co Ltd 半導体装置
JPH05166871A (ja) * 1991-12-16 1993-07-02 Hitachi Ltd 半導体装置
JPH1074866A (ja) * 1996-07-30 1998-03-17 Lg Semicon Co Ltd 半導体パッケージ及びその製造方法と製造装置
JP2000286367A (ja) * 1999-03-30 2000-10-13 Rohm Co Ltd 半導体装置
JP2001358168A (ja) * 2000-06-12 2001-12-26 Nippon Steel Corp 半導体装置およびその製造方法
JP2004273788A (ja) * 2003-03-10 2004-09-30 Denso Corp 電子装置の製造方法
JP2006032617A (ja) * 2004-07-15 2006-02-02 Hitachi Ltd 半導体パワーモジュール
US20070200258A1 (en) * 2005-10-05 2007-08-30 Joachim Mahler Semiconductor device with semiconductor device components embedded in plastic package compound
JP2010027734A (ja) * 2008-07-16 2010-02-04 Rohm Co Ltd 窒化物半導体装置
JP2010157695A (ja) * 2008-12-29 2010-07-15 Jin Imu Myun チップパッケージ化における保護薄膜コーティング

Also Published As

Publication number Publication date
CN102651351A (zh) 2012-08-29
TWI456705B (zh) 2014-10-11
US20120211762A1 (en) 2012-08-23
TW201236113A (en) 2012-09-01

Similar Documents

Publication Publication Date Title
US9818840B2 (en) Semiconductor device and manufacturing method of semiconductor device
JP6017248B2 (ja) 半導体装置の製造方法及び半導体装置
US8957425B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR101358489B1 (ko) 반도체 장치 및 반도체 장치의 제조 방법
JP2013074070A (ja) 半導体装置及び半導体装置の製造方法
JP2014183125A (ja) 半導体装置
JP2013074068A (ja) 半導体装置及び半導体装置の製造方法
JP6575304B2 (ja) 半導体装置、電源装置、増幅器及び半導体装置の製造方法
US10964805B2 (en) Compound semiconductor device
JP2012174996A (ja) 半導体装置及び半導体装置の製造方法
JP2014072426A (ja) 半導体装置及び半導体装置の製造方法
JP2013197315A (ja) 半導体装置及び半導体装置の製造方法
JP2017085057A (ja) 半導体装置及び半導体装置の製造方法
JP6252122B2 (ja) 半導体装置及び半導体装置の製造方法
US20200227530A1 (en) Semiconductor apparatus and method for producing same
JP2014146646A (ja) 半導体装置
JP2018120963A (ja) 半導体装置、放熱構造、半導体集積回路及び半導体装置の製造方法
JP7439536B2 (ja) 半導体装置
JP7103145B2 (ja) 半導体装置、半導体装置の製造方法、電源装置及び増幅器
JP6561559B2 (ja) 半導体装置及び半導体装置の製造方法
JP2018056320A (ja) 半導体装置及び増幅器
JP2019160966A (ja) 半導体装置及び半導体装置の製造方法
JP2017212342A (ja) 化合物半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140723

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140805

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20141202