JP2004273788A - 電子装置の製造方法 - Google Patents

電子装置の製造方法 Download PDF

Info

Publication number
JP2004273788A
JP2004273788A JP2003062895A JP2003062895A JP2004273788A JP 2004273788 A JP2004273788 A JP 2004273788A JP 2003062895 A JP2003062895 A JP 2003062895A JP 2003062895 A JP2003062895 A JP 2003062895A JP 2004273788 A JP2004273788 A JP 2004273788A
Authority
JP
Japan
Prior art keywords
wire
circuit board
lead frame
resin
wires
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003062895A
Other languages
English (en)
Inventor
Akihiro Fukatsu
明弘 深津
Mitsuhiro Saito
斎藤　　光弘
Hiroshi Kiuchi
寛 木内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2003062895A priority Critical patent/JP2004273788A/ja
Publication of JP2004273788A publication Critical patent/JP2004273788A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/8592—Applying permanent coating, e.g. protective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体素子およびこの半導体素子に対してワイヤを介して電気的な接続がなされた部材をモールド樹脂で封止してなる樹脂封止型電子装置において、ワイヤ間のショートを適切に防止できるような製造方法を提供する。
【解決手段】回路基板１０に複数個の半導体素子２０を搭載するとともに、回路基板１０、半導体素子２０およびリードフレーム４０の間を導電性のワイヤ５０を介して電気的に接続し、これらをモールド樹脂６０で包み込むように封止してなる電子装置の製造方法において、回路基板１０、半導体素子２０およびリードフレーム４０の間をワイヤ５０を介して電気的に接続する第１の工程と、続いて、ワイヤ５０の表面に絶縁性樹脂部材７０を塗布して配設する第２の工程と、しかる後、回路基板１０、半導体素子２０、リードフレーム４０およびワイヤ５０をモールド樹脂６０にて封止する第３の工程と備える。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、ワイヤを介して互いに接続された電子素子および他の部材をモールド樹脂で封止してなる樹脂封止型電子装置の製造方法に関する。
【０００２】
【従来の技術】
この種の樹脂封止型電子装置は、ワイヤを介して互いに接続された電子素子および他の部材をモールド樹脂で封止してなるものであり、一般にハイブリッドＩＣやモノリシックＩＣの回路装置に適用される。
【０００３】
ここで、図４、図５に、それぞれ従来のハイブリッドＩＣとしての樹脂封止型電子装置、モノリシックＩＣとしての樹脂封止型電子装置の構成を示す。なお、これら図４および図５のそれぞれにおいて、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。
【０００４】
図４に示されるハイブリッドＩＣタイプの樹脂封止型電子装置においては、回路基板１０に半導体素子２０や抵抗３０等の複数個の電子素子２０、３０が搭載されている。
【０００５】
また、回路基板１０の周囲には複数本のリードフレーム４０が配置されており、回路基板１０、電子素子のうちの半導体素子２０およびリードフレーム４０の間が導電性のワイヤ５０を介して電気的に接続されている。そして、回路基板１０、電子素子２０、３０、リードフレーム４０およびワイヤ５０は、モールド樹脂６０で包み込むように封止されている。
【０００６】
このようなハイブリッドＩＣタイプの樹脂封止型電子装置は、一般に、電子素子２０、３０が搭載された回路基板１０およびリードフレーム４０を用意し、電子素子２０と回路基板１０との間および回路基板１０とリードフレーム４０との間にてワイヤボンディングを行ってワイヤ５０による結線を行った後、このものを成形型に投入し、樹脂成形を行うことにより製造される。
【０００７】
一方、図５に示されるモノリシックＩＣタイプの樹脂封止型電子装置においては、１個の電子素子としての半導体素子２０とリードフレーム４０とが導電性のワイヤ５０を介して電気的に接続されており、これら半導体素子２０、リードフレーム４０およびワイヤ５０がモールド樹脂６０で包み込むように封止されている。
【０００８】
このモノリシックＩＣタイプの樹脂封止型電子装置も、一般に、電子素子２０とリードフレーム４０との間にてワイヤボンディングを行ってワイヤ５０による結線を行った後、このものを成形型に投入し、樹脂成形を行うことにより製造される。
【０００９】
ところで、近年、電子装置の高機能化、高級化に伴い、搭載されるＩＣ等の電子素子の高集積化が進められている。このような高集積化に伴い、ワイヤ長が長くなる傾向がある。
【００１０】
具体的には、図４（ａ）や図５（ａ）に示すように、電子素子としての半導体素子２０の高集積化によってワイヤボンディングランドの配置スペースが不足し、該ランドを半導体素子２０の外周部に配置するだけでは足りず、半導体素子２０の中央部側に配置するようになってきている。
【００１１】
それに伴って、半導体素子２０の中央部にて結線されたワイヤ５０では、そのワイヤ長が長くなり、モールド樹脂６０の成形時に成形型内の樹脂の流れによって、ワイヤ５０が横に流れやすくなり、隣のワイヤ５０とショートする不具合が発生してきている。
【００１２】
このような問題に対して、従来では、ワイヤ５０の表面を絶縁性の樹脂材料で被覆することにより、モールド樹脂の成形時にワイヤ５０が流れたとしても隣のワイヤ５０とのショートを防止するようにしたものが提案されている（例えば、特許文献１、２参照）。
【００１３】
【特許文献１】
特開平２−２６６５４１号公報
【００１４】
【特許文献２】
特開平８−３１６２６４号公報
【００１５】
【発明が解決しようとする課題】
しかしながら、上記したワイヤの表面を絶縁性の樹脂材料で被覆する方法では、当該樹脂材料を配設するにあたって、あらかじめワイヤに対して樹脂材料による被覆を施し、その後、樹脂で被覆されたワイヤを用いてワイヤボンディングを行うようにしている。
【００１６】
そのため、ワイヤボンディングの際に生じる熱や応力等によって、ワイヤ表面の樹脂材料が炭化したり、盛り上がったりする等、樹脂の変質が生じる。すると、せっかくワイヤ表面を樹脂で被覆しても、それによる効果が低減してしまうことになる。
【００１７】
そこで、本発明は上記問題に鑑み、電子素子およびこの電子素子に対してワイヤを介して電気的な接続がなされた部材をモールド樹脂で封止してなる樹脂封止型電子装置において、ワイヤ間のショートを適切に防止できるような製造方法を提供することを目的とする。
【００１８】
【課題を解決するための手段】
上記目的を達成するため、請求項１に記載の発明では、回路基板（１０）に複数個の電子素子（２０、３０）を搭載するとともに回路基板の周囲にリードフレーム（４０）を配置し、回路基板、電子素子およびリードフレームの間を導電性のワイヤ（５０）を介して電気的に接続し、回路基板、電子素子、リードフレームおよびワイヤをモールド樹脂（６０）で包み込むように封止してなる電子装置の製造方法において、回路基板、電子素子およびリードフレームの間をワイヤを介して電気的に接続する第１の工程と、続いて、ワイヤの表面に絶縁性樹脂部材（７０）を塗布して配設する第２の工程と、しかる後、回路基板、電子素子、リードフレームおよびワイヤをモールド樹脂にて封止する第３の工程と備えることを特徴とする。
【００１９】
本発明はハイブリッドＩＣタイプのものに用いて好適である。そして、本発明によれば、第３の工程すなわちモールド樹脂（６０）の成形時には、ワイヤ（５０）の表面が絶縁性樹脂部材（７０）で被覆されているため、モールド樹脂（６０）の成形時にワイヤ（５０）が流れたとしても隣のワイヤ（５０）と接触して電気的にショートするのを防止することができる。
【００２０】
また、第１の工程すなわちワイヤ（５０）の接続工程の後に、ワイヤ（５０）の表面に絶縁性樹脂部材（７０）を塗布して配設するため、このワイヤ接続時に生じる熱や応力等により、絶縁性樹脂部材（７０）が変質することは無くなる。よって、本発明によれば、ワイヤ間のショートを適切に防止できるような製造方法を提供することができる。
【００２１】
ここで、請求項２に記載の発明のように、上記第２の工程では、ワイヤ（５０）の表面に加えて回路基板（１０）の表面にも絶縁性樹脂部材（７０）を同時に塗布するようにしてもよい。
【００２２】
それによれば、回路基板（１０）とモールド樹脂（６０）との界面にも絶縁性樹脂部材（７０）が介在するため、結果的に、回路基板（１０）とモールド樹脂（６０）との密着性を向上させることができる。
【００２３】
また、第２の工程において、ワイヤ（５０）の表面および回路基板（１０）の表面に絶縁性樹脂部材（７０）を同時に塗布するため、回路基板（１０）の表面への絶縁性樹脂部材（７０）の配設について、新たな工程を設けることは不要であり、工程数が増加することはない。
【００２４】
また、請求項３に記載の発明では、電子素子（２０）とリードフレーム（４０）とを導電性のワイヤ（５０）を介して電気的に接続し、電子素子、リードフレームおよびワイヤをモールド樹脂（６０）で包み込むように封止してなる電子装置の製造方法において、電子素子とリードフレームとの間をワイヤを介して電気的に接続する第１の工程と、続いて、ワイヤの表面および電子素子の表面に絶縁性樹脂部材（７０）を同時に塗布して配設する第２の工程と、しかる後、電子素子、リードフレームおよびワイヤをモールド樹脂にて封止する第３の工程と備えることを特徴とする。
【００２５】
本発明はモノリシックＩＣタイプのものに用いて好適である。そして、本発明によれば、第３の工程すなわちモールド樹脂（６０）の成形時には、ワイヤ（５０）の表面が絶縁性樹脂部材（７０）で被覆されているため、モールド樹脂（６０）の成形時にワイヤ（５０）が流れたとしても隣のワイヤ（５０）と接触して電気的にショートするのを防止することができる。
【００２６】
また、第１の工程すなわちワイヤ（５０）の接続工程の後に、ワイヤ（５０）の表面に絶縁性樹脂部材（７０）を塗布して配設するため、このワイヤ接続時に生じる熱や応力等により、絶縁性樹脂部材（７０）が変質することは無くなる。
【００２７】
また、本発明では、電子素子（２０）とモールド樹脂（６０）との界面にも絶縁性樹脂部材（７０）が介在するため、結果的に、電子素子（２０）とモールド樹脂（６０）との密着性を向上させることができる。このように、本発明によれば、ワイヤ間のショートを適切に防止できるような製造方法を提供することができる。
【００２８】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【００２９】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。なお、以下の各実施形態相互において同一の部分には、図中、同一符号を付してある。
【００３０】
（第１実施形態）
図１は、本発明の第１実施形態に係るハイブリッドＩＣタイプの樹脂封止型電子装置Ｓ１の構成を示す図である。図１において、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。
【００３１】
この樹脂封止型電子装置Ｓ１においては、回路基板１０に半導体素子２０や抵抗３０等の複数個の電子素子２０、３０が搭載されている。回路基板１０は、セラミック基板やプリント基板等からなるものであり、本例ではアルミナ基板により構成されている。
【００３２】
半導体素子２０は、例えば、シリコンチップにトランジスタ等の素子が形成されてなるＩＣチップからなり、低電流にて使用されるＩＣチップから高電流にて使用されるパワーＩＣ等、さまざまな半導体素子を用いることができる。また、半導体素子２０以外の電子素子としては、図１では抵抗３０が示されているが、抵抗以外にも、コンデンサ等種々の部品を採用できる。
【００３３】
回路基板１０の周囲には複数本のリードフレーム４０が配置されており、ここでは、回路基板１０自身はリードフレーム４０のアイランド部４０ａに接着剤等を介して搭載され固定されている。このリードフレーム４０は、銅合金やニッケル合金等の金属からなる一般的なものを採用できる。
【００３４】
そして、回路基板１０、電子素子のうちの半導体素子２０およびリードフレーム４０の間が導電性のワイヤ５０を介して電気的に接続されている。このワイヤ５０は、比較的低電流用の金の細線や、比較的大電流用のアルミの太線等を混在して採用することができる。
【００３５】
本例では、このワイヤ５０は、半導体素子２０の図示しない電極と回路基板１０の図示しない電極との間、および、回路基板１０の図示しない電極とリードフレーム４０との間を結線している。なお、場合によっては、半導体素子２０同士や半導体素子２０とリードフレーム４０との間がワイヤ５０にて結線されていてもよい。
【００３６】
そして、回路基板１０、電子素子２０、３０、リードフレーム４０およびワイヤ５０は、モールド樹脂６０で包み込むように封止されている。このモールド樹脂６０は、一般に用いられているエポキシ系樹脂等のモールド樹脂材料からなるものである。
【００３７】
さらに、本実施形態では、各々のワイヤ５０の表面が絶縁性樹脂部材７０により被覆されている。つまり、ワイヤ５０とモールド樹脂６０との間には絶縁性樹脂部材７０が介在した形となっている。
【００３８】
この絶縁性樹脂部材７０は、電気的に絶縁性を有する樹脂部材であり、例えば、ポリアミドやポリイミド等が採用される。これらの樹脂は、塗布、硬化によりワイヤ５０の表面への配設が可能であり、モールド樹脂６０との密着性に優れた樹脂材料である。本例では、絶縁性樹脂部材７０として、ポリアミドを採用している。
【００３９】
このようなハイブリッドＩＣタイプの樹脂封止型電子装置Ｓ１は、次のようにして製造される。まず、電子素子２０、３０が搭載された回路基板１０およびリードフレーム４０を用意する。
【００４０】
回路基板１０には、はんだや銀ペースト等の導電性接着剤等を介して電子素子２０、３０を搭載し固定する。そして、回路基板１０を接着剤等によりリードフレーム４０のアイランド部４０ａに取り付け固定する。
【００４１】
その後、回路基板１０、電子素子２０およびリードフレーム４０の間をワイヤ５０を介して電気的に接続する工程を行う。具体的には、半導体素子２０と回路基板１０との間および回路基板１０とリードフレーム４０との間にてワイヤボンディングを行ってワイヤ５０による結線を行う。
【００４２】
続いて、ワイヤ５０の表面に絶縁性樹脂部材７０を塗布して配設する工程を行う。具体的には、ワイヤ５０に対して液状の絶縁性樹脂材料をディスペンス法等により塗布し、熱を加えて硬化させることにより、絶縁性樹脂部材７０が形成される。
【００４３】
その後、絶縁性樹脂部材７０まで形成されたワークを成形型に投入し、樹脂成形を行う。これにより、回路基板１０、電子素子２０、３０、リードフレーム４０およびワイヤ５０をモールド樹脂６０にて封止する工程が行われ、樹脂封止型電子装置Ｓ１ができあがる。
【００４４】
ところで、本実施形態によれば、ハイブリッドＩＣタイプの樹脂封止型電子装置の製造方法において、回路基板１０、電子素子２０およびリードフレーム４０の間をワイヤ５０を介して電気的に接続する第１の工程と、続いて、ワイヤ５０の表面に絶縁性樹脂部材７０を塗布して配設する第２の工程と、しかる後、回路基板１０、電子素子２０、３０、リードフレーム４０およびワイヤ５０をモールド樹脂６０にて封止する第３の工程と備える製造方法が提供される。
【００４５】
それによれば、第３の工程すなわちモールド樹脂６０の成形時には、ワイヤ５０の表面が絶縁性樹脂部材７０で被覆されているため、モールド樹脂６０の成形時にワイヤ５０が流れたとしても隣のワイヤ５０と接触して電気的にショートするのを防止することができる。
【００４６】
また、第１の工程すなわちワイヤ５０の接続工程の後に、ワイヤ５０の表面に絶縁性樹脂部材７０を塗布して配設するため、このワイヤ接続時に生じる熱や応力等により、絶縁性樹脂部材７０における炭化や盛り上り等といった樹脂の変質が発生することは無くなる。よって、本実施形態によれば、ワイヤ５０間のショートを適切に防止できるような製造方法を提供することができる。
【００４７】
また、本実施形態では、ハイブリッドＩＣを対象にしているが、次のような理由から、ハイブリッドＩＣタイプの場合、モノリシックＩＣタイプのものに比べて、絶縁性樹脂部材７０の被覆によるワイヤ５０間のショート防止対策を行う意味は大きい。
【００４８】
まず、ハイブリッドＩＣの場合、モノリシックＩＣよりも大電流を流すため、ワイヤ５０間でショートした場合、ただ単にＩＣが動作しなくなるだけでなく、ワイヤ５０の断線や最悪の場合、高発熱による発火も考えられる。そのため、ショート防止技術がより重要となってくる。
【００４９】
また、ハイブリッドＩＣの場合、モノリシックＩＣよりも高電圧で使われることが多く、異なるワイヤ５０間の電位差が大きいため、ショート防止技術が重要である。
【００５０】
さらに、ハイブリッドＩＣの場合、電流を流す量がワイヤ５０や電子素子２０により異なるため、ワイヤ５０としては、金等の細線だけでなく、同時にアルミ等の太線も用いることもある。そのため、モールド時のワイヤ５０のたるみが、線の太さ、材質によって異なり、よりワイヤ５０がショートする危険性が高く、ショート防止技術が重要である。
【００５１】
また、ワイヤ５０とモールド樹脂６０とは元来、密着性が低いものであるが、電子素子２０、３０の高集積化に伴い、ワイヤ５０とワイヤ５０との間隔が短くなってきており、ワイヤ５０とモールド樹脂６０との界面に起因する剥離やクラックも懸念されてきている。
【００５２】
その点、本実施形態の製造方法では、ワイヤ５０の表面を絶縁性樹脂部材７０にて被覆することにより、結果的に、この絶縁性樹脂部材７０を介してワイヤ５０とモールド樹脂６０との密着性が向上する。そのため、ワイヤ５０とモールド樹脂６０との界面に発生する剥離やクラック等の抑制が図れるという利点もある。
【００５３】
また、図２は、本実施形態の変形例としての樹脂封止型電子装置Ｓ１の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【００５４】
この図２に示す樹脂封止型電子装置Ｓ１では、ワイヤ５０の表面に加えて回路基板１０の表面にも絶縁性樹脂部材７０が配設され、回路基板１０の表面も絶縁性樹脂部材７０にて被覆されている。つまり、回路基板１０とモールド樹脂６０との間には絶縁性樹脂部材７０が介在した形となっている。
【００５５】
このような図２に示す樹脂封止型電子装置Ｓ１は、上記第２の工程において、ワイヤ５０の表面に加えて回路基板１０の表面にも絶縁性樹脂部材７０を同時に塗布することにより、製造される。その塗布方法は、上記したディスペンス法等により可能である。
【００５６】
それによれば、回路基板１０とモールド樹脂６０との界面にも絶縁性樹脂部材７０が介在するため、結果的に、回路基板１０とモールド樹脂６０との密着性を向上させることができる。
【００５７】
また、第２の工程において、ワイヤ５０の表面および回路基板１０の表面に絶縁性樹脂部材７０を同時に塗布するため、回路基板１０の表面への絶縁性樹脂部材７０の配設について、新たな工程を設けることは不要であり、工程数が増加することはない。
【００５８】
（第２実施形態）
図３は、本発明の第２実施形態に係るモノリシックＩＣタイプの樹脂封止型電子装置Ｓ２の構成を示す図である。図３において、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ線に沿った概略断面図である。
【００５９】
この樹脂封止型電子装置Ｓ２においては、１個の電子素子としての半導体素子２０が、リードフレーム４０のアイランド部４０ａに銀ペーストや接着剤等を介して搭載され固定されている。
【００６０】
そして、半導体素子２０の図示しない電極とリードフレーム４０とが導電性のワイヤ５０を介して電気的に接続されている。ここでは、主としてワイヤ５０は金の細線を採用している。そして、これら半導体素子２０、リードフレーム４０およびワイヤ５０がモールド樹脂６０で包み込むように封止されている。
【００６１】
ここで、本実施形態では、各々のワイヤ５０の表面が絶縁性樹脂部材７０により被覆されているとともに、半導体素子２０の表面も絶縁性樹脂部材７０により被覆されている。つまり、ワイヤ５０とモールド樹脂６０との間および半導体素子２０とモールド樹脂６０との間に絶縁性樹脂部材７０が介在した形となっている。
【００６２】
このようなモノリシックＩＣタイプの樹脂封止型電子装置Ｓ２は、次のようにして製造される。まず、電子素子としての半導体素子２０がアイランド部４０ａに搭載された回路基板１０およびリードフレーム４０を用意する。
【００６３】
その後、半導体素子２０とリードフレーム４０との間をワイヤ５０を介して電気的に接続する工程を行う。具体的には、半導体素子２０ととリードフレーム４０との間にてワイヤボンディングを行ってワイヤ５０による結線を行う。
【００６４】
続いて、ワイヤ５０の表面および半導体素子２０の表面に絶縁性樹脂部材７０を同時に塗布して配設する工程を行う。具体的には、上記したディスペンス法等による塗布、熱硬化を行うことにより、絶縁性樹脂部材７０が形成される。
【００６５】
その後、樹脂成形を行うことで、半導体素子２０、リードフレーム４０およびワイヤ５０をモールド樹脂６０にて封止する工程が行われ、図３に示すモノリシックＩＣタイプの樹脂封止型電子装置Ｓ２ができあがる。
【００６６】
ところで、本実施形態によれば、モノリシックＩＣタイプの樹脂封止型電子装置の製造方法において、半導体素子２０とリードフレーム４０との間をワイヤ５０を介して電気的に接続する第１の工程と、続いて、ワイヤ５０の表面および半導体素子２０の表面に絶縁性樹脂部材７０を同時に塗布して配設する第２の工程と、しかる後、半導体素子２０、リードフレーム４０およびワイヤ５０をモールド樹脂６０にて封止する第３の工程と備える製造方法が提供される。
【００６７】
それによれば、上記実施形態と同様、第３の工程すなわちモールド樹脂６０の成形時には、ワイヤ５０の表面が絶縁性樹脂部材７０で被覆されているため、モールド樹脂６０の成形時にワイヤ５０が流れたとしても隣のワイヤ５０と接触して電気的にショートするのを防止することができる。
【００６８】
また、第１の工程すなわちワイヤ５０の接続工程の後に、ワイヤ５０の表面に絶縁性樹脂部材７０を塗布して配設するため、このワイヤ接続時に生じる熱や応力等により、絶縁性樹脂部材７０が変質することは無くなる。
【００６９】
また、本実施形態では、半導体素子２０とモールド樹脂６０との界面にも絶縁性樹脂部材７０が介在するため、結果的に、半導体素子２０とモールド樹脂６０との密着性を向上させることができる。このように、本実施形態によっても、ワイヤ５０間のショートを適切に防止できるような製造方法を提供することができる。
【図面の簡単な説明】
【図１】本発明の第１実施形態に係る樹脂封止型電子装置の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【図２】上記第１実施形態の変形例としての樹脂封止型電子装置の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【図３】本発明の第２実施形態に係る樹脂封止型電子装置の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【図４】従来のハイブリッドＩＣとしての樹脂封止型電子装置の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【図５】従来のモノリシックＩＣとしての樹脂封止型電子装置の構成を示す図であり、（ａ）は概略平面図、（ｂ）は（ａ）中のＡ−Ａ概略断面図である。
【符号の説明】
１０…回路基板、２０…電子素子としての半導体素子、
３０…電子素子としての抵抗、４０…リードフレーム、５０…ワイヤ、
６０…モールド樹脂、７０…絶縁性樹脂部材。

Claims (3)

  1. 回路基板（１０）に複数個の電子素子（２０、３０）を搭載するとともに前記回路基板の周囲にリードフレーム（４０）を配置し、前記回路基板、前記電子素子および前記リードフレームの間を導電性のワイヤ（５０）を介して電気的に接続し、前記回路基板、前記電子素子、前記リードフレームおよび前記ワイヤをモールド樹脂（６０）で包み込むように封止してなる電子装置の製造方法において、
    前記回路基板、前記電子素子および前記リードフレームの間を前記ワイヤを介して電気的に接続する第１の工程と、
    続いて、前記ワイヤの表面に絶縁性樹脂部材（７０）を塗布して配設する第２の工程と、
    しかる後、前記回路基板、前記電子素子、前記リードフレームおよび前記ワイヤを前記モールド樹脂にて封止する第３の工程と備えることを特徴とする電子装置の製造方法。
  2. 前記第２の工程では、前記ワイヤ（５０）の表面に加えて前記回路基板（１０）の表面にも前記絶縁性樹脂部材（７０）を同時に塗布することを特徴とする請求項１に記載の電子装置の製造方法。
  3. 電子素子（２０）とリードフレーム（４０）とを導電性のワイヤ（５０）を介して電気的に接続し、前記電子素子、前記リードフレームおよび前記ワイヤをモールド樹脂（６０）で包み込むように封止してなる電子装置の製造方法において、
    前記電子素子と前記リードフレームとの間を前記ワイヤを介して電気的に接続する第１の工程と、
    続いて、前記ワイヤの表面および前記電子素子の表面に絶縁性樹脂部材（７０）を同時に塗布して配設する第２の工程と、
    しかる後、前記電子素子、前記リードフレームおよび前記ワイヤを前記モールド樹脂にて封止する第３の工程と備えることを特徴とする電子装置の製造方法。
JP2003062895A 2003-03-10 2003-03-10 電子装置の製造方法 Pending JP2004273788A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003062895A JP2004273788A (ja) 2003-03-10 2003-03-10 電子装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003062895A JP2004273788A (ja) 2003-03-10 2003-03-10 電子装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004273788A true JP2004273788A (ja) 2004-09-30

Family

ID=33124632

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003062895A Pending JP2004273788A (ja) 2003-03-10 2003-03-10 電子装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004273788A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7843700B2 (en) 2004-04-14 2010-11-30 Denso Corporation Semiconductor device
US8179688B2 (en) 2004-04-14 2012-05-15 Denso Corporation Semiconductor device
JP2011035334A (ja) * 2009-08-06 2011-02-17 Panasonic Corp 半導体装置
JP2012174996A (ja) * 2011-02-23 2012-09-10 Fujitsu Ltd 半導体装置及び半導体装置の製造方法

Similar Documents

Publication Publication Date Title
EP0459493B1 (en) A semiconductor device comprising a TAB tape and its manufacturing method
TWI405274B (zh) 無夾且無線之半導體晶粒封裝及其製造方法
US20050189627A1 (en) Method of surface mounting a semiconductor device
JP2004023101A (ja) 半導体素子パッケージおよびその製造方法
US20030003630A1 (en) Hybrid integrated circuit device
WO2001026147A1 (fr) Dispositif a semi-conducteur, son procede de fabrication, carte de circuit imprime et dispositif electronique
KR20140113964A (ko) 자기 센서 및 자기 센서 장치, 자기 센서의 제조 방법
JP2006128455A (ja) 半導体装置およびその製造方法
US7361980B2 (en) Semiconductor device
US20080174005A1 (en) Electronic device and method for manufacturing electronic device
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JPH1197573A (ja) 半導体パッケージ
TWI533419B (zh) 封裝結構及其製造方法
JP2003170465A (ja) 半導体パッケージの製造方法およびそのための封止金型
JP3544757B2 (ja) 半導体装置及びその製造方法
JP2004273788A (ja) 電子装置の製造方法
JP2622862B2 (ja) リード付電子部品搭載用基板
JP2016219707A (ja) 半導体装置及びその製造方法
TW201725656A (zh) 晶片封裝結構及其製作方法
JP4574025B2 (ja) 配線モジュール
JP3297959B2 (ja) 半導体装置
JP3417292B2 (ja) 半導体装置
US20030137035A1 (en) Substrate and fabrication method of the same
JP2004335970A (ja) 複合電子部品
WO2021246204A1 (ja) 半導体装置、半導体モジュールおよび半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050516

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070417