JP2000286367A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2000286367A JP2000286367A JP11087417A JP8741799A JP2000286367A JP 2000286367 A JP2000286367 A JP 2000286367A JP 11087417 A JP11087417 A JP 11087417A JP 8741799 A JP8741799 A JP 8741799A JP 2000286367 A JP2000286367 A JP 2000286367A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor device
- semiconductor chip
- resin package
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/85909—Post-treatment of the connector or wire bonding area
- H01L2224/8592—Applying permanent coating, e.g. protective coating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
れた複数の内部リードとがワイヤを介して導通接続され
た形態の半導体装置において、ワイヤと内部リードや、
ワイヤと半導体チップとの間の応力集中を適切に回避す
る。 【解決手段】 半導体チップ3と、この半導体チップ3
とワイヤ4を介して導通接続された複数の内部リード50
と、半導体チップ3、ワイヤ4および複数の内部リード
50を封入するようにして形成された樹脂パッケージ6
と、この樹脂パッケージ6の外部において各内部リード
50に導通するようにして設けられた複数の外部接続用端
子51と、を有する半導体装置1において、複数ある内部
リード50とワイヤ4との接続部位のうちの少なくとも一
部を、樹脂7aによって封止した。好ましくは、内部リ
ード50とワイヤ4との接続部位を封止する樹脂7aの熱
膨張率を、内部リード50よりも大きく、かつ樹脂パッケ
ージ6よりも小さくする。
Description
内部リードとがワイヤを介して接続され、これらが樹脂
パッケージ内に封入された形態の半導体装置に関する。
に示した構造のものがある。この種の半導体装置1A
は、金属板を打ち抜きあるいはエッチング処理するなど
して得られる、いわゆるリードフレームから製造された
ものである。すなわち、ダイパッド2上に実装された半
導体チップ3と、樹脂パッケージ6A内に形成された複
数の内部リード50とがワイヤ4を介して導通接続さ
れ、樹脂パッケージ6Aの外部においては、各内部リー
ド50に一体的に連続して外部リード(外部接続用端
子)51が複数設けられた構成とされている。
回路基板などに実装して使用されるが、その実装方法に
は、ハンダリフローの手法が一般的に採用される。この
方法では、外部リード51にクリームハンダを予め塗布
しておき、半導体装置1を回路基板などにおける所定の
部位に位置決め載置した状態で、リフロー炉に搬入して
クリームハンダを再溶融し、これを固化させることによ
って半導体装置1が回路基板などに実装される。
では、回路基板などとともにリフロー炉内に半導体装置
1が搬入されるが、このときに半導体チップ3、各内部
リード50および樹脂パッケージ6Aが膨張し、これら
がハンダを固化させる際に収縮する。ところが、内部リ
ード50(リードフレーム2A)はニッケルなどの金属
によって、半導体チップ3は主としてシリコンなどによ
って形成されており、また樹脂パッケージ6Aはエポキ
シ樹脂などによって形成されているため、加熱時におい
ては、内部リード50や半導体チップ3に比べて熱膨張
率の高い樹脂パッケージ6Aのほうがより膨張量が大き
い。したがって、各内部リード50と樹脂パッケージ6
Aとの間の界面、ひいては各内部リード50と樹脂パッ
ケージ6Aとの接続部分に応力が集中しやすく、また半
導体チップ3とワイヤ4との接続部分においても応力が
集中しやすい。さらに、半導体装置1を回路基板などに
実装して駆動させた場合には、半導体装置1自体の温度
が100℃程度にまで上昇することがあり、このときに
も同様な理由からワイヤ4と各内部リード50や、ワイ
ヤ4と半導体チップ3との間の接続部分に応力が集中し
やすい。
されたものであって、半導体チップと、樹脂パッケージ
内に形成された複数の内部リードとがワイヤを介して導
通接続された形態の半導体装置において、ワイヤと内部
リードや、ワイヤと半導体チップとの間の応力集中を適
切に回避することをその課題としている。
は、次の技術的手段を講じている。すなわち、本願発明
により提供される半導体装置は、半導体チップと、この
半導体チップとワイヤを介して導通接続された複数の内
部リードと、上記半導体チップ、上記ワイヤおよび上記
複数の内部リードを封入するようにして形成された樹脂
パッケージと、この樹脂パッケージの外部において上記
各内部リードに導通するようにして設けられた複数の外
部接続用端子と、を有する半導体装置であって、複数あ
る上記内部リードと上記ワイヤとの接続部位のうちの少
なくとも一部は、樹脂によって封止されていることを特
徴としている。
続部位(以下、適宜「第1接続部位」という)が樹脂に
よって封止されていることから、第1接続部位が封止樹
脂によって保護された恰好とされている。そして、加熱
・冷却によって樹脂パッケージが膨張・収縮したとして
も、樹脂パッケージから第1接続部位に対して直接的に
応力が作用することはなく、封止樹脂を介して間接的に
応力が作用するにすぎずない。このため、本願発明の半
導体装置では、樹脂パッケージの膨張・収縮が、第1接
続部位に与える影響は極めて小さい。
部位を封止する樹脂は、その熱膨張率が樹脂パッケージ
のそれよりも小さく、内部リードのそれよりも大きくな
される。
位が封止樹脂によって覆われた構成であるから、樹脂パ
ッケージの膨張・収縮は、第1接続部位に対して間接的
に影響を与えるにすぎない。一方、封止樹脂の膨張・収
縮したならば、その影響が第1接続部位に対して直接的
に与えられることとなる。
張率が、樹脂パッケージのそれよりも小さくなされてい
るため、加熱・冷却時における封止樹脂の膨張・収縮量
は、樹脂パッケージのそれよりも小さい。したがって、
第1接続部位が樹脂パッケージによって直接的に覆われ
ている場合と比較して、封止樹脂によって覆われている
場合のほうが、膨張・収縮時において第1接続部位に対
して直接的に与えられる影響(応力)が小さい。
が内部リードよりも大きく、かつ樹脂パッケージよりも
小さくなされていることから、樹脂パッケージと封止樹
脂との熱膨張率の差は、樹脂パッケージと内部リードと
の熱膨張率の差よりも小さい。このため、樹脂パッケー
ジや封止樹脂の膨張・収縮の際に、樹脂パッケージと封
止樹脂との間の界面に集中する応力は、樹脂パッケージ
と内部リードとの間の界面に集中する応力がよりも小さ
い。つまり、樹脂パッケージの膨張・収縮が封止樹脂に
対して直接的に与える影響は、第1接続部位が樹脂パッ
ケージによって直接的に覆われている場合と比較して小
さく、樹脂パッケージがが封止樹脂を介して第1接続部
位に対して間接的に与える影響はさらに小さい。
与える影響と、樹脂パッケージが間接的に第1接続部位
に与える影響とを総じても、従来において樹脂パッケー
ジの膨張・収縮が第1接続部位に対して直接的に与えて
いた影響よりも小さい。つまり、第1接続部位の周りに
おいては、封止樹脂が樹脂パッケージと内部リードとの
間のバッファー的な役割を果たし、これによって第1接
続部位に作用する応力が緩和される。
ップ上には、内部リードの数に対応し、ワイヤとの接続
部位(以下、適宜「第2接続部位」という)が複数設け
られており、これらの第2接続部位のうちの少なくとも
一部は、樹脂によって封止されている。
導体チップとワイヤとの接続部位を封止する樹脂は、そ
の熱膨張率が半導体チップよりも大きく、かつ樹脂パッ
ケージよりも小さい。
第1接続部位と同様な理由によって第2接続部位が保護
され、これに作用する応力が緩和されている。
続部位は、隣り合う第1接続部位どうしを繋ぐようにし
て一連に樹脂封止されている。
封止すれば、各内部リードの位置が封止樹脂によって固
定された恰好となり、加熱・冷却時において隣り合う内
部リードどうしの間が広狭することが回避される。この
ような構成を採用することによっても、第1接続部位に
作用する応力が緩和される。
接続用端子の形態は種々に変更可能である。たとえば、
各内部リードや外部接続用端子を、金属板を加工するこ
とによって得られるリードフレームを用いて一体的に形
成してもよいし、各内部リードを、絶縁基板の上面にお
いて、導体によってパターン形成してもよく、この場
合、各外部接続用端子を、絶縁基板の下面側において、
ハンダによってボール状に形成してもよい。
付図面を参照して以下に行う詳細な説明によって、より
明らかとなろう。
形態を、図面を参照して具体的に説明する。図1は、本
願発明に係る半導体装置の一例を表す全体斜視図、図2
は、図1のII−II線に沿う断面図、図3は、図1および
図2に示した半導体装置の要部を拡大した平面図であっ
て、当該要部の一部を透視した平面図である。
2上に半導体チップ3が実装され、この半導体チップ3
と複数のリード5との間がワイヤ4を介して導通接続さ
れている。そして、ダイパッド2、半導体チップ3、ワ
イヤ4などが樹脂パッケージ6によって封止されてい
る。
れた内部リード50と、この内部リード50に連続する
とともに樹脂パッケージ6の外部に設けられた外部リー
ド50とを有している。外部リード50は、クランク状
に折り曲げられており、その先端部が樹脂パッケージ6
の底面と同一高さ位置において水平に延びるようになさ
れている。すなわち、上記構成の半導体装置1では、水
平状とされた部分において回路基板と接続され、実装さ
れるようになされている。
と内部リード50との間の接続部位が樹脂によって封止
されて第1封止樹脂部7aが形成されており、ワイヤ4
と半導体チップ3との間の接続部位も樹脂によって封止
されて第2封止樹脂部7bが形成されている。これら第
1および第2封止樹脂部7a,7bは、たとえば樹脂パ
ッケージ6よりも熱膨張率が小さく、内部リード50よ
りも熱膨張率の大きな樹脂によって形成される。
は、ワイヤ4と内部リード50との接続部位(第1接続
部位)が第1封止樹脂部によって覆われていることか
ら、加熱・冷却によって樹脂パッケージ6が膨張・収縮
したとしても、樹脂パッケージ6から第1接続部位に対
して直接的に応力が作用することはなく、第1封止樹脂
部7aを介して間接的に応力が作用するにすぎずない。
一方、第1封止樹脂部7aが膨張・収縮したならば、そ
の影響が第1接続部位に対して直接的に与えられること
となるが、第1封止樹脂部7aの熱膨張率が、樹脂パッ
ケージ6のそれよりも小さくされていれば、加熱・冷却
時における第1封止樹脂7aの膨張・収縮量は、樹脂パ
ッケージ6のそれよりも小さい。したがって、第1接続
部位が樹脂パッケージ6によって直接的に覆われている
場合と比較して、第1封止樹脂部7aによって覆われて
いる場合のほうが、膨張・収縮時において第1接続部位
に対して直接的に与えられる影響(応力)が小さい。
部リード50よりも大きく、かつ樹脂パッケージ6より
も小さくなされていれば、樹脂パッケージ6と第1封止
樹脂部7aとの熱膨張率の差は、樹脂パッケージ6と内
部リード50との熱膨張率の差よりも小さい。このた
め、樹脂パッケージ6や第1封止樹脂部7aの膨張・収
縮の際に、樹脂パッケージ6と第1封止樹脂部7aとの
間の界面に集中する応力は、樹脂パッケージ6と内部リ
ード50との間の界面に集中する応力がよりも小さい。
つまり、樹脂パッケージ6の膨張・収縮が第1封止樹脂
部7aに対して直接的に与える影響は第1接続部位が樹
脂パッケージ6によって直接的に覆われている場合と比
較して小さく、樹脂パッケージ6が第1封止樹脂部7a
を介して第1接続部位に対して間接的に与える影響はさ
らに小さい。
続部位に与える影響と、第1封止樹脂部7aが直接的に
第1接続部位に与える影響とを総じても、従来において
樹脂パッケージの膨張・収縮が第1接続部位に対して直
接的に与えていた影響よりも小さい。つまり、第1接続
部位の周りにおいては、第1封止樹脂部7aが樹脂パッ
ケージ6と内部リード50との間のバッファー的な役割
を果たし、これによって第1接続部位に作用する応力が
緩和される。
止樹脂部7aと同様な役割を果たすため、ワイヤ4と半
導体チップ3との間の接続部位に作用する応力は格段に
緩和される。
方法を、図4ないし図8を参照して説明する。なお、上
記半導体装置1の製造に使用されるリードフレームにつ
いて、図4を参照して先に説明する。
は、長手方向に延びる一対のサイドメンバ20,20の
間が、幅方向に延びるようにして一定間隔毎に設けられ
た複数のクロスメンバ21によって掛け渡されている。
各サイドメンバ20および隣合うクロスメンバ21,2
1によって囲まれる領域2B内には、後において半導体
装置1の構成要素となるべきダイパッド2、内部リード
50および外部リード51が形成されている。また、上
記領域2B内には、4つのダムバー22を四辺とする矩
形領域2Cが規定されており、この矩形領域2C内にダ
イパッド2の四隅部がサポートリード23を介して支持
されている。各内部リード50は、各ダムバー22から
ダイパッド2側に向けて先端部が延びるようにして形成
されており、各外部リード51は、各内部リード50に
連続して矩形領域2Cの外方側に形成されている。
2Aを用いる場合には、まずダイパッド2上に半導体チ
ップ3が実装される。具体的には、まずシリンジなどか
ら粘液状とされた接着剤を吐出させてこれをダイパッド
2上に塗布し、この接着剤上に半導体チップ3を載置し
た後に、接着剤を硬化させることによって半導体チップ
3が実装される。なお、接着剤としては、エポキシ樹脂
などの熱硬化性樹脂を含むものが好適に採用される。も
ちろん、接着剤としては、シート状された固体接着剤を
使用してもよいし、また常温硬化性の接着剤を用いても
よい。また、半導体チップ3は、たとえばICやLSI
などのベアチップであり、半導体装置1の用途に応じて
適宜選択される。
た各端子部(図示略)と、それぞれの端子部に対応する
各内部リード50との間がワイヤ4によって結線され、
図5に示したような状態とされる。この工程は、半導体
チップ3の端子部について行われるファーストボンディ
ング工程と、内部リード50について行われるセカンド
ボンディング工程とからなるが、既存のワイヤボンディ
ング装置を用いた公知の方法によって行なわれる。
内部リード50との接続部位、およびワイヤ4と半導体
チップ3の端子部との接続部位のそれぞれを、樹脂によ
って個別に封止して第1および第2封止樹脂部7a,7
bを形成する。この工程は、たとえばダイパッド2上に
接着剤を塗布する場合と同様に、シリンジなどから粘液
状とされた樹脂を吐出させるなどして行なわれる。な
お、各封止樹脂部7a,7bを形成する樹脂は、樹脂パ
ッケージ6を構成する樹脂よりも熱膨張率が小さく、内
部リード50よりも熱膨張率の大きなものが好適に使用
される。この場合、樹脂パッケージ6と各封止樹脂部7
a,7bとを全く性質の異なる樹脂によって形成しても
よく、また同種類の樹脂を用いるとともにその樹脂内に
混入されるフィラの量を調整することによって樹脂パッ
ケージ6と封止樹脂部7a,7bとで熱膨張率に差を設
けてもよい。
部リード50との接続部位を個別に樹脂封止するのでは
なく、図7に示したように、隣接する幾つかの接続部位
を、一連に樹脂によって封止して封止樹脂部7Aを形成
してもよく、また、ワイヤ4と半導体チップ3の端子部
との接続部位についても、幾つかの接続部位を一連に樹
脂によって封止して封止樹脂部7Bを形成してもよい。
イヤ4および内部リード50が樹脂パッケージ6によっ
て封止される。この工程は、図8に示したように、たと
えば型締め状態においてキャビティ空間80を形成する
上下の金型8A,8Bを用いたトランスファーモールド
法などが採用される。この方法では、キャビティ空間8
0内を粘液状化された樹脂が流動し、この流動樹脂によ
って各内部リード50に応力が作用するが、本実施形態
ではワイヤ4の接続部位が樹脂封止されていることか
ら、このような応力に対しても対応することができる。
程、リードフォーミング工程、標印工程などを経て図1
ないし図3に示したような半導体装置1が得られる。
ら製造された半導体装置1ばかりでなく、図9に示した
ように、内部リード50aがパターン形成された絶縁基
板2a上に半導体チップ3が実装され、この半導体チッ
プ3と各内部リード50aとがワイヤ4を介して導通接
続されるとともに、ハンダなどによってボール状の外部
端子51aが形成された形態の半導体装置10について
も適用可能である。
視図である。
大した平面図であって、当該要部の一部を透視した平面
図である。
用されるリードフレームの平面図である。
ングおよびワイヤボンディングをした状態を表す平面図
である。
部分、およびワイヤと半導体チップとの接続部分を樹脂
封止した状態を表す要部拡大図である。
である。
図である。
す全体斜視図である。
る。
Claims (8)
- 【請求項1】 半導体チップと、この半導体チップとワ
イヤを介して導通接続された複数の内部リードと、上記
半導体チップ、上記ワイヤおよび上記複数の内部リード
を封入するようにして形成された樹脂パッケージと、こ
の樹脂パッケージの外部において上記各内部リードに導
通するようにして設けられた複数の外部接続用端子と、
を有する半導体装置であって、 複数ある上記内部リードと上記ワイヤとの接続部位のう
ちの少なくとも一部は、樹脂によって封止されているこ
とを特徴とする、半導体装置。 - 【請求項2】 上記内部リードと上記ワイヤとの接続部
位を封止した樹脂は、その熱膨張率が上記内部リードよ
りも大きく、かつ上記樹脂パッケージよりも小さい、請
求項1に記載の半導体装置。 - 【請求項3】 上記半導体チップ上には、上記複数の内
部リードに対応して上記ワイヤとの接続部位が複数設け
られており、これらの接続部位のうちの少なくとも一部
は、樹脂によって封止されている、請求項1または2に
記載の半導体装置。 - 【請求項4】 上記半導体チップと上記ワイヤとの接続
部位を封止する樹脂は、その熱膨張率が上記半導体チッ
プよりも大きく、かつ上記樹脂パッケージよりも小さ
い、請求項3に記載の半導体装置。 - 【請求項5】 上記内部リードと上記ワイヤとの接続部
位は、隣り合う接続部位どうしを繋ぐようにして一連に
樹脂封止されている、請求項1ないし4のいずれかに記
載の半導体装置。 - 【請求項6】 上記各内部リードおよびこれに導通する
外部接続用端子は、金属板を加工することによって得ら
れるリードフレームを用いて一体的に形成されている、
請求項1ないし5のいずれかに記載の半導体装置。 - 【請求項7】 上記各内部リードは、絶縁基板の上面に
おいて、導体によってパターン形成されたものである、
請求項1ないし5のいずれかに記載の半導体装置。 - 【請求項8】 上記各外部接続用端子は、上記絶縁基板
の下面側において、ハンダによってボール状に形成され
たものである、請求項7に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08741799A JP3825197B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08741799A JP3825197B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000286367A true JP2000286367A (ja) | 2000-10-13 |
JP3825197B2 JP3825197B2 (ja) | 2006-09-20 |
Family
ID=13914311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08741799A Expired - Fee Related JP3825197B2 (ja) | 1999-03-30 | 1999-03-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3825197B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011163211A (ja) * | 2010-02-09 | 2011-08-25 | Denso Corp | 燃料供給装置 |
JP2011179409A (ja) * | 2010-03-01 | 2011-09-15 | Denso Corp | 燃料供給装置 |
JP2012174996A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
US8869775B2 (en) | 2010-02-09 | 2014-10-28 | Denso Corporation | Fuel supply apparatus |
JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
FR3058260A1 (fr) * | 2016-11-03 | 2018-05-04 | Stmicroelectronics (Grenoble 2) Sas | Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique |
US10224306B2 (en) | 2016-11-03 | 2019-03-05 | Stmicroelectronics (Grenoble 2) Sas | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
-
1999
- 1999-03-30 JP JP08741799A patent/JP3825197B2/ja not_active Expired - Fee Related
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011163211A (ja) * | 2010-02-09 | 2011-08-25 | Denso Corp | 燃料供給装置 |
US8869775B2 (en) | 2010-02-09 | 2014-10-28 | Denso Corporation | Fuel supply apparatus |
JP2011179409A (ja) * | 2010-03-01 | 2011-09-15 | Denso Corp | 燃料供給装置 |
JP2012174996A (ja) * | 2011-02-23 | 2012-09-10 | Fujitsu Ltd | 半導体装置及び半導体装置の製造方法 |
JP2017157672A (ja) * | 2016-03-01 | 2017-09-07 | 株式会社デンソー | 回路装置 |
FR3058260A1 (fr) * | 2016-11-03 | 2018-05-04 | Stmicroelectronics (Grenoble 2) Sas | Procede de realisation d'une connexion electrique entre une puce electronique et une plaque de support et dispositif electronique |
EP3319115A1 (fr) * | 2016-11-03 | 2018-05-09 | STMicroelectronics (Grenoble 2) SAS | Procédé de réalisation d'une connexion électrique entre une puce électronique et une plaque de support et dispositif électronique |
US10224306B2 (en) | 2016-11-03 | 2019-03-05 | Stmicroelectronics (Grenoble 2) Sas | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
US10643970B2 (en) | 2016-11-03 | 2020-05-05 | Stmicroelectronics (Grenoble 2) Sas | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
US11557566B2 (en) | 2016-11-03 | 2023-01-17 | Stmicroelectronics (Grenoble 2) Sas | Method for forming an electrical connection between an electronic chip and a carrier substrate and electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP3825197B2 (ja) | 2006-09-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6911353B2 (en) | Semiconductor device and method of manufacturing same | |
US6410979B2 (en) | Ball-grid-array semiconductor device with protruding terminals | |
US6252306B1 (en) | Method of producing semiconductor device and configuration thereof, and lead frame used in said method | |
JP2520575B2 (ja) | 集積回路チップ・パッケ―ジを基板の表面に電気的に且つ機械的に接続する弾力性リ―ド及びこれの製造方法 | |
US5053852A (en) | Molded hybrid IC package and lead frame therefore | |
JPH0546045U (ja) | 半導体パツケージ | |
JP2002208668A5 (ja) | ||
US20020056904A1 (en) | Semiconductor device and method of fabricating the same | |
JP2000188366A (ja) | 半導体装置 | |
JP2000294715A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH0455341B2 (ja) | ||
JP3072291B1 (ja) | リ―ドフレ―ムとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
JP3825197B2 (ja) | 半導体装置 | |
JP2007201324A (ja) | 電子装置の実装構造および電子部品の実装方法 | |
JP4252563B2 (ja) | 半導体装置 | |
JP3667916B2 (ja) | 樹脂パッケージ型半導体装置、およびその製造方法 | |
JP2002110889A (ja) | 半導体装置及びその製造方法 | |
JP2000114447A (ja) | 半導体装置製造用のリードフレーム、およびこれにより製造された半導体装置 | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
JPH08274234A (ja) | 半導体装置およびその製造方法並びに半導体実装モジュール | |
JP3545584B2 (ja) | 半導体装置の製造方法 | |
JP2515882B2 (ja) | リ―ドフレ―ム、リ―ドフレ―ムの製造方法、半導体装置および半導体装置の製造方法 | |
JPH0212863A (ja) | 樹脂封止型半導体装置 | |
JP2002231875A (ja) | 半導体装置およびその製造方法 | |
JPH08191129A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040614 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20041201 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060627 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060629 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130707 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |