JP2008053559A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008053559A JP2008053559A JP2006229725A JP2006229725A JP2008053559A JP 2008053559 A JP2008053559 A JP 2008053559A JP 2006229725 A JP2006229725 A JP 2006229725A JP 2006229725 A JP2006229725 A JP 2006229725A JP 2008053559 A JP2008053559 A JP 2008053559A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- region
- semiconductor
- guard ring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】半導体素子への水分の浸入およびダイシング時のチッピングを防止し、信頼性の高い半導体装置を提供する。
【解決手段】本発明の半導体装置は、素子形成領域2および素子形成領域2を囲むように位置するガードリング領域1を含む半導体基板13と、半導体基板13の素子形成領域2に形成された少なくとも1つの半導体素子40と、ガードリング領域1において、半導体基板の第1の主面13tと接し、素子形成領域2を囲むように設けられた金属層11からなるガードリング構造とを備える。金属層11は、ガードリング領域1において素子形成領域2側から外側に向けて配列された複数の細線部11a、11bを含み、半導体基板13の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数は、他の少なくとも1つの側面に近接して配置された複数の細線部の数と異なっている。
【選択図】図1
【解決手段】本発明の半導体装置は、素子形成領域2および素子形成領域2を囲むように位置するガードリング領域1を含む半導体基板13と、半導体基板13の素子形成領域2に形成された少なくとも1つの半導体素子40と、ガードリング領域1において、半導体基板の第1の主面13tと接し、素子形成領域2を囲むように設けられた金属層11からなるガードリング構造とを備える。金属層11は、ガードリング領域1において素子形成領域2側から外側に向けて配列された複数の細線部11a、11bを含み、半導体基板13の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数は、他の少なくとも1つの側面に近接して配置された複数の細線部の数と異なっている。
【選択図】図1
Description
本発明は半導体装置およびその製造方法に関し、特に炭化珪素半導体装置およびその製造方法に関するものである。
従来、MOSFET等の半導体装置は、半導体基板の端部から半導体素子へ水分などが浸入し、半導体素子の特性が劣化するのを防止するため、半導体素子が形成された素子形成領域の周辺に沿って、アルミニウムや銅等の金属で形成されたガードリングを備えている。以下、このようなガードリングの形成された従来の半導体装置を図13および図14を参照して説明する。
図13に示すように、ダイオードやMOSFETなどの素子は破線で囲まれた素子形成領域82内に形成されており、素子形成領域82を囲むようにガードリング形成領域81が設けられている。ガードリング形成領域81にはガードリング101が設けられており、ガードリング形成領域81の外側には、スクライブ領域83が設けられている。
図14は、図13においてA−A’線で示す部分の断面構造を示している。図14に示すように、素子形成領域82、ガードリング形成領域81およびスクライブ領域83が形成されており、半導体基板103の主面上に層間絶縁膜104が設けられている。
ガードリング形成領域81内にある層間絶縁膜104には半導体基板103の一部を露出するコンタクトホールが設けられており、コンタクトホール内および層間絶縁膜104上に金属からなるガードリング101が設けられている。また、層間絶縁膜104およびガードリング101を覆う保護膜105が形成されている。
半導体基板103の素子形成領域82には、イオン注入、エピタキシャル成長、エッチング、薄膜堆積、その他の半導体プロセスが施され、半導体素子が形成されている。また、半導体基板103の裏面には、半導体基板103に対してオーミック接合を形成する電極102などが設けられている。
半導体装置は、半導体ウエハ上に複数形成され、半導体素子が形成されたそれぞれの素子形成領域82およびそれを囲むガードリング形成領域81は、スクライブ領域83を介して隣接する半導体装置のガードリング形成領域81と接している。
半導体ウエハ上に形成された複数の半導体装置は、ダイサー等を用い、純水などをかけながらスクライブ領域83に沿って半導体ウエハを切断することにより互いにに離される。この際、ダイサーによって半導体基板103や層間絶縁膜104、保護膜105に応力が集中し、半導体基板103や層間絶縁膜104、保護膜105の切削端部においてチッピング(欠け)や亀裂が生じる。半導体ウエハの切断には純水を用いるため、欠けが生じた部分や亀裂から水分が浸入する。その結果、素子形成領域82内に形成された半導体素子の金属配線が腐食したり、ゲート酸化膜の特性が変化したりするという問題が生じる。
ガードリング形成領域81のガードリング101は、このような半導体基板103や層間絶縁膜104、保護膜105の切削端部に生じる欠けや亀裂が素子形成領域82にまで及ぶのを阻止するために設けられている。このような構造を備えた半導体装置はたとえば特許文献1に開示されている。
特開平6−260554号公報
近年、次世代パワー半導体装置として、炭化珪素半導体を用いたパワー半導体装置が注目されている。炭化珪素からなる半導体基板は、シリコン半導体基板よりも欠けや亀裂が生じやすいことが知られている。
本願発明者が、上述のガードリング構造を備えた炭化珪素半導体装置を作製し、ゲート酸化膜の絶縁破壊耐圧を計測したところ、図15に示すように初期状態に比べて半年後の値は著しく低下していることが分かった。これは、炭化珪素半導体基板に生じた欠けや亀裂から水分が浸入し、特性が劣化したものと考えられる。つまり、炭化珪素半導体装置に従来のガードリング構造を採用しただけでは、十分に水分の浸入を防止することができないと考えられる。
また、半導体装置が使用される環境によっては、シリコン半導体を用いた半導体装置においても、従来のガードリング構造では半導体基板の端部から半導体素子への水分の浸入を十分には防止できないことがあった。
本発明は、このような課題を解決し、半導体素子への水分の浸入およびダイシング時のチッピングを防止し、信頼性の高い半導体装置を提供することを目的とする。
本発明の半導体装置は、対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するガードリング領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子と、前記ガードリング領域において、前記半導体基板の第1の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造とを備え、前記金属層は、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数は、他の少なくとも1つの側面に近接して配置された前記複数の細線部の数と異なっている。
ある好ましい実施形態において、半導体装置は、前記半導体基板の第1の主面を覆うように設けられた層間絶縁層を更に備え、前記層間絶縁層は前記半導体基板の第1の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第1の主面と接している。
ある好ましい実施形態において、前記半導体基板の外形を規定する複数の側面は、互いに平行な一対の第1の側面および互いに平行な一対の第2の側面を含み、前記一対の第1の側面のそれぞれに近接して配置された複数の第1の細線部および前記一対の第2の側面のそれぞれに近接して配置された複数の第2の細線部を含み、前記第1の側面の少なくとも一方に近接して配置された第1の細線部の数は、前記一対の第2の側面の少なくとも一方に近接して配置された第2の細線部の数より少ない。
ある好ましい実施形態において、前記一対の第1の側面は、前記半導体基板の劈開方向と平行である。
ある好ましい実施形態において、前記第1の主面上の前記第1の側面と第2側面とが接する位置近傍において、前記第1の細線部と前記第2の細線部とが互いに交差するように前記第1の細線部および前記第2の細線部が配置されている。
本発明の半導体装置は、対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子とを備え、前記半導体基板の第1および第2の主面の少なくとも一方の表面近傍は、前記スクライブ領域において非晶質化されている。
本発明の半導体装置は、対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子とを備え、前記半導体基板の前記素子形成領域を囲むように前記素子形成領域と前記スクライブ領域との間にガードリング領域が規定されている。
本発明の半導体装置は、対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子とを備え、前記半導体基板の第1および第2の主面の少なくとも一方は、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹んでいる。
ある好ましい実施形態において、半導体装置は、前記半導体基板の第1の主面を覆うように設けられた層間絶縁層と、前記半導体基板の第1の主面の前記ガードリング領域に設けられ、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、前記ガードリング構造を覆うように前記層間絶縁層上に設けられた第1の保護層とを更に備え、前記層間絶縁層は前記半導体基板の第1の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第1の主面と接している。
ある好ましい実施形態において、半導体装置は、前記第1の保護層を覆うように設けられた第2の保護層を更に備え、前記層間絶縁層および前記第1の保護層は、前記素子形成領域および前記ガードリング領域にのみ設けられ、前記第2の保護層は、前記層間絶縁層および前記第1の保護層の端面を覆っている。
ある好ましい実施形態において、前記半導体基板は炭化珪素からなる。
本発明の半導体装置の製造方法は、素子形成領域および前記素子形成領域を囲むように位置するガードリング領域が規定された半導体基板の前記素子形成領域に少なくとも1つの半導体素子を形成する工程と、前記ガードリング領域において、前記半導体基板の第1の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造を形成する工程とを包含し、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数が、他の少なくとも1つの側面に近接して配置された前記複数の細線部の数と異なるように形成されている。
本発明の他の半導体装置の製造方法は、対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板の素子形成領域に少なくとも1つの半導体素子を形成する工程と(a)、前記半導体基板の前記スクライブ領域における第1および第2の主面の少なくとも一方の表面近傍にチッピングを抑制する構造を形成する工程(b)とを包含する。
ある好ましい実施形態において、前記工程(b)は、前記半導体基板の前記スクライブ領域における第1および第2の主面の少なくとも一方の表面近傍を非晶質化する。
ある好ましい実施形態において、前記非晶質化をイオン注入により行う。
ある好ましい実施形態において、前記工程(b)は、前記半導体基板の第1および第2の主面の少なくとも一方において、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹むように、前記半導体基板の前記スクライブ領域における前記第1および第2の主面の少なくとも一方をエッチングする。
ある好ましい実施形態において、前記エッチングはドライエッチングまたはウエットエッチングである。
本発明によれば、ガードリング構造の金属層は、ガードリング領域において素子形成領域側から外側に向けて配列された複数の細線部を含む。このため、ダイシングの際、チッピングがスクライブ領域に発生しても、複数の細線部によって、チッピングや亀裂が素子形成領域へ達し、水分が素子形成領域へ浸入する可能性を大幅に低減することができる。
また、チッピングの発生を抑制する構造を備えるため、ダイシングの際、チッピングそのものの発生も抑制することができる。
(第1の実施形態)
本発明による半導体装置の第1の実施形態を説明する。図1は、半導体装置51の平面図であり、図2は、図1のA−A’線の位置における断面図である。
本発明による半導体装置の第1の実施形態を説明する。図1は、半導体装置51の平面図であり、図2は、図1のA−A’線の位置における断面図である。
半導体装置51は半導体基板13を備える。図2に示すように、半導体基板13は、対向する第1の主面13tおよび第2の主面13rを有し、第1の主面13tから第2の主面13rに達するように設けられた素子形成領域2、ガードリング領域1およびスクライブ領域3が半導体基板13中に規定されている。図1に示すように、素子形成領域2はガードリング領域1に囲まれており、ガードリング領域1はスクライブ領域3に囲まれている。
なお、半導体装置51は、半導体ウエハ上に複数作製された半導体装置51をダイシングにより分離したチップである。図3に示すように、ダイシング前においては、半導体装置51の半導体基板13は隣接する半導体装置51の半導体基板13とつながっている。
隣接する2つの半導体装置51の素子形成領域2およびそれを囲むガードリング領域1はスクライブ領域3を介して分離されている。スクライブ領域3は、ダイシングの際、ダイサーにより切り取られる切りしろとなる。通常マージンが設けられているため、ダイサーにより削られる部分44の幅よりも広い幅のスクライブ領域3が設けられる。このため、ダイシングによりチップ化された半導体装置51の半導体基板13には、スクライブ領域3の一部が残っている。
隣接する2つの半導体装置51の素子形成領域2およびそれを囲むガードリング領域1はスクライブ領域3を介して分離されている。スクライブ領域3は、ダイシングの際、ダイサーにより切り取られる切りしろとなる。通常マージンが設けられているため、ダイサーにより削られる部分44の幅よりも広い幅のスクライブ領域3が設けられる。このため、ダイシングによりチップ化された半導体装置51の半導体基板13には、スクライブ領域3の一部が残っている。
半導体基板13には、シリコン、ガリウム砒素、インジウムリン、炭化珪素など、種々の材料からなる半導体基板を用いることができる。本発明は、特に、シリコン半導体基板よりもチッピングが生じやすい半導体基板を備えた半導体装置に好適に適用することができる。具体的には、炭化珪素からなる半導体基板を好適に半導体基板13に用いることができる。半導体基板13は、バルク単結晶から切り出され、研磨されたウエハをダイシングしたものであってもよいし、ウエハ上に半導体層がエピタキシャル成長され、ダイシングされたものであってもよい。
図1に示すように、半導体基板13の素子形成領域2には、少なくとも1つの半導体素子40が形成されている。半導体素子40は、半導体基板13中にイオン注入を行うことにより不純物領域を形成したり、半導体基板13上にエピタキシャル層を形成し、絶縁層や金属層を堆積し、パターニングすることにより形成される。
半導体素子40は、具体的には、MOSFETやMESFETなどの電界効果型トランジスタ、バイポーラトランジスタ、ダイオードなどである。また、半導体素子40は、半導体基板13の厚さ方向に電子が移動する縦型デバイスであってもよいし、半導体基板13と平行な方向に電子が移動する横型デバイスであってもよい。半導体素子40が縦型デバイスである場合には、半導体基板13の第2の主面13bには電極12が設けられる。
素子形成領域1には、パワートランジスタなどのように同じ機能を有する2つ以上半導体素子が並列に接続されて形成されていてもよいし、ICなどのように、異なる機能を有する複数の半導体素子40が、機能回路を構成するように形成されていてもよい。
ガードリング領域1には、金属層11からなるガードリング構造が設けられている。ガードリング構造は、半導体ウエハに形成された複数の半導体装置をダイシングによって分離する際、半導体素子40が形成された素子形成領域1にクラックやチッピングが生じるのを防止するとともに、水分が外部から半導体素子40へ進入するのを防止する。
なお、図には示していないが半導体装置51は、半導体素子40の耐圧を向上させるために、半導体素子40に逆バイアスが印加された場合、半導体基板13中であって、ガードリング領域1の第1の主面13t近傍において、空乏層が素子形成領域2から外側に向かって伸びるのを促進するFLR(Field Limited Ring)構造が設けられている。FLRは、通常、半導体基板13中のガードリング領域1において、素子形成領域2を囲むように設けられたリング状の不純物領域を含む。このFLR構造もガードリング構造と呼ばれることがあるが、この場合、電気的に半導体素子40を保護するという意味で用いられ、本願明細書において用いるガードリング構造とは異なる働きをする。
金属層11は、アルミニウム、銅、ニッケル、チタンなどの金属からなる。金属層11は、ガードリング領域1において、第1の主面13tに接し、素子形成領域2を囲むように設けられている。また、金属層11は、ガードリング領域1において素子形成領域2側から外側に向けて配列された複数の細線部を含む。半導体基板13の外形を規定する側面の少なくとも1つに近接して配置された細線部の数は、他の少なくとも1つの側面に近接して配置された細線部の数と異なっている。
より具体的には、半導体基板13は、互いに平行な一対の第1の側面13aおよび互いに平行な一対の第2の側面13bを含み、第1の側面13aおよび第2の側面13bによって半導体基板13の外形が規定されている。一対の第1の側面13aのそれぞれには、複数の第1の細線部11aが近接して配置されており、一対の2の側面13bのそれぞれには、複数の第2の細線部11bが近接して配置されている。第1の側面13aの少なくとも一方に近接して配置された第1の細線部11aの数は、第2の側面13bの少なくとも一方に近接して配置された第2の細線部11bの数より少なくなっている。本実施形態では、第1の側面13aに近接して配置された第1の細線部11aの数は2本であり、第2の側面13bに近接して配置された第2の細線部11bの数は3本である。
以下において詳細に説明するように、第1の細線部11aおよび第2の細線部11bのうち、劈開方向と平行な側面に近接しているものの数が少ないほうが好ましい。本実施形態では、第1の側面13aは、半導体基板13の劈開方向と平行である。したがって、第1の側面13aに近接して配置された第1の細線部11aの数のほうが第2の側面13bに近接して配置された第2の細線部11bの数より少なくなっており、劈開方向と平行な側面に近接した細線部の数が他の側面に近接した細線部の数より少なくなっている。
第1の細線部11aと第2の細線部11bとは、図1において破線Bで示すように第1の側面13aと第2の側面13bとが接している半導体基板13の角近傍において、互いに交差している。図4は、半導体基板13の1つの角近傍の平面構造を拡大して示している。図4に示すように、第1の側面13aに近接する2本の細線部11aと第2の側面13bに近接する3本の細線部11bとが互いに交差している。これにより、半導体基板13の角近傍において、金属層11は網目形状41を備える。
半導体装置51において、半導体基板13は、矢印Cで示す方向に劈開しやすいとする。このため、第1の側面13aが形成されるようにダイサーによってスクライブ領域3を切断する場合、劈開方向とスクライブ領域3を切る方向が一致し、素子形成領域2へ向かう方向Dの亀裂や、チッピングは生じにくい。その結果、チッピングや亀裂を防止するための設ける第1の細線部11aの数は少なくてよい。劈開方向Cに沿って生じる亀裂は、半導体基板13の素子形成領域2に向うようには伸びない。
一方、第2の側面13bが形成されるようにダイサーによってスクライブ領域3を切断する場合、スクライブ領域3を切る方向は劈開方向Cと一致せず、ダイサーの応力によって劈開方向Cに亀裂、チッピングが生じやすい。しかし、第2の細線部11bを多く配置しているため、確実にチッピングや亀裂が素子形成領域2にまで達するのを防止することができる。
また、2方向から切断される半導体基板13の角近傍では、より応力が基板13にかかりやすく、亀裂やチッピングが生じやすい。半導体装置51では、半導体基板13の角近傍に、細線部の密度を高めた網目形状41が配置されているため、亀裂やチッピングが素子形成領域2に達するのを有効に防ぐことができる。
劈開方向は半導体基板13を構成している半導体の種類およびは半導体基板13の面方向に依存する。炭化珪素半導体ウエハを用いて半導体装置51を作製する場合、一般に、<11−20>方向に2〜12度オフセットされた(0001)ウエハが用いられる。この場合、図5(a)および(b)に示すように、オリエンテーションフラットは<11−20>または<1−100>方向となる。図5(a)に示す方位を有するウエハの場合、オリエンテーションフラットと平行な方向が劈開方向Cとなる。したがって、第1の側面13aがオリエンテーションフラットと平行になるように、半導体基板13となる領域の方向をウエハ43上において確定し、半導体装置51を作製することが好ましい。なお、この場合、ステップバンチングはオリエンテーションフラットと垂直な方向に伸びる。
また、図5(b)に示す方位を有する基板の場合、オリエンテーションフラットと垂直な方向が劈開方向Cとなる。したがって、第1の側面13aがオリエンテーションフラットと垂直になるように、半導体基板13となる領域の方向をウエハ43’上において確定し、半導体装置51を作製することが好ましい。この場合、ステップバンチングはオリエンテーションフラットと垂直な方向に伸びる。
図6は、炭化珪素ウエハから半導体装置をダイシングによって切り出す際に、半導体装置の半導体基板に生じるチッピングをチッピングが生じた位置に分類してその割合を示すグラフである。図6に示すように、劈開方向と垂直な側面に生じるチッピングが最も多く、次いで、角部における発生が多くなっている。
したがって、半導体装置51に金属層11からなるガードリング構造を設けることにより、半導体装置の劈開方向と垂直な側面や角近傍において生じるチッピングが素子形成領域に悪影響を与えるのを防止することができる。
一方、劈開方向と平行な方向へのチッピングは比較的少ないため、劈開方向と平行に形成されるガードリング構造の細線部の数を少なくすることができる。図4に示すように、第1の側面13aは劈開方向Cと平行であるため、第1の側面に近接した細線部11aの数は少なくてよい。これにより、第1の主面13aにおけるガードリング領域1の第1の側面13aと平行な部分の面積を小さくすることができる。図4に示すように、第2の細線部11bが設けられた部分の幅Lbに比べて第1の細線部11aが設けられた部分の幅Laを小さくすることができる。その結果、ガードリング領域1の第1の主面13aにおける面積を小さくし、半導体装置51全体のサイズを小さくすることができる。
半導体装置51の半導体基板13の面積は、1枚の半導体ウエハ上から作製できる半導体装置の数に影響する。半導体基板13の面積が小さいほど多くの半導体装置を1枚の半導体ウエハから作製できるため、製造コストを大きく下げることができる要因となる。本発明によれば、ダイシング時に生じるチッピングによる影響をより低減することのできる構造を採用し、かつ、半導体基板13の面積がそのような構造の採用によって大きくなるのを抑制することができる。したがって、信頼性が高く、製造コストの低い半導体装置を提供することができる。
図2に示すように、半導体装置51は、好ましくは半導体基板13の第1の主面13tを覆うように設けられた層間絶縁層14および金属層11を覆うように層間絶縁層14上に設けられた第1の保護層15を更に備える。金属層11は、より好ましくは、層間絶縁層14に設けられたコンタクトを介して半導体基板13と接する。具体的には、図2に示すように、層間絶縁層14はガードリング領域1において、半導体基板の第1の主面の一部を露出する開口14aを有し、第1の細線部11aの一部は、開口14a内に設けられている。このため細線部11aは、半導体基板の第1の主面と接している。第2の細線部11bも同様に半導体基板13の第1の主面13tと接する。層間絶縁層14および第1の保護層15は、シリコン酸化膜やシリコン窒化膜などからなる。シリコン酸化膜には、ホウ素およびリンの少なくとも一方がドープされていてもよい。
このような構造を採用することによって、半導体基板13のチッピングによりスクライブ領域3において層間絶縁層14に亀裂が生じたり、層間絶縁層14と半導体基板13との密着性が低下しても、半導体基板13と接するように設けられた第1の細線部11aが、層間絶縁層14に生じた亀裂や層間絶縁層14と半導体基板13との間に生じた隙間が素子形成領域2にまで達するのを防止することができる。また、チッピングの生じやすさに応じて、第1の細線11aや第2の細線11bが複数設けられているため、より確実に亀裂や隙間の伝播を防止することができる。
半導体装置51は、半導体装置の製造に用いられる公知の方法により、半導体素子40を作製し、その後、金属層11からなるガードリング構造を半導体基板13のガードリング領域1に形成することによって製造される。
シリコンウエハを用いて半導体装置51を作製し、ゲート酸化膜の耐圧の変化を確認した結果を図7に示す。半導体素子40として、半導体基板13上にゲート酸化膜を堆積し、ゲート酸化膜上に電極を形成した。裏面に設けた電極12とゲート酸化膜上の電極間の耐圧を計測し、半年が経過した半導体装置51の耐圧の劣化を測定した。
図11に示すように、半年が経過した半導体装置の耐圧は、初期値とほとんど変わっておらず、水分の浸入をほぼ完全に防止しており、Si基板上に成長したゲート酸化膜の信頼性が向上できていることが分かる。
半導体装置51によれば、ガードリング構造の金属層11は、ガードリング領域において素子形成領域2側から外側に向けて配列された複数の細線部を含む。このため、ダイシングの際、チッピングがスクライブ領域に発生しても、複数の細線部によって、チッピングや亀裂が素子形成領域へ達し、水分が素子形成領域へ浸入する可能性を大幅に低減することができる。さらに、半導体基板の角近傍においてガードリング構造は網目形状を有しているため、細線部の密度が高まり、角部において発生しやすいチッピングが素子形成領域に及ぶのを有効に防止する。
また、半導体基板の劈開方向に応じて細線部の数を異ならせているため、半導体基板の面積を不必要に大きくすることなく、スクライブ領域を有効に利用して上述の効果を得ることができる。このため、半導体ウエハに作製できる半導体装置の数を多くし、半導体装置の製造コストを低減することができる。
(第2の実施形態)
本実施形態および以下の実施形態では、第1の実施形態の半導体装置のチッピングが素子形成領域に及ばないようにするためのガードリング構造に加えて、チッピングを抑制する構造を備えている。
本実施形態および以下の実施形態では、第1の実施形態の半導体装置のチッピングが素子形成領域に及ばないようにするためのガードリング構造に加えて、チッピングを抑制する構造を備えている。
図8は、本発明による半導体装置の第2の実施形態の一部分の断面を示している。第1の実施形態と同様、図1におけるA−A’線部分の断面を示している。本実施形態の半導体装置52は、第1の実施形態で説明した金属層11からなるガードリング構造に加えて、スクライブ領域3においてチッピングを抑制する構造46を備えている。チッピングを抑制する構造46以外の構造は、第1の実施形態の半導体装置51と同じである。
図8に示すように、半導体装置52のスクライブ領域3において、半導体基板13の第1の主面13tの表面近傍が非晶質化されている。半導体基板13の表面近傍が非晶質化されているため、非晶質化した部分は劈開しやすい方向を持たず、応力によるクラックが生じにくい。このため、図3に示すように、ウエハ上に複数形成された半導体装置をダイシングし、チップ化する際、スクライブ領域3をダイサーで切り取っても、チッピングの発生が抑制される。また、表面チッピングが拡大しにくい。
また第1の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
チッピングを抑制する構造46はたとえば以下の方法により作製することができる。
フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域3が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域3内の第1の保護層15および層間絶縁層14を除去する。その後、露出した半導体基板13の第1の主面13tの表面近傍にイオン注入によって不純物イオンを注入する。これにより、スクライブ領域3の第1の主面13tの表面近傍が非晶質化する。
あるいは、素子形成領域1の半導体素子40を作製する工程において、半導体基板13に不純物を注入する際、スクライブ領域3の第1の主面13tの表面近傍に不純物を同時に注入してもよい。
(第3の実施形態)
図9は、本発明による半導体装置の第3の実施形態の一部分の断面を示している。第1の実施形態と同様、図1におけるA−A’線部分の断面を示している。本実施形態の半導体装置53は、第1の実施形態で説明した金属層11からなるガードリング構造に加えて、スクライブ領域3においてチッピングを抑制する構造47を備えている。チッピングを抑制する構造47以外の構造は、第1の実施形態の半導体装置51と同じである。
図9は、本発明による半導体装置の第3の実施形態の一部分の断面を示している。第1の実施形態と同様、図1におけるA−A’線部分の断面を示している。本実施形態の半導体装置53は、第1の実施形態で説明した金属層11からなるガードリング構造に加えて、スクライブ領域3においてチッピングを抑制する構造47を備えている。チッピングを抑制する構造47以外の構造は、第1の実施形態の半導体装置51と同じである。
図9に示すように、半導体装置53において、半導体基板13の第1の主面は、ガードリング領域1における第1の主面13tよりもスクライブ領域3における第1の主面13’tのほうが凹んでいる。つまり、スライブ領域3における半導体基板13の厚さがガードリング領域1における半導体基板13の厚さよりも小さくなっている。スライブ領域3において半導体基板13が薄くなっているため、ダイシングの際、切削に要する時間が短くなり、また、チッピングの発生が抑制できる。特に半導体基板13が炭化珪素からなる場合、半導体基板13の硬度が大きく、切削時要する時間が長くなるとともに切削による応力も大きくなる。しかし、スライブ領域3における半導体基板13を薄くすることによって、切削に要する時間を短縮でき、また、応力も低減することができる。
また、第1の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
スライブ領域3における半導体基板13の厚さt1は、小さいほど上述の効果を得ることができるが、厚さt1が小さくなりすぎると、ダイシング前のウエハの取り扱いが難しくなる。このため、厚さt1は、30μm以上、700μm以下であることが好ましい。
チッピングを抑制する構造47はたとえば以下の方法により作製することができる。
フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域3が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域3内の第1の保護層15、層間絶縁層14および半導体基板13の一部を除去する。これにより、チッピングを抑制する構造47が得られる。
(第4の実施形態)
図10は、本発明による半導体装置の第4の実施形態の一部分の断面を示している。第1の実施形態と同様、図1におけるA−A’線部分の断面を示している。本実施形態の半導体装置54は、第1の実施形態で説明した金属層11からなるガードリング構造に加えて、スクライブ領域3においてチッピングを抑制する構造48を備えている。チッピングを抑制する構造48以外の構造は、第1の実施形態の半導体装置51と同じである。
図10は、本発明による半導体装置の第4の実施形態の一部分の断面を示している。第1の実施形態と同様、図1におけるA−A’線部分の断面を示している。本実施形態の半導体装置54は、第1の実施形態で説明した金属層11からなるガードリング構造に加えて、スクライブ領域3においてチッピングを抑制する構造48を備えている。チッピングを抑制する構造48以外の構造は、第1の実施形態の半導体装置51と同じである。
図10に示すように、半導体装置54において、半導体基板13の第2の主面13rは、素子形成領域2およびガードリング領域1において電極12に覆われているが、スクライブ領域3においては、第2の主面13rは電極12に覆われておらず、露出している。
また、スクライブ領域3において、半導体基板13の第2の主面13rの表面近傍が非晶質化されている。非晶質化した半導体は劈開しやすい方向を持たず、応力によるクラックが生じにくいため、ダイシングの際、スクライブ領域3をダイサーで切り取っても、半導体基板13の裏面(第2の主面13r)におけるチッピングの発生およびチッピングの拡大が抑制される。
また第1の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
チッピングを抑制する構造48はたとえば以下の方法により作製することができる。
フォトレジストを半導体ウエハの裏面の電極12上に塗布して、フォトリソグラフィーによりスクラブ領域3が露出するようにパターニングする。次にドライエッチングまたはウエットエッチングにより、スクライブ領域3内の電極12を除去する。その後、露出した半導体基板13の第2の主面13rの表面近傍にイオン注入によって不純物イオンを注入する。これにより、スクライブ領域3の第2の主面13rの表面近傍が非晶質化する。
あるいは、素子形成領域1の半導体素子40を作製する工程において、電極12を第2の主面13rに形成する前にスクライブ領域3の第2の主面13rの表面近傍に不純物イオンを注入してもよい。この場合、スクライブ領域3の電極12は除去しなくても上述した効果を得ることができる。しかし、スクライブ領域3に電極12があると、ダイシングによって、電極12の切削部分にバリが発生するのを防止できる、このため、電極12は、スクライブ領域3においては除去しておくことが好ましい。また、電極12の切削部分にバリが発生するのを防止ことができるという効果は、半導体基板13を非晶質化しなくても得られる。
(第5の実施形態)
図11は、本発明による半導体装置の第5の実施形態の一部分の断面を示している。半導体装置55は、第1の保護層15を覆う第2の保護層16を更に有するチッピングを抑制する構造47’を備えている点で、第3の実施形態の半導体装置53と異なっている。
(第5の実施形態)
図11は、本発明による半導体装置の第5の実施形態の一部分の断面を示している。半導体装置55は、第1の保護層15を覆う第2の保護層16を更に有するチッピングを抑制する構造47’を備えている点で、第3の実施形態の半導体装置53と異なっている。
図11に示すように、第2の保護層16は、第1の保護層15上に設けられ、第2の保護層15の端面15eおよび層間絶縁層14の端面14を覆い、さらにスクライブ領域3における第1の主面13’tを覆っている。このため、第2の保護層15の端面15eと、層間絶縁層14の端面14との界面や層間絶縁層14の端面14と半導体基板13との界面から水分が浸入するのを第2の保護層15が防止する。
第2の保護層16は、水分が透過しにくい絶縁膜からなることが好ましく、シリコン窒化膜、または、少なくともシリコン窒化膜を含む積層膜からなることが好ましい。また、十分な防湿性を確保するために、第2の保護層16は100nm以上の厚さであることが好ましい。また、あまり厚くなると生産性が低下するため、第2の保護層16の厚さは、1μm以下であることが好ましい。
本実施形態によれば、第3の実施形態で説明したように、スライブ領域3において半導体基板13が薄くなっているため、ダイシングの際、切削に要する時間が短くなり、チッピングの発生が抑制できる。また、第1の実施形態において詳細に説明したようにガードリング構造が素子形成領域へのチッピングが拡大したり、素子形成領域へ亀裂が生じるのを防止する。したがって本実施形態によれば、ダイシング時のチッピングを低減するとともに、素子形成領域にチッピングや亀裂が及ぶのを低減することができる。さらに、水分が素子形成領域2へ浸入する可能性を第2の保護層16によって大幅に低減することができる。このため、ダイシング工程における歩留まりを高め、半導体装置の信頼性を向上させることができる。
チッピングを抑制する構造47’はたとえば以下の方法により作製することができる。まず図12(a)に示すように半導体基板13上に層間絶縁層14を形成する。図示しないレジストパターンを層間絶縁層14上に形成し、レジストパターンを用いて層間絶縁層14をエッチングすることにより、図12(b)に示すように、ガードリング領域1において半導体基板13の第1の主面13tの一部を露出する開口14aを形成する。
図12(c)に示すように、層間絶縁層14上および開口14a内に金属膜を形成し、パターニングすることにより、図12(d)に示すように、細線部11aを含む金属層11を形成する。その後図12(e)に示すように金属層11を覆うように層間絶縁層14上に第1の保護層15を形成する。続いて、フォトレジストを半導体ウエハに塗布して、フォトリソグラフィーによりスクラブ領域3が露出するようにパターニングする。次に、ドライエッチングまたはウエットエッチングにより、図12(f)に示すように、スクライブ領域3内の第1の保護層15、層間絶縁層14および半導体基板13の一部を除去する。その後、第1の保護層15上および第1の主面13’t上に第2の保護層16を形成する。また、電極12を半導体基板13の第2の主面13rに形成する。
なお、上記第2から第5の実施形態では、半導体装置は、第1の実施形態で説明したガードリング構造とチッピングを抑制する構造とを備えている。しかし、第1の実施形態で説明したガードリング構造の代わりに図13に示すような従来のガードリング構造を備えていてもよい。チッピングを抑制する構造を備えている限り、ダイシングの際のチッピングが抑制されるため、従来の半導体装置に比べて、チッピングや亀裂が素子形成領域へ及び、水分が素子形成領域へ浸入する割合を低減することができる。
本発明は、種々の半導体装置に適用可能であり、特に、炭化珪素半導体からなる半導体装置に好適に用いられる。
1 ガードリング領域
2 素子形成領域
3 スクライブ領域
11 金属層
11a 第1の細線部
11b 第2の細線部
12 電極
13 半導体基板
13t 第1の主面
13r 第2の主面
14 層間絶縁層
15 第1の保護膜
40 半導体素子
2 素子形成領域
3 スクライブ領域
11 金属層
11a 第1の細線部
11b 第2の細線部
12 電極
13 半導体基板
13t 第1の主面
13r 第2の主面
14 層間絶縁層
15 第1の保護膜
40 半導体素子
Claims (17)
- 対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するガードリング領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子と、
前記ガードリング領域において、前記半導体基板の第1の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、
を備え、
前記金属層は、前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含み、前記半導体基板の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数は、他の少なくとも1つの側面に近接して配置された前記複数の細線部の数と異なっている、半導体装置。 - 前記半導体基板の第1の主面を覆うように設けられた層間絶縁層を更に備え、
前記層間絶縁層は前記半導体基板の第1の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第1の主面と接している請求項1に記載の半導体装置。 - 前記半導体基板の外形を規定する複数の側面は、互いに平行な一対の第1の側面および互いに平行な一対の第2の側面を含み、
前記一対の第1の側面のそれぞれに近接して配置された複数の第1の細線部および前記一対の第2の側面のそれぞれに近接して配置された複数の第2の細線部を含み、
前記第1の側面の少なくとも一方に近接して配置された第1の細線部の数は、前記一対の第2の側面の少なくとも一方に近接して配置された第2の細線部の数より少ない請求項2に記載の半導体装置。 - 前記一対の第1の側面は、前記半導体基板の劈開方向と平行である請求項3に記載の半導体装置。
- 前記第1の主面上の前記第1の側面と第2側面とが接する位置近傍において、前記第1の細線部と前記第2の細線部とが互いに交差するように前記第1の細線部および前記第2の細線部が配置されている請求項4に記載の半導体装置。
- 対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子と、
を備え、
前記半導体基板の第1および第2の主面の少なくとも一方の表面近傍は、前記スクライブ領域において非晶質化されている半導体装置。 - 対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子と、
を備え、
前記半導体基板において、前記素子形成領域を囲むように前記素子形成領域と前記スクライブ領域との間にガードリング領域が規定されている半導体装置。 - 対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板と、
前記半導体基板の素子形成領域に形成された少なくとも1つの半導体素子と、
を備え、
前記半導体基板の第1および第2の主面の少なくとも一方は、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹んでいる半導体装置。 - 前記半導体基板の第1の主面を覆うように設けられた層間絶縁層と、
前記半導体基板の第1の主面の前記ガードリング領域に設けられ、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造と、
前記ガードリング構造を覆うように前記層間絶縁層上に設けられた第1の保護層と、
を更に備え、
前記層間絶縁層は前記半導体基板の第1の主面の一部を露出する開口を有し、前記金属層の少なくとも一部は、前記開口内に設けられることにより、前記半導体基板の第1の主面と接している請求項8に記載の半導体装置。 - 前記第1の保護層を覆うように設けられた第2の保護層を更に備え、
前記層間絶縁層および前記第1の保護層は、前記素子形成領域および前記ガードリング領域にのみ設けられ、
前記第2の保護層は、前記層間絶縁層および前記第1の保護層の端面を覆っている請求項9に記載の半導体装置。 - 前記半導体基板は炭化珪素からなる請求項1から10のいずれかに記載の半導体装置。
- 素子形成領域および前記素子形成領域を囲むように位置するガードリング領域が規定された半導体基板の前記素子形成領域に少なくとも1つの半導体素子を形成する工程と、
前記ガードリング領域において、前記半導体基板の第1の主面と接し、前記素子形成領域を囲むように設けられた金属層からなるガードリング構造を形成する工程と、
を包含し、
前記ガードリング領域において前記素子形成領域側から外側に向けて配列された複数の細線部を含む金属層は、前記半導体基板の外形を規定する複数の側面の少なくとも1つに近接して配置された複数の細線部の数が、他の少なくとも1つの側面に近接して配置された前記複数の細線部の数と異なるように形成されている、半導体装置の製造方法。 - 対向する第1および第2の主面を有する半導体基板であって、前記第1の主面から前記第2の主面に達するように設けられた素子形成領域および前記素子形成領域を囲むように位置するスクライブ領域を含む半導体基板の素子形成領域に少なくとも1つの半導体素子を形成する工程と(a)、
前記半導体基板の前記スクライブ領域における第1および第2の主面の少なくとも一方の表面近傍にチッピングを抑制する構造を形成する工程(b)と、
を包含する半導体装置の製造方法。 - 前記工程(b)は、前記半導体基板の前記スクライブ領域における第1および第2の主面の少なくとも一方の表面近傍を非晶質化する請求項13に記載の半導体装置の製造方法。
- 前記非晶質化をイオン注入により行う請求項14に記載の半導体装置の製造方法。
- 前記工程(b)は、前記半導体基板の第1および第2の主面の少なくとも一方において、前記ガードリング領域における表面よりも前記スクライブ領域における表面のほうが凹むように、前記半導体基板の前記スクライブ領域における前記第1および第2の主面の少なくとも一方をエッチングする請求項13に記載の半導体装置の製造方法。
- 前記エッチングはドライエッチングまたはウエットエッチングである請求項16に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229725A JP2008053559A (ja) | 2006-08-25 | 2006-08-25 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006229725A JP2008053559A (ja) | 2006-08-25 | 2006-08-25 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008053559A true JP2008053559A (ja) | 2008-03-06 |
Family
ID=39237297
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006229725A Pending JP2008053559A (ja) | 2006-08-25 | 2006-08-25 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008053559A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018157022A (ja) * | 2017-03-16 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
JP2019175937A (ja) * | 2018-03-27 | 2019-10-10 | 三菱電機株式会社 | 半導体装置 |
JP2020205363A (ja) * | 2019-06-18 | 2020-12-24 | 株式会社Jvcケンウッド | 半導体ウエハ、及び、半導体チップの製造方法 |
CN112466837A (zh) * | 2020-09-30 | 2021-03-09 | 日月光半导体制造股份有限公司 | 半导体衬底及形成内埋式衬底的方法 |
-
2006
- 2006-08-25 JP JP2006229725A patent/JP2008053559A/ja active Pending
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018157022A (ja) * | 2017-03-16 | 2018-10-04 | 三菱電機株式会社 | 半導体装置 |
US10756029B2 (en) | 2017-03-16 | 2020-08-25 | Mitsubishi Electric Corporation | Semiconductor device |
US11031357B2 (en) | 2017-03-16 | 2021-06-08 | Mitsubishi Electric Corporation | Semiconductor device |
JP2019175937A (ja) * | 2018-03-27 | 2019-10-10 | 三菱電機株式会社 | 半導体装置 |
JP7052476B2 (ja) | 2018-03-27 | 2022-04-12 | 三菱電機株式会社 | 半導体装置 |
JP2020205363A (ja) * | 2019-06-18 | 2020-12-24 | 株式会社Jvcケンウッド | 半導体ウエハ、及び、半導体チップの製造方法 |
WO2020255573A1 (ja) * | 2019-06-18 | 2020-12-24 | 株式会社Jvcケンウッド | 半導体ウエハ、及び、半導体チップの製造方法 |
US20220108958A1 (en) * | 2019-06-18 | 2022-04-07 | Jvckenwood Corporation | Semiconductor wafer and method of manufacturing semiconductor chip |
EP3989265A4 (en) * | 2019-06-18 | 2022-07-27 | JVCKenwood Corporation | SEMICONDUCTOR WAFER AND SEMICONDUCTOR CHIP FABRICATION METHOD |
JP7218678B2 (ja) | 2019-06-18 | 2023-02-07 | 株式会社Jvcケンウッド | 半導体ウエハ、及び、半導体チップの製造方法 |
CN112466837A (zh) * | 2020-09-30 | 2021-03-09 | 日月光半导体制造股份有限公司 | 半导体衬底及形成内埋式衬底的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
USRE49603E1 (en) | GaN-on-Si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof | |
US10249506B2 (en) | GaN-on-si semiconductor device structures for high current/ high voltage lateral GaN transistors and methods of fabrication thereof | |
US11145711B2 (en) | Capacitor and method for manufacturing capacitor | |
TWI735938B (zh) | 半導體裝置及其製造方法 | |
KR101412274B1 (ko) | Hemt 디바이스용 플라즈마 보호 다이오드 | |
US8916962B2 (en) | III-nitride transistor with source-connected heat spreading plate | |
WO2020255259A1 (ja) | 半導体装置およびその製造方法 | |
WO2018179768A1 (ja) | 半導体装置 | |
JP5740356B2 (ja) | 半導体装置 | |
US20220122885A1 (en) | Semiconductor devices and methods of fabricating the same | |
JP2008053559A (ja) | 半導体装置およびその製造方法 | |
US20200135564A1 (en) | Preliminary Trenches Formed in Kerf Regions for Die Singulation | |
CN112652659B (zh) | 高电子迁移率晶体管及其制作方法 | |
TW202332051A (zh) | 高電子遷移率電晶體及其製作方法 | |
KR20130082306A (ko) | 고전자이동도 트랜지스터 및 그 제조방법 | |
TWI801671B (zh) | 高電子遷移率電晶體及其製作方法 | |
JP2016134523A (ja) | 半導体装置及びその製造方法 | |
JP2005044901A (ja) | 半導体ウェハ分割方法 | |
JP2010225763A (ja) | 半導体装置 | |
JP2009076782A (ja) | 半導体基板、その製造方法、および半導体チップ | |
TWI688072B (zh) | 半導體積體電路裝置 | |
US10600899B2 (en) | Semiconductor device | |
JP6861914B1 (ja) | 半導体装置及び半導体装置の製造方法 | |
WO2023286692A1 (ja) | 半導体ウェハ | |
US20240071908A1 (en) | Semiconductor device and method of manufacturing semiconductor device |