JP2011040656A - 微細構造体形成方法 - Google Patents

微細構造体形成方法 Download PDF

Info

Publication number
JP2011040656A
JP2011040656A JP2009188516A JP2009188516A JP2011040656A JP 2011040656 A JP2011040656 A JP 2011040656A JP 2009188516 A JP2009188516 A JP 2009188516A JP 2009188516 A JP2009188516 A JP 2009188516A JP 2011040656 A JP2011040656 A JP 2011040656A
Authority
JP
Japan
Prior art keywords
resist
forming
deep
light
lift
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009188516A
Other languages
English (en)
Other versions
JP5486238B2 (ja
Inventor
Yuichi Harada
裕一 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP2009188516A priority Critical patent/JP5486238B2/ja
Publication of JP2011040656A publication Critical patent/JP2011040656A/ja
Application granted granted Critical
Publication of JP5486238B2 publication Critical patent/JP5486238B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】レジストにも一様に蒸着材料が付着する成膜プロセスにおいても、容易にリフトオフを可能にする。
【解決手段】Ｄｅｅｐ−ＵＶ光に感光性を有するＰＭＧＩをレジスト１として用い、成膜後にＤｅｅｐ−ＵＶ光をレジスト１に全面露光を行う。これにより、レジスト１自体が変質するので、レジスト１の側壁に蒸着材料が吸着する場合でもリフトオフが容易となる。
【選択図】図１

Description

本発明は、レジスト剥離による微細構造体形成方法であるリフトオフ法に関する。
レジスト材料を用いてナノメートル寸法の微細構造体を形成する技術として、エッチング法とリフトオフ法が知られている。エッチング法は、図２（ａ）に示すように、基板１０３上に均一に成長又は成膜された薄膜１０２にレジスト１０１を用いてパターン形成を行い、図２（ｂ）に示すように、ドライエッチング装置などでレジスト１０１に覆われていない部分をエッチングすることでパターンを形成する技術である。レジスト１０１と薄膜１０２とのエッチャントに対する選択比の違いを利用することでエッチングが成立する。
これに対して、リフトオフ法は、図３（ａ）に示すように、基板１０３上に予めレジスト１０１によりパターンの形成を行い、図３（ｂ）に示すように、そこに所望の材料を蒸着あるいは成膜して薄膜１０２を形成し、レジスト１０１を剥離することで所望のパターンを形成する方法である。リフトオフ法は、レジストパターン形成のみで所望の微細構造体が形成できるために、エッチング法に比べて材料のプロセス損傷が少ないという利点が挙げられる。
しかしながら、レジストパターンの微細化に伴い、レジストの剥離が難しい場合が往々にして発生する。これは、堆積した材料がレジスト側壁にも付着し、基板上の堆積膜とレジスト上の堆積物とが結合してレジストの剥離が難しくなるためである。また、レジスト表面が堆積膜で覆われてしまい、レジスト剥離の溶媒が容易にレジスト中に浸透しないことも原因として挙げられる。
このような問題点を解決する方法として多層レジスト法が考案されている。上部レジスト１０１Ｂに対して下部レジスト１０１Ａの感度が高い場合には、図４（ａ）に示すように、下部レジスト１０１Ａにアンダーカット１０５が形成される。これにより、図４（ｂ）に示すように、レジスト側壁に材料が蒸着せず、容易にリフトオフを行うことができる。
John E. Crowel, "Chemical methods of thin film deposition: Chemical vapor deposition, atomic layer deposition, and related technologies", J. Vac. Sci. Technol. 2003, A21, p.S88-S95 "Polymethylglutarimide(PMGI) Regists", MicroChem, ［平成２１年８月３日検索］、インターネット〈ＵＲＬ：http://www.microchem.com/products/pmgi.htm〉
しかしながら、アンダーカットを持つ多層レジストが有効であるのは、蒸着物が直線的に蒸着される場合である。原子層堆積法（Atomic Layer Deposition）（非特許文献１参照）などのようにガス状の材料が試料の表面と反応することで吸着・堆積されるような成長方法においては、ガスがチャンバー内に一様に広がるためにレジスト１０１Ｂの上面のみならず、図５に示すように、レジスト１０１Ａ，１０１Ｂの側壁にも基板１０３表面と同様に一様に蒸着材料が吸着してしまい、レジスト剥離が著しく難しくなるという問題がある。
本発明は、上記に鑑みてなされたものであり、その課題とするところは、レジストにも一様に蒸着材料が付着する成膜プロセスにおいても、容易にリフトオフを可能にすることにある。
本発明に係る微細構造体形成方法は、基板表面にＤｅｅｐ−ＵＶ光に感光性を有するレジストを形成する工程と、レジストにレジストパターンを形成する工程と、レジストパターン形成後に薄膜を蒸着する工程と、薄膜蒸着後にＤｅｅｐ−ＵＶ光を全面露光する工程と、レジストをリフトオフする工程と、を有することを特徴とする。
上記微細構造体形成方法において、レジストはＰＭＧＩであることを特徴とする。
上記微細構造体形成方法において、薄膜を蒸着する工程は、原子層堆積法を用いることを特徴とする。
本発明によれば、レジストにも一様に蒸着材料が付着する成膜プロセスにおいても、容易にリフトオフを可能にすることができる。
本実施の形態における微細構造体形成方法を説明する図である。 従来のエッチング法を説明する図である。 従来のリフトオフ法を説明する図である。 従来の別のリフトオフ法を説明する図である。 レジスト側壁にも蒸着材料が吸着した様子を示す図である。
以下、本発明の実施の形態について図面を用いて説明する。
図１は、本実施の形態における微細構造体形成方法を説明するため図であり、基板３の上に微細なパターンを形成する様子を示している。図１（ａ）〜（ｄ）は全て基板３の断面方向から図示したものである。なお、図１では、各部の大きさの比率を変えてわかりやすく図示しているので、実際の各部の大きさの比率とは異なる。
まず、図１（ａ）に示すように、基板３上にレジスト１をコーティングする。レジストとしては、Ｄｅｅｐ−ＵＶ光（波長２５４ｎｍ）に対して感光性のあるＰＭＧＩ（poly-dimethyl-glutar-imide）を用いる（非特許文献２参照）。スピナーを用いて基板３へレジスト１の塗布を行い、摂氏１８０度にてプレベーキングを行う。レジスト１の膜厚は３８０ナノメートルとする。
続いて、Ｄｅｅｐ−ＵＶ露光機を用いて露光し所望の形状をレジスト上に描く。より具体的には、ＳｕＳＳ Ｍｉｃｒｏｔｅｃｈ社製ＭＪＢ４マスクアライナーにウシオ社製Ｄｅｅｐ−ＵＶ用５００Ｖキセノンランプ（ＤｅｅｐＵＶ５００Ｘｅ）を搭載し、フィルターを用いない全光を用いて（エネルギー量：７５ｍＪ／ｃｍ2）、コンタクトモードにおいて２０分間の連続露光を行う。
続いて、レジスト１を現像してレジストパターンを形成する。ＰＧＭＩ専用現像液ＸＰ１０１Ａ（現像液の主成分はテトラエチルアンモニウムヒドロキシド（ＴＥＡＨ））にて３分間現像し、その後純水にて１分間リンスを行う。この操作により、図１（ｂ）に示すように、レジスト１には約１００ナノメートルのアンダーカット１１を有するレジストパターンが形成される。
続いて、原子層堆積法などによりレジストパターンを形成した試料に蒸着材料の成膜を行う。蒸着材料の膜厚は、レジスト１の厚さの１０分の１以下にする。また、蒸着材料が金属の場合には、２０ナノメートル程度までとする。図１（ｃ）にレジスト１に蒸着材料２を成膜した様子を示す。
続いて、Ｄｅｅｐ−ＵＶ光による全面露光を行う。成膜後、そのままの状態でＤｅｅｐ−ＵＶ露光機にてＤｅｅｐ−ＵＶ露光を用いた全面露光を２０分間行う。この全面露光により、レジスト１の主鎖が切断され、レジスト１内部に気泡状の構造が見られる。これに伴い、レジスト１表面には陥没等の構造変移が見られる。
続いて、剥離液によりレジスト１を剥離する。Ｍｉｃｒｏｐｏｓｉｔ社製１１６５リムーバーを温浴で摂氏６０度に加熱し、その中に３時間浸す。これにより、レジスト１が剥離される。あるいは、Ｎメチルピロリドン（N-methylpyrrolidione, NMP）により取り除くことが出来る。図１（ｄ）にレジスト１を剥離して微細構造体２１を基板３上に形成した様子を示す。
原子層堆積法は、半導体デバイスのゲート絶縁膜作成方法として優れた手法であるために近年利用が増えている。しかしながら、リフトオフが難しいために成膜後にエッチングを行うエッチング手法が主である。上記で説明したように、本実施の形態によれば、Ｄｅｅｐ−ＵＶ光に感光性を有するＰＭＧＩをレジスト１として用い、成膜後にＤｅｅｐ−ＵＶ光をレジスト１に全面露光を行うことでレジスト１自体が変質するので、剥離液が容易にレジスト１中に浸透し、レジスト１の側壁に蒸着材料が吸着する場合でもリフトオフが容易となる。
また、通常の大気中作業では問題とならないＤｅｅｐ−ＵＶ光に感光性を有するＰＭＧＩをレジストとして採用したので、取り扱いも容易である。
さらに、レジスト自体の変質を利用したリフトオフ法であるために、蒸着材料に機械的・化学的なストレスを与えることなくリフトオフを進めることが可能である。また、リフトオフ法は、エッチングの難しい材料に対しても使用できるので、従来は使われにくかった有機材料や生物材料などにも応用可能である。
１…レジスト
２…蒸着材料
３…基板
１１…アンダーカット
２１…微細構造体
１０１…レジスト
１０１Ａ…下部レジスト
１０１Ｂ…上部レジスト
１０２…薄膜
１０３…基板
１０５…アンダーカット

Claims (3)

  1. 基板表面にＤｅｅｐ−ＵＶ光に感光性を有するレジストを形成する工程と、
    前記レジストにレジストパターンを形成する工程と、
    レジストパターン形成後に薄膜を蒸着する工程と、
    薄膜蒸着後にＤｅｅｐ−ＵＶ光を全面露光する工程と、
    前記レジストをリフトオフする工程と、
    を有することを特徴とする微細構造体形成方法。
  2. 前記レジストはＰＭＧＩであることを特徴とする請求項１記載の微細構造体形成方法。
  3. 前記薄膜を蒸着する工程は、原子層堆積法を用いることを特徴とする請求項１又は２記載の微細構造体形成方法。
JP2009188516A 2009-08-17 2009-08-17 微細構造体形成方法 Active JP5486238B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009188516A JP5486238B2 (ja) 2009-08-17 2009-08-17 微細構造体形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009188516A JP5486238B2 (ja) 2009-08-17 2009-08-17 微細構造体形成方法

Publications (2)

Publication Number Publication Date
JP2011040656A true JP2011040656A (ja) 2011-02-24
JP5486238B2 JP5486238B2 (ja) 2014-05-07

Family

ID=43768101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009188516A Active JP5486238B2 (ja) 2009-08-17 2009-08-17 微細構造体形成方法

Country Status (1)

Country Link
JP (1) JP5486238B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012161051A1 (ja) 2011-05-20 2012-11-29 住友商事株式会社 パターン構造体の製造方法
KR20170018609A (ko) 2015-08-10 2017-02-20 미쓰비시 엔피쯔 가부시키가이샤 패턴 구조체
US10325799B2 (en) 2009-08-07 2019-06-18 Applied Materials, Inc. Dual temperature heater

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260132A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 表面改質装置
JPH07168368A (ja) * 1993-12-15 1995-07-04 Nippon Telegr & Teleph Corp <Ntt> レジストパターンおよび薄膜金属パターンの形成方法
JPH10163095A (ja) * 1996-12-04 1998-06-19 Denso Corp 半導体装置の製造方法
JP2002116551A (ja) * 2000-10-05 2002-04-19 Tdk Corp レジストパターン、レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JP2003158062A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd レジストパターンの形成方法、配線形成方法及び電子部品
WO2007117718A2 (en) * 2006-04-07 2007-10-18 Micron Technology, Inc. Simplified pitch doubling process flow

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63260132A (ja) * 1987-04-17 1988-10-27 Hitachi Ltd 表面改質装置
JPH07168368A (ja) * 1993-12-15 1995-07-04 Nippon Telegr & Teleph Corp <Ntt> レジストパターンおよび薄膜金属パターンの形成方法
JPH10163095A (ja) * 1996-12-04 1998-06-19 Denso Corp 半導体装置の製造方法
JP2002116551A (ja) * 2000-10-05 2002-04-19 Tdk Corp レジストパターン、レジストパターンの作製方法、薄膜のパターニング方法、及びマイクロデバイスの製造方法
JP2003158062A (ja) * 2001-11-22 2003-05-30 Murata Mfg Co Ltd レジストパターンの形成方法、配線形成方法及び電子部品
WO2007117718A2 (en) * 2006-04-07 2007-10-18 Micron Technology, Inc. Simplified pitch doubling process flow

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10325799B2 (en) 2009-08-07 2019-06-18 Applied Materials, Inc. Dual temperature heater
US11133210B2 (en) 2009-08-07 2021-09-28 Applied Materials, Inc. Dual temperature heater
WO2012161051A1 (ja) 2011-05-20 2012-11-29 住友商事株式会社 パターン構造体の製造方法
CN103548115A (zh) * 2011-05-20 2014-01-29 住友商事株式会社 图案构造体的制造方法
KR20170018609A (ko) 2015-08-10 2017-02-20 미쓰비시 엔피쯔 가부시키가이샤 패턴 구조체

Also Published As

Publication number Publication date
JP5486238B2 (ja) 2014-05-07

Similar Documents

Publication Publication Date Title
US20120107562A1 (en) Methods for graphene-assisted fabrication of micro-and nanoscale structures and devices featuring the same
JP2008277748A5 (ja)
WO2009105347A3 (en) Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch
TW200731410A (en) Manufacturing method of semiconductor apparatus and surface processing method of SiN and SiO2 film
JP2010534358A5 (ja)
KR20100127850A (ko) 지지 부재상에 매달린 초박형 시이트의 형성 방법
JP5486238B2 (ja) 微細構造体形成方法
US9188873B2 (en) Substrate having etching mask and method for producing same
WO2007126445A3 (en) Method and system for patterning a dielectric film
JP2015187974A (ja) 試料支持膜の製造方法
WO2005106931A1 (ja) 形状転写方法
JP2007073684A (ja) パターン形成方法
EP2146370A3 (en) Method of forming an in-situ recessed structure
JP2009194170A (ja) 微細パターン形成方法
JP2020516050A5 (ja)
JP2010141199A (ja) 多層マスクの除去方法および半導体装置の製造方法
US20050244758A1 (en) Manufacturing method for molecular rulers
KR101168685B1 (ko) 소자 또는 패턴의 박리방법
US9656860B2 (en) Use of metal native oxide to control stress gradient and bending moment of a released MEMS structure
JP2008244323A (ja) ステンシルマスク
US11803120B2 (en) Graphene-enabled block copolymer lithography transfer to arbitrary surfaces
TWI784189B (zh) 採用蝕刻後圖案包覆的方法
JP4783900B2 (ja) 基体への膜形成法及びデバイス作製法
US6541387B1 (en) Process for implementation of a hardmask
TW200639934A (en) Method for removing post-etch residue from wafer surface

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111109

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20120510

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20120511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130709

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130823

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140221

R150 Certificate of patent or registration of utility model

Ref document number: 5486238

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150