JP2020516050A5 - - Google Patents

Download PDF

Info

Publication number
JP2020516050A5
JP2020516050A5 JP2019539221A JP2019539221A JP2020516050A5 JP 2020516050 A5 JP2020516050 A5 JP 2020516050A5 JP 2019539221 A JP2019539221 A JP 2019539221A JP 2019539221 A JP2019539221 A JP 2019539221A JP 2020516050 A5 JP2020516050 A5 JP 2020516050A5
Authority
JP
Japan
Prior art keywords
layer
platinum
top surface
sacrificial
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019539221A
Other languages
English (en)
Other versions
JP2020516050A (ja
JP7219521B2 (ja
Filing date
Publication date
Priority claimed from US15/658,039 external-priority patent/US10297497B2/en
Application filed filed Critical
Publication of JP2020516050A publication Critical patent/JP2020516050A/ja
Publication of JP2020516050A5 publication Critical patent/JP2020516050A5/ja
Application granted granted Critical
Publication of JP7219521B2 publication Critical patent/JP7219521B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Claims (20)

  1. プラチナをパターニングするための方法であって、
    半導体基板の上に接着層を堆積すること
    前記接着層の上に犠牲層を堆積すること
    前記犠牲層の上にパターニングされたフォトレジスト層を形成すること
    前記接着層の第1の部分を露出させるために前記フォトレジスト層をマスクとして用いて前記犠牲層の一部を除去すること
    前記犠牲層の頂部表面と側壁表面、前記接着層の前記第1の部分の上にプラチナ層を堆積すること
    前記犠牲層、前記犠牲層の頂部表面と側壁表面を覆う前記プラチナ層の一部をエッチングし、それによって、前記半導体基板の上にパターニングされたプラチナ層を形成するために前記プラチナ層の残っている部分を残すこと
    を含む、方法。
  2. 請求項1に記載の方法であって、
    前記犠牲層、前記犠牲層の頂部表面と側壁表面を覆う前記プラチナ層の一部をエッチングすることが、単一の処理工程において実施される、方法。
  3. 請求項1に記載の方法であって、
    前記犠牲層の頂部表面と側壁表面、前記接着層の前記第1の部分の上にプラチナ層を堆積ることが、スパッタ堆積プロセスを実施することを含む、方法。
  4. 請求項1に記載の方法であって、
    前記犠牲層前記犠牲層の頂部表面と側壁表面とを覆う前記プラチナ層の一部をエッチングすることが、前記頂部表面を覆う前記プラチナ層が完全にエッチングされる前に、前記側壁表面を覆う前記プラチナ層の一部に開口を形成するように、或る時間期間の間にウェットエッチングプロセスを実施することを含む、方法。
  5. 請求項4に記載の方法であって、
    前記犠牲層が前記側壁表面を覆う前記プラチナ層の開口から前記ウェットエッチングプロセスのエッチャント材料に曝され、前記犠牲層が前記プラチナ層よりも速い速度でエッチングされる、方法。
  6. 請求項5に記載の方法であって、
    前記エッチャント材料が王水化学物質を含む、方法。
  7. 請求項1に記載の方法であって、
    前記パターニングされたプラチナ層によって覆われていない前記接着層の部分を除去することをに含む、方法。
  8. プラチナをパターニングするための方法であって、
    基板の上に犠牲層を堆積すること
    前記犠牲層の上にパターニングされたフォトレジスト層を形成すること
    前記基板の頂部表面の一部を露出するため前記フォトレジスト層をマスクとして用いることによって前記犠牲層をパターニングすること
    前記基板上にプラチナ層をスパッタ堆積することであって、前記プラチナ層が前記パターニングされた犠牲層前記基板の頂部表面の前記露出された部分を覆う、前記プラチナ層をスパッタ堆積すること
    前記パターニングされた犠牲層と前記パターニングされた犠牲層を覆う前記プラチナ層の一部とを除去し、それによって、前記基板上にパターニングされたプラチナ層を形成するために前記プラチナ層の残っている部分を残すこと
    を含む、方法。
  9. 請求項8に記載の方法であって、
    前記パターニングされた犠牲層と前記パターニングされた犠牲層を覆う前記プラチナ層の一部とを除去することが、単一の処理工程において実施される、方法。
  10. 請求項9に記載の方法であって、
    前記パターニングされた犠牲層と前記パターニングされた犠牲層を覆う前記プラチナ層の一部とを除去することが、前記犠牲層の側壁表面を覆う前記プラチナ層の一部に開口を形成するように、或る時間期間の間にウェットエッチングプロセスを実施することを含む、方法。
  11. 請求項8に記載の方法であって、
    前記パターニングされた犠牲層と前記パターニングされた犠牲層を覆う前記プラチナ層の一部とを除去することが、王水エッチャントを用いるウェットエッチングプロセスを含む、方法。
  12. 請求項8に記載の方法であって、
    前記基板上にプラチナ層をスパッタ堆積することが、前記犠牲層の頂部表面上にプラチナのより厚い層を形成し、前記犠牲層の側壁表面上にプラチナのより薄い層を形成する、方法。
  13. 請求項12に記載の方法であって、
    前記犠牲層の頂部表面上の前記プラチナ層の厚みが、前記犠牲層の側壁表面上の前記プラチナ層の厚みの少なくとも倍である、方法。
  14. プラチナをパターニングするための方法であって、
    半導体基板の上にチタン層を堆積すること
    前記チタン層の上にアルミニウム層を堆積すること
    前記アルミニウム層の上にパターニングされたフォトレジスト層を形成すること
    前記チタン層の第1の部分を露出させるため前記フォトレジスト層をマスクとして用いて前記アルミニウム層の一部を除去すること
    前記アルミニウム層の頂部表面と側壁表面、前記チタン層の第1の部分の上にプラチナ層を堆積すること
    前記アルミニウム層と、前記アルミニウム層の頂部表面と側壁表面を覆う前記プラチナ層の一部とをエッチングし、それによって、パターニングされたプラチナを形成するために前記チタン層の第1部分を覆う前記プラチナ層の残っている部分を残すこと
    を含む、方法。
  15. 請求項14に記載の方法であって、
    前記アルミニウム層、前記アルミニウム層の頂部表面と側壁表面を覆う前記プラチナ層の一部をエッチングすることが、単一の処理工程において実施される、方法。
  16. 請求項15に記載の方法であって、
    前記アルミニウム層前記アルミニウム層の頂部表面と側壁表面とを覆う前記プラチナ層の一部をエッチングすることが、王水エッチャントを用いるウェットエッチングプロセスを含む、方法。
  17. 請求項16に記載の方法であって、
    前記アルミニウム層前記アルミニウム層の頂部表面と側壁表面とを覆う前記プラチナ層の一部をエッチングすることが、前記頂部表面を覆う前記プラチナ層が完全にエッチングされる前に、前記側壁表面を覆う前記プラチナ層の一部に開口を形成するように、或る時間期間の間に前記ウェットエッチングプロセスを実施することを含む、方法。
  18. 請求項14に記載の方法であって、
    前記プラチナ層を堆積することが、スパッタ堆積工程によって行われる、方法。
  19. 請求項18に記載の方法であって、
    前記スパッタ堆積工程が、前記アルミニウム層の頂部表面上により厚い前記プラチナ層を形成し、前記アルミニウム層の側壁表面上により薄いプラチナ層を形成する、方法。
  20. 請求項19に記載の方法であって、
    前記アルミニウム層の頂部表面上の前記プラチナ層の厚みが、前記アルミニウム層の側壁表面上の前記プラチナ層の厚みの少なくとも倍である、方法。
JP2019539221A 2017-01-19 2018-01-19 プラチナパターニングのための犠牲層 Active JP7219521B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762448110P 2017-01-19 2017-01-19
US62/448,110 2017-01-19
US15/658,039 US10297497B2 (en) 2017-01-19 2017-07-24 Sacrificial layer for platinum patterning
US15/658,039 2017-07-24
PCT/US2018/014531 WO2018136802A1 (en) 2017-01-19 2018-01-19 Sacrificial layer for platinum patterning

Publications (3)

Publication Number Publication Date
JP2020516050A JP2020516050A (ja) 2020-05-28
JP2020516050A5 true JP2020516050A5 (ja) 2021-02-25
JP7219521B2 JP7219521B2 (ja) 2023-02-08

Family

ID=62841661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019539221A Active JP7219521B2 (ja) 2017-01-19 2018-01-19 プラチナパターニングのための犠牲層

Country Status (5)

Country Link
US (1) US10297497B2 (ja)
EP (1) EP3571711B1 (ja)
JP (1) JP7219521B2 (ja)
CN (1) CN110337710B (ja)
WO (1) WO2018136802A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11011381B2 (en) * 2018-07-27 2021-05-18 Texas Instruments Incorporated Patterning platinum by alloying and etching platinum alloy
CN111945128A (zh) * 2020-08-18 2020-11-17 江苏能华微电子科技发展有限公司 一种提高铂与衬底黏附性的方法及其产品

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4497684A (en) * 1983-02-22 1985-02-05 Amdahl Corporation Lift-off process for depositing metal on a substrate
JPS59165425A (ja) * 1983-03-10 1984-09-18 Matsushita Electric Ind Co Ltd パタ−ン形成方法
JPH065717A (ja) * 1992-06-19 1994-01-14 Toshiba Corp 電極へのオーム性接続金属層の形成方法
JPH07130702A (ja) * 1993-11-08 1995-05-19 Fujitsu Ltd 白金又はパラジウムよりなる金属膜のパターニング方法
JPH07273280A (ja) * 1994-03-29 1995-10-20 Tokin Corp 薄膜パターンの形成方法
US5914507A (en) 1994-05-11 1999-06-22 Regents Of The University Of Minnesota PZT microdevice
KR100224660B1 (ko) 1996-06-17 1999-10-15 윤종용 백금-폴리실리콘 게이트 형성방법
JP3481415B2 (ja) * 1997-03-19 2003-12-22 富士通株式会社 半導体装置及びその製造方法
US6218297B1 (en) * 1998-09-03 2001-04-17 Micron Technology, Inc. Patterning conductive metal layers and methods using same
JP3159255B2 (ja) * 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
JP3591529B2 (ja) * 2001-08-03 2004-11-24 ヤマハ株式会社 貴金属薄膜パターンの形成方法
US6956274B2 (en) * 2002-01-11 2005-10-18 Analog Devices, Inc. TiW platinum interconnect and method of making the same
WO2008057068A2 (en) 2005-08-29 2008-05-15 University Of South Florida Micro-aluminum galvanic cells and methods for constructing the same
CN100479102C (zh) * 2006-08-29 2009-04-15 中国科学院声学研究所 一种图形化铂/钛金属薄膜的剥离制备方法
US20080124823A1 (en) * 2006-11-24 2008-05-29 United Microdisplay Optronics Corp. Method of fabricating patterned layer using lift-off process
KR101045090B1 (ko) * 2008-11-13 2011-06-29 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성방법
RU2426193C1 (ru) 2010-05-05 2011-08-10 Федеральное государственное бюджетное учреждение "Национальный исследовательский центр "Курчатовский институт" Способ нанесения платиновых слоев на подложку
MY151464A (en) * 2010-12-09 2014-05-30 Mimos Berhad A method of fabricating a semiconductor device
US9006105B2 (en) 2013-07-30 2015-04-14 United Microelectronics Corp. Method of patterning platinum layer
JP6176025B2 (ja) * 2013-09-25 2017-08-09 日亜化学工業株式会社 金属膜の形成方法及び発光素子の製造方法
EP3050105B1 (en) 2013-09-27 2020-11-11 Robert Bosch GmbH Semiconductor bolometer and method of fabrication thereof

Similar Documents

Publication Publication Date Title
US10714341B2 (en) Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch
WO2009105347A3 (en) Process sequence for formation of patterned hard mask film (rfp) without need for photoresist or dry etch
JP2019514066A5 (ja)
JP2020516050A5 (ja)
WO2007037881A3 (en) Semiconductor fabrication process including silicide stringer removal processing
JP7219521B2 (ja) プラチナパターニングのための犠牲層
JP2017017072A5 (ja)
CN106444293A (zh) 一种金属图形的制备方法
JP5486238B2 (ja) 微細構造体形成方法
JP2012187757A5 (ja)
JP2014029983A5 (ja)
CN105039984B (zh) 一种改进的NiCr合金湿法刻蚀工艺
JP3941629B2 (ja) 金属配線のエッチング方法
CN109132994A (zh) Mems电极微桥形成方法
TWI690978B (zh) 保護圖案化介電金屬塗層之雙塗覆及剝離方法
US11615960B2 (en) Method for removing re-sputtered material from patterned sidewalls
CN103730350A (zh) 一种粗化材料表面粗化图形的去除方法
JP6318922B2 (ja) 半導体装置の製造方法
JPH03278543A (ja) 電界効果トランジスタの製造方法
JP2778127B2 (ja) 半導体装置の製造方法
JPS5816545A (ja) 半導体装置の製造方法
JPH03248429A (ja) 半導体装置の製造方法
JP2002043421A (ja) 半導体装置の製造方法
JP2017130551A (ja) 電極形成方法及び弾性波装置
JP2005101849A (ja) 圧電基板の製造方法