JPS59165425A - パタ−ン形成方法 - Google Patents
パタ−ン形成方法Info
- Publication number
- JPS59165425A JPS59165425A JP4023183A JP4023183A JPS59165425A JP S59165425 A JPS59165425 A JP S59165425A JP 4023183 A JP4023183 A JP 4023183A JP 4023183 A JP4023183 A JP 4023183A JP S59165425 A JPS59165425 A JP S59165425A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- pattern
- thin film
- lift
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title 1
- 239000010409 thin film Substances 0.000 claims abstract description 15
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000992 sputter etching Methods 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims description 11
- 239000002184 metal Substances 0.000 abstract description 47
- 229910052751 metal Inorganic materials 0.000 abstract description 47
- 239000010408 film Substances 0.000 abstract description 16
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 16
- 238000005530 etching Methods 0.000 abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 abstract description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 abstract description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052737 gold Inorganic materials 0.000 abstract description 3
- 229910052697 platinum Inorganic materials 0.000 abstract description 3
- 229910052719 titanium Inorganic materials 0.000 abstract description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 2
- 239000010931 gold Substances 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000009210 therapy by ultrasound Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は金属等の薄膜パターンを形成するリフトオ法
に関する。 覧 従来例の構成とその問題点 例えば半導体基板全面に付着された金属膜を選択的に除
去して所望の金属パターンを形成するときに、金属膜形
成前に所望金属パターン部以外の部分にあらかじめたと
えばフォトレジスト膜をつけておき、その上にたとえば
金などの金属を付着させた後、前記フォトレジストの除
去とともに所望金属パターン部以外の金属膜をも除去し
て金属パターンを得るリフトオフ法がある。これは微細
パターン形成のため、化学エツチングの困難な金属パタ
ーン形成のためあるいは多層金属パターン形成のためな
どによく用いられる方法である３゜この方法は、第１図
に示すように基板１上に絶縁膜２を形成しくＡ）、その
上にフォトレジスト３で所望のフォトレジストパターン
の開孔部４を形成Ｌ（Ｂ）、絶縁膜２をリアクティブイ
オンエツチングした後（Ｃ）、全面に金属５を付着しく
Ｄ）、フォトレジスト３とともに不要金属６を除去すれ
ば所望の金属パターン６が得られる（Ｅ）。この場合、
絶縁膜２は段差を大きくするためと金属パターン形成後
の表面平坦化のはたらきをする。しかし、この場合フォ
トレジストパターンのわずかなテーパーによって、第２
図に示すように金属５を付着後フォトレジストパターン
のテーパ一部にも金属が付着しくＡ）、リフトオフ後の
金属パターンのエツジ部の切れが悪く金属６の一部から
なる不要物７が（Ｂ）のごとく残るという問題があった
。
に関する。 覧 従来例の構成とその問題点 例えば半導体基板全面に付着された金属膜を選択的に除
去して所望の金属パターンを形成するときに、金属膜形
成前に所望金属パターン部以外の部分にあらかじめたと
えばフォトレジスト膜をつけておき、その上にたとえば
金などの金属を付着させた後、前記フォトレジストの除
去とともに所望金属パターン部以外の金属膜をも除去し
て金属パターンを得るリフトオフ法がある。これは微細
パターン形成のため、化学エツチングの困難な金属パタ
ーン形成のためあるいは多層金属パターン形成のためな
どによく用いられる方法である３゜この方法は、第１図
に示すように基板１上に絶縁膜２を形成しくＡ）、その
上にフォトレジスト３で所望のフォトレジストパターン
の開孔部４を形成Ｌ（Ｂ）、絶縁膜２をリアクティブイ
オンエツチングした後（Ｃ）、全面に金属５を付着しく
Ｄ）、フォトレジスト３とともに不要金属６を除去すれ
ば所望の金属パターン６が得られる（Ｅ）。この場合、
絶縁膜２は段差を大きくするためと金属パターン形成後
の表面平坦化のはたらきをする。しかし、この場合フォ
トレジストパターンのわずかなテーパーによって、第２
図に示すように金属５を付着後フォトレジストパターン
のテーパ一部にも金属が付着しくＡ）、リフトオフ後の
金属パターンのエツジ部の切れが悪く金属６の一部から
なる不要物７が（Ｂ）のごとく残るという問題があった
。
発明の目的
この発明は、このような欠点を改善したものであり、金
属等の薄膜パターンをリフトオフ法で形成する場合、エ
ツジ切れの良い金属等の薄膜パターンを提供することを
目的とする。
属等の薄膜パターンをリフトオフ法で形成する場合、エ
ツジ切れの良い金属等の薄膜パターンを提供することを
目的とする。
発明の構成
この発明は、基板上圧金属等の薄膜パターンをリフトオ
フで形成する場合、全面に金属等の薄膜を付着した後、
開孔部側面に付着した金属等の薄膜全イオンミリング等
にてエツチングし、その後リフトオフをすることによっ
てエツジ切れの良い金属等のパターンを得るものである
。
フで形成する場合、全面に金属等の薄膜を付着した後、
開孔部側面に付着した金属等の薄膜全イオンミリング等
にてエツチングし、その後リフトオフをすることによっ
てエツジ切れの良い金属等のパターンを得るものである
。
実施例の説明
次にこの発明を実施例によって詳細に説明する。
第３図に示すように、たとえば基板として半導体結晶の
Ｇａ Ａｓ基板２１上にプラズマＣＶＤでシリコン窒化
膜２２を４０００人形成する（Ａ）。その上にフォトレ
ジスト２３たとえばＡＺ１４００−３１（商品名）を約
１．８μの膜厚で全面に塗布し、所望のフォトレジスト
パターン２４を抜きパターン２３２Ｌで形成して開孔部
２４を形成し申）、次いでＣＦ４雰囲気中のりアクティ
ブイオンエッチでシリコン窒化膜２２を異方性エツチン
グする（Ｃ）。
Ｇａ Ａｓ基板２１上にプラズマＣＶＤでシリコン窒化
膜２２を４０００人形成する（Ａ）。その上にフォトレ
ジスト２３たとえばＡＺ１４００−３１（商品名）を約
１．８μの膜厚で全面に塗布し、所望のフォトレジスト
パターン２４を抜きパターン２３２Ｌで形成して開孔部
２４を形成し申）、次いでＣＦ４雰囲気中のりアクティ
ブイオンエッチでシリコン窒化膜２２を異方性エツチン
グする（Ｃ）。
この後、全面に金属２５としてたとえばＰｔ 、 Ｔｉ
。
。
Ａｕ よりなる三層膜をそれぞれ５００人、５００八
、４０００人蒸着する（Ｄ）。この時、フォトレジスト
パターン２３２Ｌのテーパーによす、フォトレジストパ
ターン２３１Ｌの側部にも約１０００人の金属が付着し
ている。
、４０００人蒸着する（Ｄ）。この時、フォトレジスト
パターン２３２Ｌのテーパーによす、フォトレジストパ
ターン２３１Ｌの側部にも約１０００人の金属が付着し
ている。
ここでイオンミリングを用いてパターン２３・ａ側部の
金属の一部を除去する。イオンミリングを用いてエツチ
ングを行う場合、ビームの入射角度によってエッチレー
トは変化する。第４図にＡｒ圧力Ｉ Ｘ １０ ’ Ｔ
ｏｒｒ 、加速電圧５ｏｏｖ 、 電流密度０．６ｍｍ
人込２イ におけるＴｉ 、 Ｐｔ 、 Ａｕ のエ
ッチレートの入射角依存性を示す。第５図はエツチング
後の形状を示すもので、破線Ｉが入射角度０°、点線■
が入射角度６０’であシ、パターン２３＆の側部とパタ
ーン２３ａの上部及び開孔部上部の金属のエツチング量
が異なシ、入射角度６０’でエツチングを行えば、所望
３層金属パターンの膜厚の減少を小さくおさえることが
できる。
金属の一部を除去する。イオンミリングを用いてエツチ
ングを行う場合、ビームの入射角度によってエッチレー
トは変化する。第４図にＡｒ圧力Ｉ Ｘ １０ ’ Ｔ
ｏｒｒ 、加速電圧５ｏｏｖ 、 電流密度０．６ｍｍ
人込２イ におけるＴｉ 、 Ｐｔ 、 Ａｕ のエ
ッチレートの入射角依存性を示す。第５図はエツチング
後の形状を示すもので、破線Ｉが入射角度０°、点線■
が入射角度６０’であシ、パターン２３＆の側部とパタ
ーン２３ａの上部及び開孔部上部の金属のエツチング量
が異なシ、入射角度６０’でエツチングを行えば、所望
３層金属パターンの膜厚の減少を小さくおさえることが
できる。
Ａｒ圧力Ｉ Ｘ １０−’ Ｔｏｒｒ、加速電圧５００
Ｖ、電流密度０．６ｍＡ／ｃｉとし入射角度６ｏ０でエ
ツチングを２分間行えば、パターン２ＳｆＬ側部の金属
の一部は除去でき、この時、所望金属パターン部の膜厚
の減少は約５００人である（鮮分吾Ｅ）。
Ｖ、電流密度０．６ｍＡ／ｃｉとし入射角度６ｏ０でエ
ツチングを２分間行えば、パターン２ＳｆＬ側部の金属
の一部は除去でき、この時、所望金属パターン部の膜厚
の減少は約５００人である（鮮分吾Ｅ）。
この後フォトレジストパターン２３ａを除去ｒるために
アセトンに浸漬し、超音波処理すれば容易にフォトレジ
ストパターン２３＆とその上の不要金属２５は除去され
、所望の金属パターン２６が得られる伊）。この時表面
はほぼ平坦化している。
アセトンに浸漬し、超音波処理すれば容易にフォトレジ
ストパターン２３＆とその上の不要金属２５は除去され
、所望の金属パターン２６が得られる伊）。この時表面
はほぼ平坦化している。
以上本発明の一実施例を示したが、本発明は半導体基板
に限らずあらゆる基板に応用でき、金属薄膜に限らずあ
らゆる薄膜に応用できる。また、本実施例ではエツチン
グにイオンミリングを用いたが化学エツチング等のエツ
チングを用いることもできる。
に限らずあらゆる基板に応用でき、金属薄膜に限らずあ
らゆる薄膜に応用できる。また、本実施例ではエツチン
グにイオンミリングを用いたが化学エツチング等のエツ
チングを用いることもできる。
発明の効果
以上のようにこの発明は、金属等の薄膜パターンをリフ
トオフ法で形成する際、被膜形成後リフトオフ前に開孔
部側部に付着している金属をイオンミリング等でエツチ
ングすることによってエツジ切れの良い金属等の薄膜パ
タ一ンを形成することができる。
トオフ法で形成する際、被膜形成後リフトオフ前に開孔
部側部に付着している金属をイオンミリング等でエツチ
ングすることによってエツジ切れの良い金属等の薄膜パ
タ一ンを形成することができる。
第１図（Ａ）〜（Ｅ）、第２図（Ａ）、 （Ｂ）は従来
のリフトオフ法によシ金属パターンを形成する工程を示
す断面図、第３図（Ａ）にα）はこの発明の一実施例の
方法によシ金属パターンを形成する工程を示す断面図で
、第４図はエッチートの角度依存性を示す図、第β図は
イオンミリングでエツチング後の拡大断面図である。 ２１・・・・・・基板、２２・・・・・・シリコン窒化
膜、２３＆・・・・・・フォトレジストパターン、２６
・・・・・・金属パターン。 第 １ 図 第２図 、第 ３ 図 第４図 β葉＆ （＊ン
のリフトオフ法によシ金属パターンを形成する工程を示
す断面図、第３図（Ａ）にα）はこの発明の一実施例の
方法によシ金属パターンを形成する工程を示す断面図で
、第４図はエッチートの角度依存性を示す図、第β図は
イオンミリングでエツチング後の拡大断面図である。 ２１・・・・・・基板、２２・・・・・・シリコン窒化
膜、２３＆・・・・・・フォトレジストパターン、２６
・・・・・・金属パターン。 第 １ 図 第２図 、第 ３ 図 第４図 β葉＆ （＊ン
Claims (2)
- （１）基板上にリフトオフパターンを形成後、全面に薄
膜を形成し、前記リフトオフパターン側面に付着した前
記薄膜の一部を除去し、前記リフトオフパターンを除去
して前記基板上に薄膜パターンを形成することを特徴と
するパターン形成方法。 - （２）薄膜の一部除去に、イオンミリングを用いること
を特徴とする特許請求の範囲第１項記載のパターン形成
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023183A JPS59165425A (ja) | 1983-03-10 | 1983-03-10 | パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4023183A JPS59165425A (ja) | 1983-03-10 | 1983-03-10 | パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59165425A true JPS59165425A (ja) | 1984-09-18 |
Family
ID=12574953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4023183A Pending JPS59165425A (ja) | 1983-03-10 | 1983-03-10 | パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59165425A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100629021B1 (ko) * | 1997-09-03 | 2006-11-30 | 지멘스 악티엔게젤샤프트 | 반도체기판에서의층구조화방법 |
| JP2013029670A (ja) * | 2011-07-28 | 2013-02-07 | Denso Corp | 半導体装置の製造方法 |
| JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
-
1983
- 1983-03-10 JP JP4023183A patent/JPS59165425A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100629021B1 (ko) * | 1997-09-03 | 2006-11-30 | 지멘스 악티엔게젤샤프트 | 반도체기판에서의층구조화방법 |
| JP2013029670A (ja) * | 2011-07-28 | 2013-02-07 | Denso Corp | 半導体装置の製造方法 |
| JP2020516050A (ja) * | 2017-01-19 | 2020-05-28 | 日本テキサス・インスツルメンツ合同会社 | プラチナパターニングのための犠牲層 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5464500A (en) | Method for taper etching metal | |
| US5369053A (en) | Method for patterning aluminum metallizations | |
| US3878008A (en) | Method of forming high reliability mesa diode | |
| EP0114133B1 (fr) | Procédé de fabrication de conducteurs pour circuits intégrés, en technologie planar | |
| JPS59165425A (ja) | パタ−ン形成方法 | |
| JP2821623B2 (ja) | 半導体装置の製造方法 | |
| JPS59141222A (ja) | 半導体装置の製造方法 | |
| JP2752119B2 (ja) | 半導体装置用電極の形成方法 | |
| JPH0551174B2 (ja) | ||
| JP2788273B2 (ja) | 半導体装置用電極の形成方法 | |
| JP2792421B2 (ja) | 半導体装置の製造方法 | |
| JPS62149125A (ja) | 半導体装置の製造方法 | |
| JPH0230748A (ja) | 微細パターン形成方法 | |
| JPS60175425A (ja) | 選択エツチング方法 | |
| JPS6056237B2 (ja) | メツキ膜のベ−ス層構造 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| JPS6116527A (ja) | 金属電極の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPH03268325A (ja) | 半導体装置 | |
| JPH0629322A (ja) | 電界効果トランジスタのゲート電極の形成方法 | |
| JPH02208944A (ja) | 半導体装置の製造方法 | |
| JPS6248048A (ja) | 半導体装置の製造方法 | |
| JPS59150419A (ja) | 化合物半導体装置の製造方法 | |
| JPS5856760B2 (ja) | 導電性メッキ膜の作製方法 | |
| JPS63260211A (ja) | 膜厚差をもつ電極の作製法 |