JPH0629322A - 電界効果トランジスタのゲート電極の形成方法 - Google Patents
電界効果トランジスタのゲート電極の形成方法Info
- Publication number
- JPH0629322A JPH0629322A JP18509392A JP18509392A JPH0629322A JP H0629322 A JPH0629322 A JP H0629322A JP 18509392 A JP18509392 A JP 18509392A JP 18509392 A JP18509392 A JP 18509392A JP H0629322 A JPH0629322 A JP H0629322A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- electrode
- gate electrode
- gate metal
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】
【目的】 Ｔ形断面形状を有するゲート電極を容易に、
かつ信頼性高く形成する方法を提供する。 【構成】 基板１上にＥＢレジスト５を被覆して、リセ
ス形成用パターンを開口し、このパターンをマスクとし
てリセス７を形成し、第１のゲート金属８を被着した
後、イオンビーム１０を斜め方向から照射して、前記パ
ターンの開口周縁のすきまに第１のゲート金属８を埋め
込んで下部電極１１を形成し、次いで、第２のゲート金
属を被着した後、前記下部電極１１をオーバラップする
ように第２のレジストをパターン形成し、その後、第２
のゲート金属をエッチングして上部電極を形成して、Ｔ
形ゲート電極を形成することを特徴としている。
かつ信頼性高く形成する方法を提供する。 【構成】 基板１上にＥＢレジスト５を被覆して、リセ
ス形成用パターンを開口し、このパターンをマスクとし
てリセス７を形成し、第１のゲート金属８を被着した
後、イオンビーム１０を斜め方向から照射して、前記パ
ターンの開口周縁のすきまに第１のゲート金属８を埋め
込んで下部電極１１を形成し、次いで、第２のゲート金
属を被着した後、前記下部電極１１をオーバラップする
ように第２のレジストをパターン形成し、その後、第２
のゲート金属をエッチングして上部電極を形成して、Ｔ
形ゲート電極を形成することを特徴としている。
Description
【０００１】
【産業上の利用分野】本発明は、電界効果トランジスタ
の製造方法に係り、特に、Ｔ形ゲート電極を有する電界
効果トランジスタのゲート電極の形成方法に関するもの
である。
の製造方法に係り、特に、Ｔ形ゲート電極を有する電界
効果トランジスタのゲート電極の形成方法に関するもの
である。
【０００２】
【従来の技術】図３（ａ），（ｂ）および図４（ａ），
（ｂ）は従来のＴ形ゲート電極の形成方法を示す工程断
面図である。図３，図４において、１は半絶縁性ＧａＡ
ｓ基板（以下、単に基板という。その他の符号について
も、繰り返し用いる場合は実施例を含め同様とす
る。）、２はノンドープのＧａＡｓバッファ層、３はｎ
型ＧａＡｓ活性層である。４はオーミック電極、５は第
１のレジストである電子ビーム露光用ポジレジスト（以
下、ＥＢレジストという）、７はリセス、８はゲート金
属、１６はポジレジスト、１８はＴ形ゲート電極であ
る。
（ｂ）は従来のＴ形ゲート電極の形成方法を示す工程断
面図である。図３，図４において、１は半絶縁性ＧａＡ
ｓ基板（以下、単に基板という。その他の符号について
も、繰り返し用いる場合は実施例を含め同様とす
る。）、２はノンドープのＧａＡｓバッファ層、３はｎ
型ＧａＡｓ活性層である。４はオーミック電極、５は第
１のレジストである電子ビーム露光用ポジレジスト（以
下、ＥＢレジストという）、７はリセス、８はゲート金
属、１６はポジレジスト、１８はＴ形ゲート電極であ
る。
【０００３】次に、形成方法について説明する。まず、
図３（ａ）に示すように、基板１上にバッファ層２，活
性層３をエピタキシャル成長した後、素子間分離のため
のメサエッチングを施した後、ＡｕＧｅ／Ｎｉ／Ａｕか
らなるオーミック電極４を形成する。次に、基板１上に
ＥＢレジスト５を、例えば厚さ０．３〜０．５μｍ程度
に塗布し、ベーキング後にポジレジスト１６を、例えば
厚さ１μｍ程度に塗布する。この後、Ｔ形ゲート断面と
なるように、露光，現像処理，ＥＢ露光，現像処理を行
い、ゲートパターンの開口１７を設ける。次に、図３
（ｂ）に示すように、活性層３をエッチングして、リセ
ス７を形成する。この後、図４（ａ）に示すように、ゲ
ート金属８として、例えばＴｉ／Ｍｏ／Ａｌを真空蒸着
し、レジスト層を剥離、除去して図４（ｂ）に示すよう
なＴ形断面を有するＴ形ゲート電極１８を形成する。
図３（ａ）に示すように、基板１上にバッファ層２，活
性層３をエピタキシャル成長した後、素子間分離のため
のメサエッチングを施した後、ＡｕＧｅ／Ｎｉ／Ａｕか
らなるオーミック電極４を形成する。次に、基板１上に
ＥＢレジスト５を、例えば厚さ０．３〜０．５μｍ程度
に塗布し、ベーキング後にポジレジスト１６を、例えば
厚さ１μｍ程度に塗布する。この後、Ｔ形ゲート断面と
なるように、露光，現像処理，ＥＢ露光，現像処理を行
い、ゲートパターンの開口１７を設ける。次に、図３
（ｂ）に示すように、活性層３をエッチングして、リセ
ス７を形成する。この後、図４（ａ）に示すように、ゲ
ート金属８として、例えばＴｉ／Ｍｏ／Ａｌを真空蒸着
し、レジスト層を剥離、除去して図４（ｂ）に示すよう
なＴ形断面を有するＴ形ゲート電極１８を形成する。
【０００４】
【発明が解決しようとする課題】従来のＴ形ゲート電極
１８は、以上のような形成方法がとられていた。この場
合、図５に示すように、Ｔ形ゲート電極１８を真空蒸着
した後の断面形状は、ＥＢレジスト５上のゲート金属１
９と、Ｔ形ゲート電極１８が不連続となって、ゲート電
極がＴ形に形成されなかったり、また、Ｔ形ゲート電極
１８部分のＴ形となるゲート金属１９部分の付着力が弱
く、プロセス途中、あるいは信頼性評価などの処理中に
剥れてしまうなどの問題点があった。
１８は、以上のような形成方法がとられていた。この場
合、図５に示すように、Ｔ形ゲート電極１８を真空蒸着
した後の断面形状は、ＥＢレジスト５上のゲート金属１
９と、Ｔ形ゲート電極１８が不連続となって、ゲート電
極がＴ形に形成されなかったり、また、Ｔ形ゲート電極
１８部分のＴ形となるゲート金属１９部分の付着力が弱
く、プロセス途中、あるいは信頼性評価などの処理中に
剥れてしまうなどの問題点があった。
【０００５】本発明は、上記のような問題点を解消する
ためになされたもので、容易に、かつ信頼性の高いＴ形
ゲート電極を形成する方法を提供することを目的とす
る。
ためになされたもので、容易に、かつ信頼性の高いＴ形
ゲート電極を形成する方法を提供することを目的とす
る。
【０００６】
【課題を解決するための手段】本発明に係る電界効果ト
ランジスタのＴ形ゲート電極の形成方法は、半導体基板
上に形成された活性層上に、第１のレジストを被覆し
て、リセス形成用パターンを開口し、このリセス形成用
パターンをマスクとしてリセスを形成し、次に、第１の
ゲート金属を被着した後、イオンビームを斜め方向から
照射して、第１のゲート金属をエッチングして前記リセ
ス形成用パターンの開口周縁のすきまにゲート金属を埋
め込みＴ形ゲート電極の下部電極を形成し、次いで、第
２のゲート金属を被着した後、前記下部電極をオーバラ
ップするように、第２のレジストパターンを形成し、そ
の後、前記第２のゲート金属をエッチングしてＴ形ゲー
ト電極の上部電極を形成するものである。
ランジスタのＴ形ゲート電極の形成方法は、半導体基板
上に形成された活性層上に、第１のレジストを被覆し
て、リセス形成用パターンを開口し、このリセス形成用
パターンをマスクとしてリセスを形成し、次に、第１の
ゲート金属を被着した後、イオンビームを斜め方向から
照射して、第１のゲート金属をエッチングして前記リセ
ス形成用パターンの開口周縁のすきまにゲート金属を埋
め込みＴ形ゲート電極の下部電極を形成し、次いで、第
２のゲート金属を被着した後、前記下部電極をオーバラ
ップするように、第２のレジストパターンを形成し、そ
の後、前記第２のゲート金属をエッチングしてＴ形ゲー
ト電極の上部電極を形成するものである。
【０００７】
【作用】本発明においては、第１のゲート金属を被着し
た後に、例えばＡｒのイオンビームを斜め方向より照射
することで、第１のレジストの側壁部分にもゲート金属
が再付着して埋め込まれ下部電極が形成される。これに
より、不連続部分が発生しない付着力の大きいＴ形ゲー
ト電極が得られる。
た後に、例えばＡｒのイオンビームを斜め方向より照射
することで、第１のレジストの側壁部分にもゲート金属
が再付着して埋め込まれ下部電極が形成される。これに
より、不連続部分が発生しない付着力の大きいＴ形ゲー
ト電極が得られる。
【０００８】
【実施例】以下、本発明の一実施例を図について説明す
る。図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）はＧ
ａＡｓＭＥＳＦＥＴにかかる本発明の一実施例を示す工
程順の模式断面図である。まず、図１（ａ）に示すよう
に、基板１上にバッファ層２と活性層３とをエピタキシ
ャル成長し、素子間分離のメサエッチングを施した後、
ＡｕＧｅ／Ｎｉ／Ａｕからなるオーミック電極４を形成
する。次に、基板１上にＥＢレジスト５を、例えば厚さ
０．３〜０．５μｍ程度に塗布し、プリベーキング後、
ＥＢ露光，現像処理を行い、活性層３をエッチングして
ＥＢレジスト開口部６とリセス７を形成する。次に、図
１（ｂ）に示すように、例えばＴｉ／Ｍｏ／Ａｌよりな
るゲート金属８（ここでは第１のゲート金属という）を
真空中で蒸着する。この後、図１（ｃ）に示すように、
Ａｒイオンビーム１０を斜め方向より照射して、ゲート
金属８をエッチングし、図１（ｂ）に示すゲート電極９
とＥＢレジスト５のすきまを埋め込み、図１（ｃ）に示
すように、後述するＴ形ゲート電極１３の下部電極１１
を形成する。
る。図１（ａ）〜（ｃ）および図２（ａ）〜（ｃ）はＧ
ａＡｓＭＥＳＦＥＴにかかる本発明の一実施例を示す工
程順の模式断面図である。まず、図１（ａ）に示すよう
に、基板１上にバッファ層２と活性層３とをエピタキシ
ャル成長し、素子間分離のメサエッチングを施した後、
ＡｕＧｅ／Ｎｉ／Ａｕからなるオーミック電極４を形成
する。次に、基板１上にＥＢレジスト５を、例えば厚さ
０．３〜０．５μｍ程度に塗布し、プリベーキング後、
ＥＢ露光，現像処理を行い、活性層３をエッチングして
ＥＢレジスト開口部６とリセス７を形成する。次に、図
１（ｂ）に示すように、例えばＴｉ／Ｍｏ／Ａｌよりな
るゲート金属８（ここでは第１のゲート金属という）を
真空中で蒸着する。この後、図１（ｃ）に示すように、
Ａｒイオンビーム１０を斜め方向より照射して、ゲート
金属８をエッチングし、図１（ｂ）に示すゲート電極９
とＥＢレジスト５のすきまを埋め込み、図１（ｃ）に示
すように、後述するＴ形ゲート電極１３の下部電極１１
を形成する。
【０００９】次に、図２（ａ）に示すように、基板１上
のＥＢレジスト５および下部電極１１上に第２のゲート
金属１４として、例えばＡｌを真空蒸着する。次いで、
図２（ｂ）に示すように、第２のレジスト１５を下部電
極１１のパターンをオーバラップするようにパターン形
成して、これをマスクに第２のゲート金属１４をエッチ
ングする。次いで、図２（ｃ）に示すように、ＥＢレジ
スト５および第２のレジスト１５を剥離，除去して、Ｔ
形ゲート電極１３の上部電極１２を形成する。これによ
りＴ形ゲート電極１３が完成する。
のＥＢレジスト５および下部電極１１上に第２のゲート
金属１４として、例えばＡｌを真空蒸着する。次いで、
図２（ｂ）に示すように、第２のレジスト１５を下部電
極１１のパターンをオーバラップするようにパターン形
成して、これをマスクに第２のゲート金属１４をエッチ
ングする。次いで、図２（ｃ）に示すように、ＥＢレジ
スト５および第２のレジスト１５を剥離，除去して、Ｔ
形ゲート電極１３の上部電極１２を形成する。これによ
りＴ形ゲート電極１３が完成する。
【００１０】なお、上記実施例では、ＧａＡｓＭＥＳＦ
ＥＴについて説明したが、高電子移動度電界効果トラン
ジスタ（ＨＥＭＴ）においても、上記実施例と同様の効
果を奏する。
ＥＴについて説明したが、高電子移動度電界効果トラン
ジスタ（ＨＥＭＴ）においても、上記実施例と同様の効
果を奏する。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
半導体基板上に形成された活性層上に、第１のレジスト
を被覆してリセス形成用パターンを開口し、このリセス
形成用パターンをマスクとしてリセスを形成し、第１の
ゲート金属を被着した後、イオンビームを斜め方向から
照射して、第１のゲート金属をエッチングして前記リセ
ス形成用パターンの開口周縁のすきまに埋め込みＴ形ゲ
ート電極の下部電極を形成し、次いで、第２のゲート金
属を被着した後、前記下部電極をオーバラップするよう
に第２のレジストパターンを形成し、前記第２のゲート
金属をエッチングしてＴ形ゲート電極の上部電極を形成
するので、Ｔ形ゲート電極の上部電極および下部電極の
付着力が大きく、剥離することのない信頼性に優れたＴ
形ゲート電極を容易に形成することができる。
半導体基板上に形成された活性層上に、第１のレジスト
を被覆してリセス形成用パターンを開口し、このリセス
形成用パターンをマスクとしてリセスを形成し、第１の
ゲート金属を被着した後、イオンビームを斜め方向から
照射して、第１のゲート金属をエッチングして前記リセ
ス形成用パターンの開口周縁のすきまに埋め込みＴ形ゲ
ート電極の下部電極を形成し、次いで、第２のゲート金
属を被着した後、前記下部電極をオーバラップするよう
に第２のレジストパターンを形成し、前記第２のゲート
金属をエッチングしてＴ形ゲート電極の上部電極を形成
するので、Ｔ形ゲート電極の上部電極および下部電極の
付着力が大きく、剥離することのない信頼性に優れたＴ
形ゲート電極を容易に形成することができる。
【図１】本発明の一実施例によるＴ形ゲート電極の形成
工程を示す断面模式図である。
工程を示す断面模式図である。
【図２】図１に引き続く工程を示す断面模式図である。
【図３】従来のＴ形ゲート電極の形成工程を示す断面模
式図である。
式図である。
【図４】図３に引き続く工程を示す断面模式図である。
【図５】従来例の問題点を示す断面模式図である。
１ 半絶縁性ＧａＡｓ基板 ５ ＥＢレジスト ７ リセス ８ 第１のゲート金属 １０ Ａｒイオンビーム １１ 下部電極 １２ 上部電極 １３ Ｔ形ゲート電極 １４ 第２のゲート金属 １５ 第２のレジスト
Claims (1)
- 【請求項１】 半導体基板上に形成された活性層上に第
１のレジストを被覆してリセス形成用パターンを開口
し、このリセス形成用パターンをマスクとしてリセスを
形成し、次に第１のゲート金属を被着した後、イオンビ
ームを斜め方向から照射して、前記第１のゲート金属を
エッチングして前記リセス形成用パターンの前記開口周
縁のすきまに埋め込みＴ形ゲート電極の下部電極を形成
し、次いで、第２のゲート金属を被着した後、前記下部
電極をオーバラップするように第２のレジストをパター
ン形成し、その後、前記第２のゲート金属をエッチング
してＴ形ゲート電極の上部電極を形成することを特徴と
する電界効果トランジスタのゲート電極の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18509392A JPH0629322A (ja) | 1992-07-13 | 1992-07-13 | 電界効果トランジスタのゲート電極の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18509392A JPH0629322A (ja) | 1992-07-13 | 1992-07-13 | 電界効果トランジスタのゲート電極の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0629322A true JPH0629322A (ja) | 1994-02-04 |
Family
ID=16164723
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18509392A Pending JPH0629322A (ja) | 1992-07-13 | 1992-07-13 | 電界効果トランジスタのゲート電極の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0629322A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855863A (ja) * | 1994-08-15 | 1996-02-27 | Nec Corp | 電界効果型半導体装置の製造方法 |
| EP0713247A2 (en) | 1994-11-18 | 1996-05-22 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device and method of fabricating high-frequency semiconductor device |
-
1992
- 1992-07-13 JP JP18509392A patent/JPH0629322A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0855863A (ja) * | 1994-08-15 | 1996-02-27 | Nec Corp | 電界効果型半導体装置の製造方法 |
| EP0713247A2 (en) | 1994-11-18 | 1996-05-22 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device and method of fabricating high-frequency semiconductor device |
| US5770525A (en) * | 1994-11-18 | 1998-06-23 | Honda Giken Kogyo Kabushiki Kaisha | Method of fabricating semiconductor device and method of fabricating high-frequency semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0629322A (ja) | 電界効果トランジスタのゲート電極の形成方法 | |
| JP2714026B2 (ja) | 半導体装置用電極の形成方法 | |
| EP0724288B1 (en) | Method of forming a high-frequency transistor gate electrode | |
| JPS6341078A (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JPH03145738A (ja) | ゲート電極形成方法 | |
| JP2904094B2 (ja) | 半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JPS6039875A (ja) | 半導体装置の製造方法 | |
| JP2906856B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH03165040A (ja) | 半導体装置の製造方法 | |
| JPH0831844A (ja) | 半導体装置の製造方法 | |
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH07335669A (ja) | 半導体装置の製造方法 | |
| JPH0462938A (ja) | 半導体装置の製造方法 | |
| JPH02156544A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPH07201774A (ja) | 半導体装置の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPH02295122A (ja) | 金属パターン形成法 | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPH01125983A (ja) | 半導体装置の製造方法 | |
| JPS63287068A (ja) | 半導体装置の製造方法 |