JPH07120673B2 - ショットキゲート電界効果トランジスタの製造方法 - Google Patents
ショットキゲート電界効果トランジスタの製造方法Info
- Publication number
- JPH07120673B2 JPH07120673B2 JP61049124A JP4912486A JPH07120673B2 JP H07120673 B2 JPH07120673 B2 JP H07120673B2 JP 61049124 A JP61049124 A JP 61049124A JP 4912486 A JP4912486 A JP 4912486A JP H07120673 B2 JPH07120673 B2 JP H07120673B2
- Authority
- JP
- Japan
- Prior art keywords
- schottky gate
- layer
- electrode
- effect transistor
- field effect
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 この発明はショットキゲート電界効果トランジスタの製
造方法に関し、さらに詳細にいえば、IC、LSIを構成す
る機能素子としてのショットキゲート電界効果トランジ
スタ、特にGaAsを素材とする高速動作可能なショットキ
ゲート電界効果トランジスタの製造方法に関する。
造方法に関し、さらに詳細にいえば、IC、LSIを構成す
る機能素子としてのショットキゲート電界効果トランジ
スタ、特にGaAsを素材とする高速動作可能なショットキ
ゲート電界効果トランジスタの製造方法に関する。
〈従来技術〉 ショットキゲート電界効果トランジスタ（以下、MESFET
と略称する）は、第３図に示すように、半絶縁性半導体
基板（21）の上に動作層となるべき第１の注入層（22）
を形成し、第１の注入層（22）の上にショットキゲート
電極（23）を形成しているとともにショットキゲート電
極（23）を挟んでソース電極（24）、およびドレイン電
極（25）を形成し、さらにオーミックコンタクトをとる
べく第２の注入層（26）を形成した構成が一般的に採用
されている。
と略称する）は、第３図に示すように、半絶縁性半導体
基板（21）の上に動作層となるべき第１の注入層（22）
を形成し、第１の注入層（22）の上にショットキゲート
電極（23）を形成しているとともにショットキゲート電
極（23）を挟んでソース電極（24）、およびドレイン電
極（25）を形成し、さらにオーミックコンタクトをとる
べく第２の注入層（26）を形成した構成が一般的に採用
されている。
以上の構成のMESFETにおいては、ショットキゲート電極
（23）と第２の注入層（26）との距離Ｄが短ければ、短
い程、この領域における電気抵抗値が小さくなり、電流
値が増加するので、優れた特性を有するMESFETとなるこ
とが知られている。
（23）と第２の注入層（26）との距離Ｄが短ければ、短
い程、この領域における電気抵抗値が小さくなり、電流
値が増加するので、優れた特性を有するMESFETとなるこ
とが知られている。
この事実に基いて、従来から自己整合技術を用いて上記
距離Ｄをできるだけ短くしたMESFETを製造することが行
なわれている。
距離Ｄをできるだけ短くしたMESFETを製造することが行
なわれている。
上記MESFETの製造方法を説明すると、第４図Ａに示すよ
うに、第１の注入層（22）を形成した半絶縁性半導体基
板（21）上に、側壁層（27）を有するショットキゲート
電極（23）を形成した状態で、上記ショットキゲート電
極（23）、および側壁層（27）をマスクとしてイオン注
入を行なうことにより第２の注入層（26）を形成する。
うに、第１の注入層（22）を形成した半絶縁性半導体基
板（21）上に、側壁層（27）を有するショットキゲート
電極（23）を形成した状態で、上記ショットキゲート電
極（23）、および側壁層（27）をマスクとしてイオン注
入を行なうことにより第２の注入層（26）を形成する。
次いで、同図Ｂに示すように、オーミック金属（28）を
蒸着し、さらにレジスト（29）を塗布した後、通常数百
eVに加速されたイオンビームを上方から照射すること
（イオンミリング）によってレジスト（29）をエッチン
グする。そして、そのエッチング動作を継続すれば、レ
ジスト（29）が薄くなり、ショットキゲート電極（23）
の上面のオーミック金属（28）が露出する。その後も上
記エッチング動作を継続することにより、上記露出した
オーミック金属（28）を完全に除去することができる
（同図Ｃ参照）。但し、上記イオンミリングによるエッ
チング速度はオーミック金属（28）の方がレジスト（2
9）よりも早いため、オーミック金属（28）の除去が完
了した時点では、かなりの厚みのレジスト（29）が残留
していることになる。
蒸着し、さらにレジスト（29）を塗布した後、通常数百
eVに加速されたイオンビームを上方から照射すること
（イオンミリング）によってレジスト（29）をエッチン
グする。そして、そのエッチング動作を継続すれば、レ
ジスト（29）が薄くなり、ショットキゲート電極（23）
の上面のオーミック金属（28）が露出する。その後も上
記エッチング動作を継続することにより、上記露出した
オーミック金属（28）を完全に除去することができる
（同図Ｃ参照）。但し、上記イオンミリングによるエッ
チング速度はオーミック金属（28）の方がレジスト（2
9）よりも早いため、オーミック金属（28）の除去が完
了した時点では、かなりの厚みのレジスト（29）が残留
していることになる。
そして、最後に、上記残留していたレジスト（29）を除
去することにより、同図Ｄに示すように、MESFETを得る
ことができ、この場合における上記距離Ｄは、側壁層
（27）の厚みと等しくなる。側壁層（27）の厚みは薄く
かつ正確に制御できるのでMESFETは、電気抵抗値の減
少、電流値の増加という優れた特性を有するものとな
る。
去することにより、同図Ｄに示すように、MESFETを得る
ことができ、この場合における上記距離Ｄは、側壁層
（27）の厚みと等しくなる。側壁層（27）の厚みは薄く
かつ正確に制御できるのでMESFETは、電気抵抗値の減
少、電流値の増加という優れた特性を有するものとな
る。
〈発明が解決しようとする問題点〉 上記のようにして得られたMESFETにおいては、ソース電
極（24）、およびドレイン電極（25）のショットキゲー
ト電極（23）側端部が、上記側壁層（27）に沿ってはい
上った状態となるのであるから、ショットキゲート電極
（23）と、ソース電極（24）、ドレイン電極（25）との
間における静電容量が増加し、MESFETの高周波特性を劣
化させることになるという問題がある。
極（24）、およびドレイン電極（25）のショットキゲー
ト電極（23）側端部が、上記側壁層（27）に沿ってはい
上った状態となるのであるから、ショットキゲート電極
（23）と、ソース電極（24）、ドレイン電極（25）との
間における静電容量が増加し、MESFETの高周波特性を劣
化させることになるという問題がある。
また、上記のMESFETの製造方法においては、ショットキ
ゲート電極（23）と、ソース電極（24）、ドレイン電極
（25）とを分離するためにレジスト（29）の塗布を行な
う工程、およびエッチバックする工程が必要であり、製
造プロセスが複雑化するという問題があるのみならず、
上記の如く高周波特性が劣るMESFETしか製造することが
できないという問題がある。
ゲート電極（23）と、ソース電極（24）、ドレイン電極
（25）とを分離するためにレジスト（29）の塗布を行な
う工程、およびエッチバックする工程が必要であり、製
造プロセスが複雑化するという問題があるのみならず、
上記の如く高周波特性が劣るMESFETしか製造することが
できないという問題がある。
〈発明の目的〉 この発明は上記の問題点に鑑みてなされたものであり、
高周波特性の向上をも達成できるショットキゲート電界
効果トランジスタを簡単なプロセスで製造することがで
きるショットキゲート電界効果トランジスタの製造方法
を提供することを目的としている。
高周波特性の向上をも達成できるショットキゲート電界
効果トランジスタを簡単なプロセスで製造することがで
きるショットキゲート電界効果トランジスタの製造方法
を提供することを目的としている。
〈問題点を解決するための手段〉 上記の目的を達成するための、第２の発明のショットキ
ゲート電界効果トランジスタの製造方法は、半絶縁性半
導体基板上に、動作層、ソース電極、ドレイン電極、お
よび側壁層を有するショットキゲート電極を具備し、上
記側壁層により自己整合的に注入層、ソース電極、およ
びドレイン電極が形成されてなるショットキゲート電界
効果トランジスタの製造方法において、ソース電極用オ
ーミック金属層、およびドレイン電極用オーミック金属
層を蒸着法、またはスパッタリング法により形成し、次
いで斜め方向のイオンミリングによってショットキゲー
ト電極の側壁層に付着したオーミック金属層をエッチン
グして除去し、側壁層との接触部までの全範囲にわたっ
て平坦なソース電極、およびドレイン電極を形成するも
のである。
ゲート電界効果トランジスタの製造方法は、半絶縁性半
導体基板上に、動作層、ソース電極、ドレイン電極、お
よび側壁層を有するショットキゲート電極を具備し、上
記側壁層により自己整合的に注入層、ソース電極、およ
びドレイン電極が形成されてなるショットキゲート電界
効果トランジスタの製造方法において、ソース電極用オ
ーミック金属層、およびドレイン電極用オーミック金属
層を蒸着法、またはスパッタリング法により形成し、次
いで斜め方向のイオンミリングによってショットキゲー
ト電極の側壁層に付着したオーミック金属層をエッチン
グして除去し、側壁層との接触部までの全範囲にわたっ
て平坦なソース電極、およびドレイン電極を形成するも
のである。
〈作用〉 以上のショットキゲート電界効果トランジスタの製造方
法であれば、蒸着法またはスパッタリング法によりオー
ミック金属層を形成した後、斜め方向のイオンミリング
を行なうことによってショットキゲート電極の側壁層と
接する部分までソース電極、ドレイン電極を平坦に形成
して、ショットキゲート電極との対向面積を小さくし、
静電容量を減少させることができ、しかもレジスト塗布
工程、エッチング工程を省略することができる。
法であれば、蒸着法またはスパッタリング法によりオー
ミック金属層を形成した後、斜め方向のイオンミリング
を行なうことによってショットキゲート電極の側壁層と
接する部分までソース電極、ドレイン電極を平坦に形成
して、ショットキゲート電極との対向面積を小さくし、
静電容量を減少させることができ、しかもレジスト塗布
工程、エッチング工程を省略することができる。
〈実施例〉 以下、実施例を示す添付図面によって詳細に説明する。
第１図はこの発明のショットキゲート電界効果トランジ
スタの一実施例を示す縦断面図であり、半絶縁性半導体
基板（１）上に、第１の注入層（２）を形成し、第１の
注入層（２）の上に、SiN等からなる側壁層（４）を有
するショットキゲート電極（３）、およびソース電極
（５）、ドレイン電極（６）を形成し、さらに、上記基
板（１）に、ショットキゲート電極（３）、および側壁
層（４）をマスクとしてイオン注入を行なうことにより
形成された第２の注入層（７）を形成している。
スタの一実施例を示す縦断面図であり、半絶縁性半導体
基板（１）上に、第１の注入層（２）を形成し、第１の
注入層（２）の上に、SiN等からなる側壁層（４）を有
するショットキゲート電極（３）、およびソース電極
（５）、ドレイン電極（６）を形成し、さらに、上記基
板（１）に、ショットキゲート電極（３）、および側壁
層（４）をマスクとしてイオン注入を行なうことにより
形成された第２の注入層（７）を形成している。
そして、上記ソース電極（５）、およびドレイン電極
（６）は上記側壁層（４）と接する位置まで全範囲にわ
たって平坦に形成されている。
（６）は上記側壁層（４）と接する位置まで全範囲にわ
たって平坦に形成されている。
したがって、側壁層（４）を薄く形成しておいて、自己
整合的に第２の注入層（７）を形成することにより、シ
ョットキゲート電極（３）と第２の注入層（７）との距
離Ｄを小さくし、この部分における電気抵抗値を小さく
して、電極値を大きくし、優れた特性を発揮させること
ができる。
整合的に第２の注入層（７）を形成することにより、シ
ョットキゲート電極（３）と第２の注入層（７）との距
離Ｄを小さくし、この部分における電気抵抗値を小さく
して、電極値を大きくし、優れた特性を発揮させること
ができる。
また、ソース電極（５）、ドレイン電極（６）のショッ
トキゲート電極（３）に対向する部分の面積を小さくし
て、この部分における静電容量を小さくすることができ
るので、高周波特性を良好にすることができる。
トキゲート電極（３）に対向する部分の面積を小さくし
て、この部分における静電容量を小さくすることができ
るので、高周波特性を良好にすることができる。
第２図はこの発明のショットキゲート電界効果トランジ
スタの製造方法の一実施例を示す図である。
スタの製造方法の一実施例を示す図である。
先づ、従来公知の方法により、半絶縁性半導体基板
（１）上に第１の注入層（２）を形成し、その上に、側
壁層（４）を有するショットキゲート電極（３）を形成
し、次いで、上記ショットキゲート電極（３）、および
側壁層（４）をマスクとしてイオン注入を行なうことに
より、ショットキゲート電極（３）との距離が側壁層
（４）の厚みに等しくなるよう第２の注入層（７）を形
成する（第２図Ａ参照）。
（１）上に第１の注入層（２）を形成し、その上に、側
壁層（４）を有するショットキゲート電極（３）を形成
し、次いで、上記ショットキゲート電極（３）、および
側壁層（４）をマスクとしてイオン注入を行なうことに
より、ショットキゲート電極（３）との距離が側壁層
（４）の厚みに等しくなるよう第２の注入層（７）を形
成する（第２図Ａ参照）。
次いで、同図Ｂに示すように、全表面にオーミック接合
形成用の金属（８）を蒸着し、その後、Ar等からなるイ
オン源を使用して、側壁層（４）に垂直な入射エネルギ
が多い状態でイオンミリングを行ない、側壁層（４）に
付着したオーミック接合形成用の金属（８）を除去する
（同図Ｃ参照）。この場合において、上記側壁層（４）
に付着した金属（８）は、他の部分と比べて付着厚みが
薄い上、イオンミリングが上記の状態で行なわれるので
あるから、ソース電極（５）、およびドレイン電極
（６）に相当する部分は殆どエッチングされず、側壁層
（４）に付着された部分のみが除去されて、ショットキ
ゲート電極（３）とソース電極（５）、ドレイン電極
（６）との分離を達成できる。
形成用の金属（８）を蒸着し、その後、Ar等からなるイ
オン源を使用して、側壁層（４）に垂直な入射エネルギ
が多い状態でイオンミリングを行ない、側壁層（４）に
付着したオーミック接合形成用の金属（８）を除去する
（同図Ｃ参照）。この場合において、上記側壁層（４）
に付着した金属（８）は、他の部分と比べて付着厚みが
薄い上、イオンミリングが上記の状態で行なわれるので
あるから、ソース電極（５）、およびドレイン電極
（６）に相当する部分は殆どエッチングされず、側壁層
（４）に付着された部分のみが除去されて、ショットキ
ゲート電極（３）とソース電極（５）、ドレイン電極
（６）との分離を達成できる。
そして、最終的に、ソース電極（５）、およびドレイン
電極（６）に相当する部分は、上記側壁層（４）に接す
る部分を含めて平坦に形成されることになる（同図Ｄ参
照）。
電極（６）に相当する部分は、上記側壁層（４）に接す
る部分を含めて平坦に形成されることになる（同図Ｄ参
照）。
尚、この状態においてショットキゲート電極（３）の上
面にもオーミック接合形成用の金属（８）が残留する
が、特性上は全く問題がない。
面にもオーミック接合形成用の金属（８）が残留する
が、特性上は全く問題がない。
以上の説明から明らかなように、レジスト塗布工程、お
よびエッチバック工程が省略でき、イオンミリングの方
向を斜めにするのみで、優れた特性を有するMESFETを得
ることができる。
よびエッチバック工程が省略でき、イオンミリングの方
向を斜めにするのみで、優れた特性を有するMESFETを得
ることができる。
以上においては典型的なMESFETの構造を例にとり、第
１、第２の注入層を用いて説明したが、別のFETにおい
ては、第３、第４、…の注入層を有することもある。し
かしこの別のFETに対しても本発明を適用することは可
能である。また、動作層として説明の中にあるような第
１の注入層のかわりにエピタキシャル層を形成すること
も可能であり、かつ、本発明の適用を妨げるものでな
い。
１、第２の注入層を用いて説明したが、別のFETにおい
ては、第３、第４、…の注入層を有することもある。し
かしこの別のFETに対しても本発明を適用することは可
能である。また、動作層として説明の中にあるような第
１の注入層のかわりにエピタキシャル層を形成すること
も可能であり、かつ、本発明の適用を妨げるものでな
い。
〈発明の効果〉 以上のように、簡単なプロセスで、高周波特性が優れた
MESFETを得ることができるという特有の効果を奏する。
MESFETを得ることができるという特有の効果を奏する。
第１図はショットキゲート電界効果トランジスタの一実
施例を示す縦断面図、 第２図はショットキゲート電界効果トランジスタの製造
方法の一実施例を説明する図、 第３図はショットキゲート電界効果トランジスタの原理
図、 第４図は従来の製造方法を説明する図。 （１）…半絶縁性半導体基板、（２）…第１の注入層、
（３）…ショットキゲート電極、（４）…側壁層、
（５）…ソース電極、（６）…ドレイン電極、（７）…
第２の注入層、（８）…オーミック接合形成用の金属
施例を示す縦断面図、 第２図はショットキゲート電界効果トランジスタの製造
方法の一実施例を説明する図、 第３図はショットキゲート電界効果トランジスタの原理
図、 第４図は従来の製造方法を説明する図。 （１）…半絶縁性半導体基板、（２）…第１の注入層、
（３）…ショットキゲート電極、（４）…側壁層、
（５）…ソース電極、（６）…ドレイン電極、（７）…
第２の注入層、（８）…オーミック接合形成用の金属
Claims (1)
- 【請求項１】半絶縁性半導体基板上に、動作層、ソース
電極、ドレイン電極、および側壁層を有するショットキ
ゲート電極を具備し、前記側壁層により自己整合的に注
入層、ソース電極、およびドレイン電極が形成されてな
るショットキゲート電界効果トランジスタの製造方法に
おいて、 ソース電極用オーミック金属層、およびドレイン電極用
オーミック金属層を蒸着法、またはスパッタリング法に
より形成し、次いで斜め方向のイオンミリングによって
ショットキゲート電極の側壁層に付着したオーミック金
属層をエッチングして除去し、側壁層との接触部までの
全範囲にわたって平坦にソース電極、およびドレイン電
極を形成することを特徴とするショットキゲート電界効
果トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049124A JPH07120673B2 (ja) | 1986-03-06 | 1986-03-06 | ショットキゲート電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61049124A JPH07120673B2 (ja) | 1986-03-06 | 1986-03-06 | ショットキゲート電界効果トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62205666A JPS62205666A (ja) | 1987-09-10 |
| JPH07120673B2 true JPH07120673B2 (ja) | 1995-12-20 |
Family
ID=12822312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61049124A Expired - Lifetime JPH07120673B2 (ja) | 1986-03-06 | 1986-03-06 | ショットキゲート電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07120673B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
-
1986
- 1986-03-06 JP JP61049124A patent/JPH07120673B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950567A (ja) * | 1982-09-16 | 1984-03-23 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62205666A (ja) | 1987-09-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5105242A (en) | Field effect transistor having schottky contact and a high frequency characteristic | |
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| US5483089A (en) | Electrically isolated MESFET | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPS6237890B2 (ja) | ||
| US5786610A (en) | Field effect transistor | |
| JP3144089B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH08274118A (ja) | 電界効果型半導体装置及びその製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| JP2503667B2 (ja) | 半導体装置の製造方法 | |
| JPS6323669B2 (ja) | ||
| GB2064868A (en) | Schottky barrier gate field-effect transistor | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JPS6323366A (ja) | 電界効果トランジスタの製造方法 | |
| JPH02156544A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS6161549B2 (ja) | ||
| JP3304595B2 (ja) | 半導体装置の製造方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPS61280673A (ja) | 化合物半導体装置の製造方法 | |
| JPS6366432B2 (ja) | ||
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPH0653246A (ja) | 電界効果トランジスタの製法 | |
| JPH03187231A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0817202B2 (ja) | ＧａＡｓ半導体装置の製造方法 |