JPH02156544A - ＧａＡｓ ＭＥＳＦＥＴの製造方法 - Google Patents
ＧａＡｓ ＭＥＳＦＥＴの製造方法Info
- Publication number
- JPH02156544A JPH02156544A JP31062188A JP31062188A JPH02156544A JP H02156544 A JPH02156544 A JP H02156544A JP 31062188 A JP31062188 A JP 31062188A JP 31062188 A JP31062188 A JP 31062188A JP H02156544 A JPH02156544 A JP H02156544A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- ohmic electrode
- gate electrode
- sio2
- ohmic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000001020 plasma etching Methods 0.000 claims abstract description 4
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 19
- 238000000034 method Methods 0.000 claims description 15
- 238000005530 etching Methods 0.000 claims description 7
- 239000000758 substrate Substances 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 239000013078 crystal Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 16
- 229910052681 coesite Inorganic materials 0.000 abstract description 8
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 8
- 239000000377 silicon dioxide Substances 0.000 abstract description 8
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 8
- 229910052682 stishovite Inorganic materials 0.000 abstract description 8
- 229910052905 tridymite Inorganic materials 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 5
- 238000004544 sputter deposition Methods 0.000 abstract description 3
- 238000007740 vapor deposition Methods 0.000 abstract description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- KRKNYBCHXYNGOX-UHFFFAOYSA-N citric acid Chemical compound OC(=O)CC(O)(C(O)=O)CC(O)=O KRKNYBCHXYNGOX-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は、ＧａＡｓ ＭＥＳＰＢＴの製造方法に関す
る。
る。
〈従来の技術〉
ＧａＡｓ等の化合物半導体を基板とするＭＥＳＰＥＴ
＜を界効果型トランジスタ）は、超高周波・超高速の信
号処理に非常に良好な性能を発揮することが知られてお
り、その高性能化の為の要件としては、ゲート長の短縮
、ソース・ドレイン間の寄生抵抗の低減等が重要である
。
＜を界効果型トランジスタ）は、超高周波・超高速の信
号処理に非常に良好な性能を発揮することが知られてお
り、その高性能化の為の要件としては、ゲート長の短縮
、ソース・ドレイン間の寄生抵抗の低減等が重要である
。
第２図（ａ）、（ｂ）は従来のＭＥＳ ＰＥＴのＭ造
とその概略製造方法を示すものである。
とその概略製造方法を示すものである。
第２図（ａ）では半絶縁性ＧａＡｓ基板１上にｎ型Ｇａ
Ａｓ活性層２およびｎ＋型ＧａＡｓ１（以下、ｎ十層と
いう）３をエピタキシャル成長で積層し、ｎ”Ｎ３の表
面に絶縁膜４を形成し。
Ａｓ活性層２およびｎ＋型ＧａＡｓ１（以下、ｎ十層と
いう）３をエピタキシャル成長で積層し、ｎ”Ｎ３の表
面に絶縁膜４を形成し。
その絶縁膜４にレジスト塗布露光描画法によりショット
キ接合ゲート電極５を形成する為の絶縁膜開窓エッチを
行い、さらに絶縁膜４をマスクとしてその開窓部のｎ十
層３とｎ型ＧａＡｓ活性層２内に達する選択エツチング
を行い、絶縁膜４をマスクとしてショットキ接合金属の
真空蒸着・リフトオフによりＧａＡｓ活性層２上にショ
ットキ接合ゲート電極５を形成する。
キ接合ゲート電極５を形成する為の絶縁膜開窓エッチを
行い、さらに絶縁膜４をマスクとしてその開窓部のｎ十
層３とｎ型ＧａＡｓ活性層２内に達する選択エツチング
を行い、絶縁膜４をマスクとしてショットキ接合金属の
真空蒸着・リフトオフによりＧａＡｓ活性層２上にショ
ットキ接合ゲート電極５を形成する。
第２図（ｂ）では絶縁膜４を取除いてｎ＋層４の上にオ
ーミックコンタクトのソースな極６およびドレイン電極
７を形成する。
ーミックコンタクトのソースな極６およびドレイン電極
７を形成する。
〈発明が解決しようとする課題〉
しかしながら、上記従来の製造方法においては次の様な
問題がある。
問題がある。
■ セルファライン方式によりショットキ接合ゲートｔ
［５を形成する工程では高精度なマスク成型が要求され
るが１通常の絶縁膜開窓エツチングでは１μｍ以下の＠
細なゲートを形成するのが難しい。
［５を形成する工程では高精度なマスク成型が要求され
るが１通常の絶縁膜開窓エツチングでは１μｍ以下の＠
細なゲートを形成するのが難しい。
■ 従ってゲート電極とオーミック電極（ドレイン、ソ
ース）間の距離の最短化に限界があり。
ース）間の距離の最短化に限界があり。
寄生抵抗を少なくするのは難しい。
■ ゲート電極とオーミック電極は別工程でパタニング
する必要がある。
する必要がある。
■ オーミック電極層とｎ”ＧａＡｓ層は合金化ｌ）必
要があるが、その為には熱処理工程が必要となる。その
為オーミックｔａの変型が生じパターン形状が劣化する
。
要があるが、その為には熱処理工程が必要となる。その
為オーミックｔａの変型が生じパターン形状が劣化する
。
本発明は上記従来技術の問題点を解決するために成され
たもので、オーミック電極のパタニングのみで微細なゲ
ート電極をセルファライン的に形成することが出来、ま
た、オーミック電極の熱処理］工程の不要なＧ ａ Ａ
ｓ Ｍ ＥＳ Ｆ Ｅ Ｔの５Ａ遣方法を提供する
ことを目的とする。
たもので、オーミック電極のパタニングのみで微細なゲ
ート電極をセルファライン的に形成することが出来、ま
た、オーミック電極の熱処理］工程の不要なＧ ａ Ａ
ｓ Ｍ ＥＳ Ｆ Ｅ Ｔの５Ａ遣方法を提供する
ことを目的とする。
く課題を解決するための手段〉
上記従来技術の課題を解決するろの本発明の製造方法は
。
。
半絶縁性ＧａＡＳ基板上にｎ型ＧａＡｓ活性層。
ｎ半型ＩｎＧａＡｓおよびオー ミック電極を積層する
工程と。
工程と。
前記オーミックを極をパタニングして溝を形成する工程
と 前記ｎ型ＧａＡｓ活性層およびｎ半型１ ｎＧａＡｓを
結晶の方位性を利用して逆メサ状の空間を形成する工程
と 前記オーミック電極および前記溝を含む面にＳｉＯ２を
付着させる工程と 前記Ｓ ｉ ０２を前記オーミック電極に形成した溝の
側面のみ残して反応性イオンエツチングにより除去する
工程と 前記逆メサ状の空間に露出したｎ型ＱａＡｓ活性層上に
ゲート電極を形成する工程。
と 前記ｎ型ＧａＡｓ活性層およびｎ半型１ ｎＧａＡｓを
結晶の方位性を利用して逆メサ状の空間を形成する工程
と 前記オーミック電極および前記溝を含む面にＳｉＯ２を
付着させる工程と 前記Ｓ ｉ ０２を前記オーミック電極に形成した溝の
側面のみ残して反応性イオンエツチングにより除去する
工程と 前記逆メサ状の空間に露出したｎ型ＱａＡｓ活性層上に
ゲート電極を形成する工程。
とを含むことを特徴とするものである。
〈実施例〉
以下１図面に従い本発明を説明する。第１図（ａ）〜（
ｆ）は本発明の一実施例を示す製造方法の概略工程を示
すものである。
ｆ）は本発明の一実施例を示す製造方法の概略工程を示
すものである。
（ａ）図において、半絶縁性ＧａＡｓ基板上にｎ型Ｇａ
Ａｓ活性層２およびｎ” Ｔ ｎＧａＡｓ層３を各１０
００八程度の厚さにエピタキシャル成長で積層し、この
上に第１のオーミック電極としてのＷＳｉｘ、ＴａＳｉ
等をスパッタ、蒸着等により４０００八〜５０００への
厚さに形成する。
Ａｓ活性層２およびｎ” Ｔ ｎＧａＡｓ層３を各１０
００八程度の厚さにエピタキシャル成長で積層し、この
上に第１のオーミック電極としてのＷＳｉｘ、ＴａＳｉ
等をスパッタ、蒸着等により４０００八〜５０００への
厚さに形成する。
上記ＷＳ ｉ Ｘ 、 ｉ’ａｓ ｉ等の電極はｎ”Ｉ
ｎＧａＡｓ層とは反応しない性質を有しており１合金化
しなくてもオーミック接触が出来る。
ｎＧａＡｓ層とは反応しない性質を有しており１合金化
しなくてもオーミック接触が出来る。
（ｂ）図において、オーミック電極の表面にレジスト塗
布露光描画法により開窓エツチングを行う、窓２の幅は
１〜１．５μｍ程度である。
布露光描画法により開窓エツチングを行う、窓２の幅は
１〜１．５μｍ程度である。
（ｃ）図において、エツチング液としてクエン酸、 Ｈ
２０２、および水の混合液を用いてｎ＋型Ｉ ｎＧａＡ
ｓ層３ａおよびｎ ３Ｊ Ｇ ａ Ａ ｓ活性層のエツ
チングを行う。この場合上記被エツチング部は結晶の方
向性により図示の様に逆メサ状の空間５となり、更にｎ
＋型ＩｎＧａＡｓ層３ａとオミック電極とは合金化され
ていないことからのオーミック電極部分が庇状（イ部）
に形成される。
２０２、および水の混合液を用いてｎ＋型Ｉ ｎＧａＡ
ｓ層３ａおよびｎ ３Ｊ Ｇ ａ Ａ ｓ活性層のエツ
チングを行う。この場合上記被エツチング部は結晶の方
向性により図示の様に逆メサ状の空間５となり、更にｎ
＋型ＩｎＧａＡｓ層３ａとオミック電極とは合金化され
ていないことからのオーミック電極部分が庇状（イ部）
に形成される。
エツチング時間は３分程度である。
（ｄ）図において、窓を含むオーミック電極４の上から
プラズマＣＶＤ等により５ｉＯ２６を２０００八程度被
着する。
プラズマＣＶＤ等により５ｉＯ２６を２０００八程度被
着する。
（ｅ）図において、前記Ｓ ｉ ０２が被着した部分の
反応性イオンエツチングを行う、この工程により５ｉＯ
２６は図に示す様に第１の電極の側面に被着した部分（
口部）を残して取り除かれる。
反応性イオンエツチングを行う、この工程により５ｉＯ
２６は図に示す様に第１の電極の側面に被着した部分（
口部）を残して取り除かれる。
（ｆ）図において、窓を含むオーミック電極４の上から
スパッタや蒸着を行ってゲート電極５を形成する。ゲー
ト電極５の材質はオーミック電極４と同様のＷＳｉｘや
Ｔ ａ Ｓ ｉ等を用いるが、この場合ゲート電極が形
成される部分はｎＧａＡｓである為ショットキー接触に
なる。また、ゲート電極５の幅はオーミック電極４の清
の側壁に被着した口部の８１０２６に遮られ、始めの幅
！を！゛と狭く（例えば１μｍを０．７μｍ程度に）形
成することが出来るとともにオーミック電極（ドレイン
ソース）の距離を狭くすることが出来る６〈発明の効
果〉 以上実線例とともに具体的に説明、した様に本発明によ
れば１オーミツク電極の側壁に５ＩＯ２を被着させた状
態でゲート電極を形成するので１始めに形成した窓より
狭い幅で自己整合的に形成することが出来る。
スパッタや蒸着を行ってゲート電極５を形成する。ゲー
ト電極５の材質はオーミック電極４と同様のＷＳｉｘや
Ｔ ａ Ｓ ｉ等を用いるが、この場合ゲート電極が形
成される部分はｎＧａＡｓである為ショットキー接触に
なる。また、ゲート電極５の幅はオーミック電極４の清
の側壁に被着した口部の８１０２６に遮られ、始めの幅
！を！゛と狭く（例えば１μｍを０．７μｍ程度に）形
成することが出来るとともにオーミック電極（ドレイン
ソース）の距離を狭くすることが出来る６〈発明の効
果〉 以上実線例とともに具体的に説明、した様に本発明によ
れば１オーミツク電極の側壁に５ＩＯ２を被着させた状
態でゲート電極を形成するので１始めに形成した窓より
狭い幅で自己整合的に形成することが出来る。
また、ゲート電極とソース電極の間が狭くなるので寄生
抵抗を下げることが出来る。更に、空間が逆メサ状にな
っている為オーミック電極とゲート間の距離が垂直な場
合に比較して長くなるので耐圧も向上する。
抵抗を下げることが出来る。更に、空間が逆メサ状にな
っている為オーミック電極とゲート間の距離が垂直な場
合に比較して長くなるので耐圧も向上する。
第１図は本発明の一実施例を示すＧａＡｓ ＭＥ Ｓ
Ｆ Ｅ ’ｒ’の製造方法の工程図、第２図は従来の
製造方法の概略工程を示す図である。 １・・・半絶縁性ＧａＡｓ、２．−ｎ−ＧａＡｓ、３ａ
・・・ｎ” Ｉ ｎＧａＡｓ、４・・・オーミック電極
、５・・・ゲート電極。 第１図 第２図 （（１’１ （ＣＩ −ＱａＡＳ ４ 矩Ｒｆｔ （ｒａＡｓ 基ＩＬ
Ｆ Ｅ ’ｒ’の製造方法の工程図、第２図は従来の
製造方法の概略工程を示す図である。 １・・・半絶縁性ＧａＡｓ、２．−ｎ−ＧａＡｓ、３ａ
・・・ｎ” Ｉ ｎＧａＡｓ、４・・・オーミック電極
、５・・・ゲート電極。 第１図 第２図 （（１’１ （ＣＩ −ＱａＡＳ ４ 矩Ｒｆｔ （ｒａＡｓ 基ＩＬ
Claims (1)
- 【特許請求の範囲】 半絶縁性ＧａＡｓ基板上にｎ型ＧａＡｓ活性層、ｎ＾＋
型ＩｎＧａＡｓおよびオーミック電極を積層する工程と
、 前記オーミック電極をパタニングして溝を形成する工程
と。 前記ｎ＾＋型ＩｎＧａＡｓ層およびｎ型ＧａＡｓ活性層
の一部を結晶の方位性を利用して逆メサ状にエッチング
する工程と、 前記オーミック電極および前記溝を含む面にＳｉＯ＿２
を被着させる工程と、 前記ＳｉＯ＿２を前記オーミック電極に形成した溝の側
面のみ残して反応性イオンエッチングにより除去する工
程と、 前記逆メサ状の空間に露出したｎ型ＧａＡｓ活性層上に
ゲート電極を形成する工程、 とを含むことを特徴とするＧａＡｓＭＥＳＦＥＴの製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31062188A JPH02156544A (ja) | 1988-12-08 | 1988-12-08 | ＧａＡｓ ＭＥＳＦＥＴの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31062188A JPH02156544A (ja) | 1988-12-08 | 1988-12-08 | ＧａＡｓ ＭＥＳＦＥＴの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02156544A true JPH02156544A (ja) | 1990-06-15 |
Family
ID=18007464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31062188A Pending JPH02156544A (ja) | 1988-12-08 | 1988-12-08 | ＧａＡｓ ＭＥＳＦＥＴの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02156544A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585655A (en) * | 1994-08-22 | 1996-12-17 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor and method of manufacturing the same |
-
1988
- 1988-12-08 JP JP31062188A patent/JPH02156544A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5585655A (en) * | 1994-08-22 | 1996-12-17 | Matsushita Electric Industrial Co., Ltd. | Field-effect transistor and method of manufacturing the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4377899A (en) | Method of manufacturing Schottky field-effect transistors utilizing shadow masking | |
| JP2553699B2 (ja) | 半導体装置の製造方法 | |
| US5231040A (en) | Method of making a field effect transistor | |
| US5483089A (en) | Electrically isolated MESFET | |
| JPH02156544A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS5838945B2 (ja) | シヨット障壁型電界効果トランジスタの製造方法 | |
| JPS6237890B2 (ja) | ||
| JPH02180032A (ja) | ＧａＡｓ ＭＥＳＦＥＴの製造方法 | |
| JPS5833714B2 (ja) | 砒化ガリウムショットキ障壁ゲ−ト型電界効果トランジスタの製造方法 | |
| JP2557432B2 (ja) | 電界効果トランジスタ | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JP2752663B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPS62115782A (ja) | 半導体装置の製造方法 | |
| JP2558766B2 (ja) | 半導体装置の製造方法 | |
| JPH02262342A (ja) | 半導体装置の製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH0346239A (ja) | 半導体装置の製造方法 | |
| JPH0845962A (ja) | 半導体装置の製造方法 | |
| JPH01165126A (ja) | 半導体装置の製造方法 | |
| JPH07120673B2 (ja) | ショットキゲート電界効果トランジスタの製造方法 | |
| JPS6161550B2 (ja) | ||
| JPS6272175A (ja) | 半導体装置の製造方法 | |
| JPS6366432B2 (ja) | ||
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0797634B2 (ja) | 電界効果トランジスタとその製造方法 |