JPH02295122A - 金属パターン形成法 - Google Patents
金属パターン形成法Info
- Publication number
- JPH02295122A JPH02295122A JP11491789A JP11491789A JPH02295122A JP H02295122 A JPH02295122 A JP H02295122A JP 11491789 A JP11491789 A JP 11491789A JP 11491789 A JP11491789 A JP 11491789A JP H02295122 A JPH02295122 A JP H02295122A
- Authority
- JP
- Japan
- Prior art keywords
- spacer layer
- film
- photoresist
- metal film
- pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002184 metal Substances 0.000 title claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 39
- 230000015572 biosynthetic process Effects 0.000 title description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 21
- 238000005530 etching Methods 0.000 claims abstract description 14
- 238000001039 wet etching Methods 0.000 claims abstract description 13
- 238000001312 dry etching Methods 0.000 claims abstract description 12
- 238000000151 deposition Methods 0.000 claims description 4
- 229920003986 novolac Polymers 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 125000006850 spacer group Chemical group 0.000 abstract description 30
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 12
- 229910052681 coesite Inorganic materials 0.000 abstract description 6
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 6
- 239000000377 silicon dioxide Substances 0.000 abstract description 6
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 6
- 229910052682 stishovite Inorganic materials 0.000 abstract description 6
- 229910052905 tridymite Inorganic materials 0.000 abstract description 6
- 238000001020 plasma etching Methods 0.000 abstract description 5
- 238000000206 photolithography Methods 0.000 abstract description 3
- 229910001111 Fine metal Inorganic materials 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 238000007740 vapor deposition Methods 0.000 description 4
- 230000005669 field effect Effects 0.000 description 3
- 229920000642 polymer Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 125000005842 heteroatom Chemical group 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000010897 surface acoustic wave method Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Weting (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は半導体素子等の電極に用いる金属パターン形成
法に係り、特にエッチングの困難な金属材料収をリフト
オフ法により精密な形状に加工する金属パターン形成法
に関する。 ［従来の技術１ リフトオフ法は、微細なパターンを形成するのに適して
いる。従来のリフトオフ法は、例えばｒ昭和４８年度電
子通信学会全国大会予稿２７４″リフトオフ法による微
細パターンの形成法″」において論じられている。 この方法を第２図を用いて説明する。 （ａ）通常の光リソグラフィーにより、碁板１０上の所
望の位置にポジ型ホトレジスト１２のパターンを形成す
る。通常、リフトオフを容易にするためＳｉｎ２膜等の
絶縁膜がスペーサ層１１として下地に用いられる。 （ｂ）ポジ型ホトレジスト１２をエッチングマスクに用
い、スペーサＮ１１であるＳｉｎ２膜をＨ？ ： ＮＨ
４Ｆ＝１ ： ６でウエットエッチングする．この時、
ポジ型ホトレジスト１２の下にＳ ｉ Ｏ，膜のアンダ
ーカット部２０が生じる６ウエットエッチングを用いる
ため、ホトレジスト開口寸法ａにたいして、スペーサ層
開口寸法ｂは広がっ１てしまう。 （ｃ）金属膜１３を真空蒸着する。この時ポジ型ホトレ
ジスト１２の上にも金属膜１３′が堆積する． （ｄ）レジスト剥離液を用いて、ポジ型ホトレジスト１
２を剥離すると同時にその上に堆積した金属膜１３′も
除去し、所望の位置にのみ金属膜１３を残す。このよう
にして、最初のポジ型ホトレジスト１２のパターンに対
し反転した金属膜１３のパターンができる。 リフトオフを容易にするためには、ポジ型ホトレジスト
１２の下のＳｉＯ■膜のアンダーカット部２０により生
じた段差部分に堆積した金属膜１３′の被覆不良部から
レジスト剥離時に剥離液が侵入し、ポジ型ホトレジスト
１２を侵すことが必要である。この段差部分に金属膜の
割れ目が生じなければ、リフトオフは困難となる。この
ため、蒸着するときは指向性のある蒸着をし、段差部分
のステップ力バレージを悪くする必要がある。しかし、
エッジ力バレージは逆に悪くなり、基板の露出する部分
ができていた。またウエットエッチング法を用いている
ため、ポジ型ホトレジスト開口寸法ａと金属膜パターン
寸法ｂ′には寸法の誤差が生じていた。
法に係り、特にエッチングの困難な金属材料収をリフト
オフ法により精密な形状に加工する金属パターン形成法
に関する。 ［従来の技術１ リフトオフ法は、微細なパターンを形成するのに適して
いる。従来のリフトオフ法は、例えばｒ昭和４８年度電
子通信学会全国大会予稿２７４″リフトオフ法による微
細パターンの形成法″」において論じられている。 この方法を第２図を用いて説明する。 （ａ）通常の光リソグラフィーにより、碁板１０上の所
望の位置にポジ型ホトレジスト１２のパターンを形成す
る。通常、リフトオフを容易にするためＳｉｎ２膜等の
絶縁膜がスペーサ層１１として下地に用いられる。 （ｂ）ポジ型ホトレジスト１２をエッチングマスクに用
い、スペーサＮ１１であるＳｉｎ２膜をＨ？ ： ＮＨ
４Ｆ＝１ ： ６でウエットエッチングする．この時、
ポジ型ホトレジスト１２の下にＳ ｉ Ｏ，膜のアンダ
ーカット部２０が生じる６ウエットエッチングを用いる
ため、ホトレジスト開口寸法ａにたいして、スペーサ層
開口寸法ｂは広がっ１てしまう。 （ｃ）金属膜１３を真空蒸着する。この時ポジ型ホトレ
ジスト１２の上にも金属膜１３′が堆積する． （ｄ）レジスト剥離液を用いて、ポジ型ホトレジスト１
２を剥離すると同時にその上に堆積した金属膜１３′も
除去し、所望の位置にのみ金属膜１３を残す。このよう
にして、最初のポジ型ホトレジスト１２のパターンに対
し反転した金属膜１３のパターンができる。 リフトオフを容易にするためには、ポジ型ホトレジスト
１２の下のＳｉＯ■膜のアンダーカット部２０により生
じた段差部分に堆積した金属膜１３′の被覆不良部から
レジスト剥離時に剥離液が侵入し、ポジ型ホトレジスト
１２を侵すことが必要である。この段差部分に金属膜の
割れ目が生じなければ、リフトオフは困難となる。この
ため、蒸着するときは指向性のある蒸着をし、段差部分
のステップ力バレージを悪くする必要がある。しかし、
エッジ力バレージは逆に悪くなり、基板の露出する部分
ができていた。またウエットエッチング法を用いている
ため、ポジ型ホトレジスト開口寸法ａと金属膜パターン
寸法ｂ′には寸法の誤差が生じていた。
上記従来技術においては（１）精密な金属膜のパターン
を形成すること、（２）エッジ力バレージのよいこと、
（３）リフトオフの容易なこと、を同時に満足する方法
がない点で問題であった。 本発明は、精密な金属膜のパターンをエッジ力バレージ
良く形成でき、しかもリフトオフも容易にできる方法を
提供するものである。
を形成すること、（２）エッジ力バレージのよいこと、
（３）リフトオフの容易なこと、を同時に満足する方法
がない点で問題であった。 本発明は、精密な金属膜のパターンをエッジ力バレージ
良く形成でき、しかもリフトオフも容易にできる方法を
提供するものである。
上記目的を達成するために本発明においては，ノボラッ
ク系ポジ型ホトレジストを用いてパターンを形成し、該
ホトレジストをマスクとして、選択ドライエッチング法
によりスペーサ層である例えばＳｉ○２膜を精密に加工
した後、該ホトレジストを１４０℃以上の温度でベーク
し、次にスペーサ層をウエットエッチングする工程をリ
フトオフ法に導入したものである。 ［作用】 ノボラック系ポジ型ホトレジストを１４０℃以上でベー
クすると、該レジストの表面がかたまる．該ホトレジス
トの熱分解により窒素ガスが発生しても、表面からは逃
げ出せなくなり、スペーサ層例えばＳｉｎ．膜と該レジ
ストとの界面から逃げ出す。このため、該レジストとＳ
ｉＯ２膜との密着性が悪くなる。このウエハをＨＦ ：
ＮＨ，Ｆ＝１＝６のようなＳ ｉ Ｏ，膜のエッチン
グ液でエッチングすると、該レジストの下にアンダーカ
ットがはいる。 以上のことについては、ジャーナル オブ アプライド
ポリマー サイエンス（Ｊｏｕｒｎａｌ ｏｆＡｐｐ
ｌｉｅｄ Ｐｏｌｙｍｅｒ Ｓｃｉｅｎｃｅ）第３０巻
，第２号（１９８５）３１！第５４７〜５５５頁におい
て述べられている。 この現象を利用し、（１）精密な金属膜のパターンを形
成すること、（２）エッジ力バレージのよいこと、（３
）リフトオフの容易なこと、を同時に満足するりフトオ
フ法を実現できる。 第１図を用いて、以下に説明する。 （ａ）従来技術と同様に、通常の光リソグラフィーによ
り、基板１０上の所望の位置にポジ型ホトレジスト１２
のパターンを形成する。リフトオフを容易にするためＳ
ｉ Ｏ．等の絶縁膜がスペーサ層１１として下地に用
いられる。 （ｂ）ＲＩＥ （リアクテイブ イオン エッチング：
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によ
り、該ホトレジスト１２をエッチングマスクとしてスペ
ーサ層１１をエッチングする。エッチングはほぼ垂直に
行われ、該ホトレジスト開口寸法ａがスペーサ層１１に
転写できる。 （Ｃ）次に、該基板１０を１４０℃以上でベークした後
、スペーサ層１１をウエットエッチングする。この時、
該ホトレジス１〜層１２とスペーサ層１１の間の密着性
は悪くなっているため、エッチングにより該スペーサ／
！１１にアンダーカット部１４が生じる。ウエットエッ
チングは等方的に進行するが，エッチング時間が短いの
で、スペーサ層開口寸法ｂはそれほど広がらない。 レジストベーク温度が２００℃を超えると、ホトレジス
トの剥離が困難になる。このためベーク温度は２ ０
０ ’Ｃ以下にする。特に好適なベーク温度の範囲は１
． ４ ０℃から１６０℃である。 （ｄ）金属膜１３を蒸着する。１３′はホトレジスト上
に堆積した金属膜である。 （ｅ）レジスト剥離液を用いて、ポジ型ホトレジスト１
２を剥離すると同時にその上に堆積した金属膜１３′も
除去し、所望の位置にのみ金属膜１３を残す。このよう
にして、最初のポジ型ホトレジスト１２のパターンに対
して反転した金属膜１３のパターンができる。 この時、スペーサ層開口寸法ｂと金属パターン寸法ｂ′
は該ホトレジスト開口寸法ａとほぼ同じ寸法で形成でき
る。また基板の露出部分もなく、良好なエッジ力バレー
ジを達成できる。もちろんスペーサ層１１のアンダーカ
ット部１４のためリフトオフも容易にできる。 さらに蒸着にプラネタリドームを用いると、無指向性の
蒸着をすることが出来、エッジ力バレージをいっそう改
善できる。 ［実施例】 以下に、本発明の一実施例を第３図により説明する。 第３図は本発明を、ＧａＡｓ電界効果型トランジスタ（
Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔ ）のオー
ミソク電極形成に実施したときの断面工程図である。 （ａ）半絶縁性ＧａＡｓ基板３０上にＳｉ○２膜３２を
３０００人被着した後、オーミック電極の位置にノボラ
ック系ポジ型ホトレジスト３４（＃さ１．５μｍ）を用
いて、所望のパターンを形成する。３３はゲート電極、
３１はイオン打ち込み層を表わしている。 （ｂ）ＲＩＥ法を用いて、スペーサ層であるＳｉ○２膜
３２をＧａＡｓ基板３ｏが露出するまでドライエッチン
グする。エッチングガスにはＣ２ＦＧとＣＨＦ，の混合
ガスを用いた。Ｓ ｉ Ｏ２膜３２はほぼ垂直にエッチ
ングされ、該レジストパターンの寸法とほぼ等しいＳｉ
−０２膜３２の開口寸法が得られる。 （ｃ）半絶縁性ＧａＡｓ基板３０を５分から１０分間、
］５０゜Ｃでベークし、該レジスト３４とＳ ｉ Ｏ２
膜３２との密着性を悪くする。この後、ＨＦ： ＮＨ，
Ｆ＝１ ： ６でを用いて、ＳｉＯ２膜３２のウエット
エッチングを３０秒行う。ベークによって，該レジスト
との密着性が悪くなっているため、サイドエッチングが
大きくなり、アンダーカットが約３０００人入る。 （ｄ）ソース電極及びドレイン電極として、金飄膜３６
および３ ６ ’ （ Ａ ｕ − Ｇ ｅ ／ Ｗ
／ Ｎ ｉ ／Ａｕ）を無指向蒸着する。金属膜の膜
厚は３０００人である。 （ｅ）レジスト剥離液を用いてレジスト３４と不要な金
＠７１１３６’ をリフトオフする。この時Ｓ ｉ Ｏ
２膜３２にアンダーカットが入っているので、容易にリ
フトオフができる。続いて４００℃で合金化処理し，オ
ーミック電極とする。 本発明によれば、金属膜によるエッジ力バレージがよい
ので、オーミック電極工程を経てもＧａＡｓ基板が露出
しない。このため、ＧａＡｓＭＥＳＦＥＴの特性を安定
させると共に、特性の面内バラツキを抑制することがで
きる。また寸法精度も良好で、該ホトレジストパターン
寸法とほとんど同じ寸法形状の金属電極が得られる。 ところで、−Ｊｆｆｉにスペーサ層をドライエッチング
することにより、ＧａＡｓ基板などの基板がドライエッ
チングダメージや汚染の影響を受ける。 半導体素子等を作製する上で、これらは大きな障害とな
る場合が７ある。これを防ぐためには、スペーサ層のド
ライエッチングを途中で止め、ベーク後のウエットエッ
チングのときに、完全にスペーサ層をエッチング除去す
ればよい。 この方法を用いた実施例を第４図を用いて説明する。先
の例と同じ＜ＧａＡｓＭＥＳＦＥＴのオーミック電極形
成法に関するものである。 （ａ）ドライエッチングでは、スペーサ層のＳｉＯｚ膜
３２を厚さ５００人程度残しておく。 これにより、ドライエッチングダメージはＧａＡｓ基板
３ｏまで到達することはなレ）。 （ｂ）ベーク後に行う３０秒のウエットエッチングでＳ
ｉ ０２膜３２にサイドエッチングをレ１れ、同時に
ＧａＡｓ基板３０上に残った厚さ５００人程度のＳｉ○
２膜３２を完全に除去する。ＳｉＯｚ膜３２上に残留し
ていたエッチング反応生成物である（ＣＦＺ）ｎポリマ
なとも同時に除去できるので、ＧａＡｓ基板３０を汚染
することがなｂ１。 （ｃ）先に述べた実施例の如く、金属膜３６のノ｛ター
ンをリフトオフ法によって形成する．本発明によるリフ
トオフ法は、上述の実施例以外の、ＧａＡｓ電界効果型
トランジスタ（ＧａＡｓＭＥＳＦＥＴ）．ＧａＡｓ／Ｇ
ａＡＩＡｓ２次元電子ガス電界効果型トランジスタ（２
ＤＥＧＦＥＴ）、ＧａＡｓ／ＧａＡＩＡｓヘテロ・ノ｛
イポーラトランジスタ（ＨＢＴ）．及びこれらを能動素
子として用いた集積回路のｎ型あるいはｐ型オーミック
電極の形成に用いても有効である。 またスペーサ層としてＳｉ○２膜を用いた場合について
述べたが、この他ＰＳＧ．ＳｉＮ、ＳｉＯＮなどの絶縁
膜を用いてもよい。 さらに本発明は半導体素子以外に、表面弾性波素子の櫛
型電極、ジョセフソン接合素子の電極などの作製に適用
できる。 （発明の効果】 本発明によれば、ドライエッチングで精密なパターン寸
法をスペーサ層に転写できるので、リフトオフ法による
精密な金属膜のパターンを形成できる。一方ノボラック
系ポジ型ホトレジストを１４０℃以上でベークすること
により、スペーサ層と該レジストとの密着性を悪くし、
さらにウエットエッチングを追加することによりスペー
サ層にアンダーカットを入れることにより，リフトオフ
が容易にできる。この時のウエットエッチング量はわず
かであるので、エッジ力バレージはそこなわれない。 ？らに、ドライエッチングとウエットエッチングの組み
合わせを利用して、上記の効果を維持したまま、ドライ
エッチングによるダメージや汚染の影響を基板が受けな
いように工夫もできる。
ク系ポジ型ホトレジストを用いてパターンを形成し、該
ホトレジストをマスクとして、選択ドライエッチング法
によりスペーサ層である例えばＳｉ○２膜を精密に加工
した後、該ホトレジストを１４０℃以上の温度でベーク
し、次にスペーサ層をウエットエッチングする工程をリ
フトオフ法に導入したものである。 ［作用】 ノボラック系ポジ型ホトレジストを１４０℃以上でベー
クすると、該レジストの表面がかたまる．該ホトレジス
トの熱分解により窒素ガスが発生しても、表面からは逃
げ出せなくなり、スペーサ層例えばＳｉｎ．膜と該レジ
ストとの界面から逃げ出す。このため、該レジストとＳ
ｉＯ２膜との密着性が悪くなる。このウエハをＨＦ ：
ＮＨ，Ｆ＝１＝６のようなＳ ｉ Ｏ，膜のエッチン
グ液でエッチングすると、該レジストの下にアンダーカ
ットがはいる。 以上のことについては、ジャーナル オブ アプライド
ポリマー サイエンス（Ｊｏｕｒｎａｌ ｏｆＡｐｐ
ｌｉｅｄ Ｐｏｌｙｍｅｒ Ｓｃｉｅｎｃｅ）第３０巻
，第２号（１９８５）３１！第５４７〜５５５頁におい
て述べられている。 この現象を利用し、（１）精密な金属膜のパターンを形
成すること、（２）エッジ力バレージのよいこと、（３
）リフトオフの容易なこと、を同時に満足するりフトオ
フ法を実現できる。 第１図を用いて、以下に説明する。 （ａ）従来技術と同様に、通常の光リソグラフィーによ
り、基板１０上の所望の位置にポジ型ホトレジスト１２
のパターンを形成する。リフトオフを容易にするためＳ
ｉ Ｏ．等の絶縁膜がスペーサ層１１として下地に用
いられる。 （ｂ）ＲＩＥ （リアクテイブ イオン エッチング：
Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）法によ
り、該ホトレジスト１２をエッチングマスクとしてスペ
ーサ層１１をエッチングする。エッチングはほぼ垂直に
行われ、該ホトレジスト開口寸法ａがスペーサ層１１に
転写できる。 （Ｃ）次に、該基板１０を１４０℃以上でベークした後
、スペーサ層１１をウエットエッチングする。この時、
該ホトレジス１〜層１２とスペーサ層１１の間の密着性
は悪くなっているため、エッチングにより該スペーサ／
！１１にアンダーカット部１４が生じる。ウエットエッ
チングは等方的に進行するが，エッチング時間が短いの
で、スペーサ層開口寸法ｂはそれほど広がらない。 レジストベーク温度が２００℃を超えると、ホトレジス
トの剥離が困難になる。このためベーク温度は２ ０
０ ’Ｃ以下にする。特に好適なベーク温度の範囲は１
． ４ ０℃から１６０℃である。 （ｄ）金属膜１３を蒸着する。１３′はホトレジスト上
に堆積した金属膜である。 （ｅ）レジスト剥離液を用いて、ポジ型ホトレジスト１
２を剥離すると同時にその上に堆積した金属膜１３′も
除去し、所望の位置にのみ金属膜１３を残す。このよう
にして、最初のポジ型ホトレジスト１２のパターンに対
して反転した金属膜１３のパターンができる。 この時、スペーサ層開口寸法ｂと金属パターン寸法ｂ′
は該ホトレジスト開口寸法ａとほぼ同じ寸法で形成でき
る。また基板の露出部分もなく、良好なエッジ力バレー
ジを達成できる。もちろんスペーサ層１１のアンダーカ
ット部１４のためリフトオフも容易にできる。 さらに蒸着にプラネタリドームを用いると、無指向性の
蒸着をすることが出来、エッジ力バレージをいっそう改
善できる。 ［実施例】 以下に、本発明の一実施例を第３図により説明する。 第３図は本発明を、ＧａＡｓ電界効果型トランジスタ（
Ｇ ａ Ａ ｓ Ｍ Ｅ Ｓ Ｆ Ｅ Ｔ ）のオー
ミソク電極形成に実施したときの断面工程図である。 （ａ）半絶縁性ＧａＡｓ基板３０上にＳｉ○２膜３２を
３０００人被着した後、オーミック電極の位置にノボラ
ック系ポジ型ホトレジスト３４（＃さ１．５μｍ）を用
いて、所望のパターンを形成する。３３はゲート電極、
３１はイオン打ち込み層を表わしている。 （ｂ）ＲＩＥ法を用いて、スペーサ層であるＳｉ○２膜
３２をＧａＡｓ基板３ｏが露出するまでドライエッチン
グする。エッチングガスにはＣ２ＦＧとＣＨＦ，の混合
ガスを用いた。Ｓ ｉ Ｏ２膜３２はほぼ垂直にエッチ
ングされ、該レジストパターンの寸法とほぼ等しいＳｉ
−０２膜３２の開口寸法が得られる。 （ｃ）半絶縁性ＧａＡｓ基板３０を５分から１０分間、
］５０゜Ｃでベークし、該レジスト３４とＳ ｉ Ｏ２
膜３２との密着性を悪くする。この後、ＨＦ： ＮＨ，
Ｆ＝１ ： ６でを用いて、ＳｉＯ２膜３２のウエット
エッチングを３０秒行う。ベークによって，該レジスト
との密着性が悪くなっているため、サイドエッチングが
大きくなり、アンダーカットが約３０００人入る。 （ｄ）ソース電極及びドレイン電極として、金飄膜３６
および３ ６ ’ （ Ａ ｕ − Ｇ ｅ ／ Ｗ
／ Ｎ ｉ ／Ａｕ）を無指向蒸着する。金属膜の膜
厚は３０００人である。 （ｅ）レジスト剥離液を用いてレジスト３４と不要な金
＠７１１３６’ をリフトオフする。この時Ｓ ｉ Ｏ
２膜３２にアンダーカットが入っているので、容易にリ
フトオフができる。続いて４００℃で合金化処理し，オ
ーミック電極とする。 本発明によれば、金属膜によるエッジ力バレージがよい
ので、オーミック電極工程を経てもＧａＡｓ基板が露出
しない。このため、ＧａＡｓＭＥＳＦＥＴの特性を安定
させると共に、特性の面内バラツキを抑制することがで
きる。また寸法精度も良好で、該ホトレジストパターン
寸法とほとんど同じ寸法形状の金属電極が得られる。 ところで、−Ｊｆｆｉにスペーサ層をドライエッチング
することにより、ＧａＡｓ基板などの基板がドライエッ
チングダメージや汚染の影響を受ける。 半導体素子等を作製する上で、これらは大きな障害とな
る場合が７ある。これを防ぐためには、スペーサ層のド
ライエッチングを途中で止め、ベーク後のウエットエッ
チングのときに、完全にスペーサ層をエッチング除去す
ればよい。 この方法を用いた実施例を第４図を用いて説明する。先
の例と同じ＜ＧａＡｓＭＥＳＦＥＴのオーミック電極形
成法に関するものである。 （ａ）ドライエッチングでは、スペーサ層のＳｉＯｚ膜
３２を厚さ５００人程度残しておく。 これにより、ドライエッチングダメージはＧａＡｓ基板
３ｏまで到達することはなレ）。 （ｂ）ベーク後に行う３０秒のウエットエッチングでＳ
ｉ ０２膜３２にサイドエッチングをレ１れ、同時に
ＧａＡｓ基板３０上に残った厚さ５００人程度のＳｉ○
２膜３２を完全に除去する。ＳｉＯｚ膜３２上に残留し
ていたエッチング反応生成物である（ＣＦＺ）ｎポリマ
なとも同時に除去できるので、ＧａＡｓ基板３０を汚染
することがなｂ１。 （ｃ）先に述べた実施例の如く、金属膜３６のノ｛ター
ンをリフトオフ法によって形成する．本発明によるリフ
トオフ法は、上述の実施例以外の、ＧａＡｓ電界効果型
トランジスタ（ＧａＡｓＭＥＳＦＥＴ）．ＧａＡｓ／Ｇ
ａＡＩＡｓ２次元電子ガス電界効果型トランジスタ（２
ＤＥＧＦＥＴ）、ＧａＡｓ／ＧａＡＩＡｓヘテロ・ノ｛
イポーラトランジスタ（ＨＢＴ）．及びこれらを能動素
子として用いた集積回路のｎ型あるいはｐ型オーミック
電極の形成に用いても有効である。 またスペーサ層としてＳｉ○２膜を用いた場合について
述べたが、この他ＰＳＧ．ＳｉＮ、ＳｉＯＮなどの絶縁
膜を用いてもよい。 さらに本発明は半導体素子以外に、表面弾性波素子の櫛
型電極、ジョセフソン接合素子の電極などの作製に適用
できる。 （発明の効果】 本発明によれば、ドライエッチングで精密なパターン寸
法をスペーサ層に転写できるので、リフトオフ法による
精密な金属膜のパターンを形成できる。一方ノボラック
系ポジ型ホトレジストを１４０℃以上でベークすること
により、スペーサ層と該レジストとの密着性を悪くし、
さらにウエットエッチングを追加することによりスペー
サ層にアンダーカットを入れることにより，リフトオフ
が容易にできる。この時のウエットエッチング量はわず
かであるので、エッジ力バレージはそこなわれない。 ？らに、ドライエッチングとウエットエッチングの組み
合わせを利用して、上記の効果を維持したまま、ドライ
エッチングによるダメージや汚染の影響を基板が受けな
いように工夫もできる。
第１図は、本発明を用いたりフトオフ法による金属パタ
ーン形成法の工程断面図、第２図は従来のリフトオフ法
による金属パターン形成法の工程断面図、第３図及び第
４図は本発明をＧａＡｓＭＥＳＦＥＴのオーミック電極
の形成に適用した場合の工程断面図を示す。 符号の説明 １０・・・基板、１１・・・スペーサ層、１２、３４・
・・ポジ型ホトレジスト、１３、１３’ 、３６．３６
’・・・金属膜、１４、２０、３５・・・アンダーカッ
ト部、３０・・・ＧａＡｓ基板、３１・・・イオン打込
み層、３２・・・ＳｉＯ■膜 第１回 ／２ 第２図 第 図
ーン形成法の工程断面図、第２図は従来のリフトオフ法
による金属パターン形成法の工程断面図、第３図及び第
４図は本発明をＧａＡｓＭＥＳＦＥＴのオーミック電極
の形成に適用した場合の工程断面図を示す。 符号の説明 １０・・・基板、１１・・・スペーサ層、１２、３４・
・・ポジ型ホトレジスト、１３、１３’ 、３６．３６
’・・・金属膜、１４、２０、３５・・・アンダーカッ
ト部、３０・・・ＧａＡｓ基板、３１・・・イオン打込
み層、３２・・・ＳｉＯ■膜 第１回 ／２ 第２図 第 図
Claims (1)
- 【特許請求の範囲】 １、基板上に金属パターンをリフトオフにより形成する
方法において、該基板上に絶縁膜を堆積する工程と、該
絶縁膜表面にノボラック系ポジ型ホトレジストでパター
ンを形成する工程と、ドライエッチングで該絶縁膜を全
部または一部分の深さまで選択エッチングする工程と、
該基板を１４０℃から２００℃の範囲の温度でベークす
る工程と、該絶縁膜をウエットエッチングでさらに追加
エッチングする工程と、金属膜を該基板上に被着後リフ
トオフする工程とから少なくとも成ることを特徴とする
金属パターン形成法。 ２、特許請求の範囲第１項記載の絶縁膜が、ＳｉＯ＿２
膜、ＰＳＧ膜、ＳｉＮ膜、ＳｉＯＮ膜の少なくともいず
れか一者であることを特徴とする金属パターン形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11491789A JPH02295122A (ja) | 1989-05-10 | 1989-05-10 | 金属パターン形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11491789A JPH02295122A (ja) | 1989-05-10 | 1989-05-10 | 金属パターン形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02295122A true JPH02295122A (ja) | 1990-12-06 |
Family
ID=14649864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11491789A Pending JPH02295122A (ja) | 1989-05-10 | 1989-05-10 | 金属パターン形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02295122A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106313A (ja) * | 1993-10-05 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-10 JP JP11491789A patent/JPH02295122A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07106313A (ja) * | 1993-10-05 | 1995-04-21 | Nec Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5264382A (en) | Method of producing semiconductor device using dummy gate structure | |
| JP3332851B2 (ja) | 半導体装置の製造方法 | |
| JPH0260216B2 (ja) | ||
| JPH02295122A (ja) | 金属パターン形成法 | |
| CN114242587A (zh) | 具有空气隙结构的GaN HEMT器件及其制备方法 | |
| JPS62237763A (ja) | 半導体装置の製造方法 | |
| JP2712340B2 (ja) | 半導体装置の製造方法 | |
| JPS63273363A (ja) | 半導体装置の製造方法 | |
| JPH0240924A (ja) | 半導体装置の製造方法 | |
| JPH07107906B2 (ja) | 半導体装置の製造方法 | |
| JPS6390171A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03145738A (ja) | ゲート電極形成方法 | |
| JPH02191348A (ja) | 半導体装置用電極の形成方法 | |
| JPH0629322A (ja) | 電界効果トランジスタのゲート電極の形成方法 | |
| JPH03268332A (ja) | 半導体装置の製造方法 | |
| JPS62177973A (ja) | 半導体装置の製造方法 | |
| JPH01214068A (ja) | 半導体装置の製造方法 | |
| JPS6039875A (ja) | 半導体装置の製造方法 | |
| JPH0684951A (ja) | 半導体装置の製造方法 | |
| JPS6161550B2 (ja) | ||
| JPS616870A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03133144A (ja) | 半導体装置の電極形成方法 | |
| JPH0485940A (ja) | 化合物半導体装置の製造方法 | |
| JPH0330438A (ja) | 半導体装置の製造方法 | |
| JPH02268445A (ja) | 電界効果トランジスタの製造方法 |