JP3332851B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3332851B2 JP3332851B2 JP11168298A JP11168298A JP3332851B2 JP 3332851 B2 JP3332851 B2 JP 3332851B2 JP 11168298 A JP11168298 A JP 11168298A JP 11168298 A JP11168298 A JP 11168298A JP 3332851 B2 JP3332851 B2 JP 3332851B2
- Authority
- JP
- Japan
- Prior art keywords
- resist film
- film
- opening
- resist
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 48
- 238000004519 manufacturing process Methods 0.000 title claims description 42
- 238000000034 method Methods 0.000 title claims description 38
- 238000002156 mixing Methods 0.000 claims description 63
- 239000000758 substrate Substances 0.000 claims description 28
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 27
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 27
- 239000002184 metal Substances 0.000 claims description 21
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 238000000059 patterning Methods 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- LLHKCFNBLRBOGN-UHFFFAOYSA-N propylene glycol methyl ether acetate Chemical compound COCC(C)OC(C)=O LLHKCFNBLRBOGN-UHFFFAOYSA-N 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 6
- SVONRAPFKPVNKG-UHFFFAOYSA-N 2-ethoxyethyl acetate Chemical compound CCOCCOC(C)=O SVONRAPFKPVNKG-UHFFFAOYSA-N 0.000 claims description 4
- 238000011049 filling Methods 0.000 claims description 4
- 239000000113 methacrylic resin Substances 0.000 claims description 4
- 229920003986 novolac Polymers 0.000 claims description 4
- 239000011347 resin Substances 0.000 claims description 4
- 229920005989 resin Polymers 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims 2
- 238000001312 dry etching Methods 0.000 description 17
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 14
- 238000012546 transfer Methods 0.000 description 9
- 239000000243 solution Substances 0.000 description 8
- 238000011161 development Methods 0.000 description 7
- 230000005669 field effect Effects 0.000 description 7
- 239000007789 gas Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 239000000203 mixture Substances 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001105 regulatory effect Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000010306 acid treatment Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000010295 mobile communication Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28581—Deposition of Schottky electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0277—Electrolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/949—Energy beam treating radiation resist on semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
- Electron Beam Exposure (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
に、ゲート長又は配線幅が0.1μm〜0.2μm程度
にまで微細化される半導体装置の製造方法に関する。
に向けて、未だ広大な周波数資源を有する、周波数が3
0GHz以上のミリ波帯域の、マルチメディア移動体通
信、無線LAN及び自動車衝突防止用レーダー等への応
用が期待されている。動作周波数にミリ波帯域を用いる
超高周波デバイスの実現にはゲート長の短縮が必須であ
り、具体的には0.1μm〜0.2μm程度のゲート形
成方法を確立する必要がある。ところが、ゲート長を短
縮するとゲート抵抗が上昇するため、このような短ゲー
ト長化は高周波帯域におけるゲインの低下やノイズ特性
の劣化の一因となる。短ゲート長化と低ゲート抵抗化と
の双方を実現する手段としてゲートの基板面に接触する
下部を微細化すると共に上部の断面積を大きくする、い
わゆるT型形状又はマッシュルーム形状のゲート構造が
有効であり、超高周波用電界効果型トランジスタ(FE
T)において広く用いられている。
体装置の製造方法について図面を参照しながら説明す
る。なお、本願においては、T型形状を有するT型ゲー
ト電極の低抵抗化を図るために相対的に大きく形成され
ている上部側を頂部と呼び、該頂部から下方に延び、短
ゲート長化を図るために相対的に小さく形成されている
下部側を脚部と呼ぶこととする。
ectron Beam;以下、EBと略称する。)露
光を用いたT型ゲート電極の製造方法の工程順の断面構
成を示している。ここではEBレジストに、それぞれ一
般的であって、感度が互いに異なる2層のポリメチルメ
タクリレート(以下、PMMAと略称する。)を用いた
例を示す。
板101上に、高分子量で且つ低感度のPMMAからな
る下層のレジスト膜102と、低分子量で且つ高感度の
PMMAからなる上層のレジスト膜103とを順次塗布
する。その後、図8(b)に示すように、上層のレジス
ト膜103におけるゲート電極の頂部形成領域103a
に対して1回目のEB露光を行ない、図8(c)に示す
ように、上層のレジスト膜103に対して現像を行なう
ことにより、上層のレジスト膜103に頂部形成領域1
03aのレジストが除去されてなる開口部103bを形
成する。
ジスト膜102のゲート電極の脚部形成領域102aに
対して2回目のEB露光を行なった後、図9(a)に示
すように、下層のレジスト膜102に対して現像を行な
って、下層のレジスト膜102に脚部形成領域102a
のレジストが除去されてなる開口部102bを形成す
る。これにより、上層のレジスト膜103の開口部10
3b及び下層のレジスト膜102の開口部102bにT
型のゲート電極形成用のレジストパターンが得られる。
板101の上に全面にわたって金属膜104Aを蒸着
し、続いて、上層のレジスト膜103及び下層のレジス
ト膜102をリフトオフすることにより、金属膜104
AからなるT型ゲート電極104Bを得る。
来のT型ゲート電極を有する半導体装置の製造方法には
以下に示す2つの問題がある。
ているため、このEB露光用の装置には非常に大きな投
資が必要であり、また、スループットも小さいという問
題がある。
長を決定するのはPMMAからなるレジストの開口幅で
ある。ところが、PMMAはドライエッチングに対する
耐性が低いため、ウェットプロセス時のはっ水防止等を
目的とするドライエッチングを行なうと、エッチング速
度が大きいためゲート長が大きくなるという問題があ
る。さらに、金属をPMMA上に蒸着する際に、該PM
MAは耐熱性が低いため、パターン開口部で熱変形を起
こすという問題がある。
ープットで且つEB露光並みの微細なパターンニングを
行なえるようにすることを目的とする。
め、本発明は、半導体装置の微細パターンの形成に、
(1) 紫外線(i線)に対して感度を持たないレジス
ト膜を基板上に塗布する工程と、(2) レジスト膜の
上にバッファ膜及び紫外線に対して感度を持つ転写用レ
ジスト膜を塗布し、その後、紫外線を用いて転写用レジ
スト膜に開口パターンを形成し且つレジスト膜に該開口
パターンを転写する工程と、(3) 転写用レジスト膜
を除去した後、転写された開口パターンを含むレジスト
膜の全面に化学増幅型で且つ紫外線に対して感度を持つ
ミキシング層形成用レジスト膜を塗布することにより、
レジスト膜とミキシング層形成用レジスト膜との界面に
ミキシング層を形成する工程とを備えている。
置の製造方法は、半導体基板の上に、頂部と該頂部から
下方に延びる脚部とからなるT型のゲート電極を形成す
る半導体装置の製造方法であって、半導体基板の上に紫
外線に対して反応しない第1のレジスト膜を塗布する工
程と、第1のレジスト膜の上に、該第1のレジスト膜と
該第1のレジスト膜の上に塗布される第2のレジスト膜
とが互いに混合することを防止するバッファ膜を形成す
る工程と、バッファ膜の上に紫外線に対して反応する第
2のレジスト膜を塗布する工程と、第2のレジスト膜に
対して紫外線を照射することにより、第2のレジスト膜
をパターンニングした後、パターンニングされた第2の
レジスト膜を現像することにより、第2のレジスト膜に
第1の開口部を形成する工程と、バッファ膜における第
2のレジスト膜の第1の開口部に露出する領域を除去す
る工程と、第2のレジスト膜及びバッファ膜をマスクと
して第1のレジスト膜に対してエッチングを行なうこと
により、第1のレジスト膜に第2のレジスト膜の第1の
開口部が転写された第2の開口部を形成する工程と、第
2のレジスト膜及びバッファ膜を除去した後、半導体基
板の上に全面にわたって紫外線に対して反応する第3の
レジスト膜を塗布することにより、第1のレジスト膜と
第3のレジスト膜との界面に、該第1のレジスト膜と該
第3のレジスト膜とが混合してなるミキシング層を形成
する工程と、第3のレジスト膜に対して紫外線を照射す
ることにより、第3のレジスト膜をパターンニングした
後、パターンニングされた第3のレジスト膜を現像する
ことにより、第3のレジスト膜にゲート電極の頂部形成
領域となる上層開口部を形成すると共に、第1のレジス
ト膜の第2の開口部の壁面がミキシング層により覆わ
れ、ゲート電極の脚部形成領域となる下層開口部を形成
する工程と、半導体基板の上における下層開口部及び上
層開口部に導体膜を充填することにより、導体膜からな
るT型のゲート電極を形成する工程とを備えている。
板上に、紫外線に対して感度を持たない電子線露光用の
第1のレジスト膜とバッファ膜とi線露光用の第2のレ
ジスト膜とを順次塗布した後、転写用の第2のレジスト
膜の開口パターンを第1のレジスト膜に転写する。その
後、開口パターンを含む第1のレジスト膜の上に全面
に、該第1のレジスト膜と混合してミキシング層を形成
するミキシング層形成用の第3のレジスト膜を塗布した
後、該第3のレジスト膜に紫外線(i線)を用いたパタ
ーンニング及び現像を行なって、第3のレジスト膜に頂
部用の上層開口部を形成すると共に第1のレジスト膜に
脚部用の下層開口部を形成する。従って、下層開口部の
壁面は、第1のレジスト膜と第3のレジスト膜とが混合
してなるミキシング層に覆われるため、そのミキシング
層の膜厚分だけ下層開口部の開口幅が小さくなるので、
EB露光を用いることなく、該開口幅をEB露光並みに
微細化できる。さらに、第1のレジスト膜と第2のレジ
スト膜との間に第1及び第2のレジスト膜同士が互いに
混合することを防止するバッファ膜を形成するため、第
1のレジスト膜の第2の開口部の形状が崩れることがな
い。
は、半導体基板の上に紫外線に対して反応しない第1の
レジスト膜を塗布する工程と、第1のレジスト膜の上
に、該第1のレジスト膜と該第1のレジスト膜の上に塗
布される第2のレジスト膜とが互いに混合することを防
止するバッファ膜を形成する工程と、バッファ膜の上に
紫外線に対して反応する第2のレジスト膜を塗布する工
程と、第2のレジスト膜に対して紫外線を照射すること
により、第2のレジスト膜をパターンニングした後、パ
ターンニングされた第2のレジスト膜を現像することに
より、第2のレジスト膜に第1の開口部を形成する工程
と、バッファ膜における第2のレジスト膜の第1の開口
部に露出する領域を除去する工程と、第2のレジスト膜
及びバッファ膜をマスクとして第1のレジスト膜に対し
てエッチングを行なうことにより、第1のレジスト膜に
第2のレジスト膜の第1の開口部が転写された第2の開
口部を形成する工程と、第2のレジスト膜及びバッファ
膜を除去した後、半導体基板の上に全面にわたって紫外
線に対して反応する第3のレジスト膜を塗布することに
より、第1のレジスト膜と第3のレジスト膜との界面
に、該第1のレジスト膜と該第3のレジスト膜とが混合
してなるミキシング層を形成する工程と、第3のレジス
ト膜を現像することにより、第1のレジスト膜に第2の
開口部の壁面がミキシング層により覆われてなる第3の
開口部を形成する工程と、半導体基板の上における第3
の開口部に導体膜を充填することにより、導体膜からな
る配線パターンを形成する工程とを備えている。
板上に、紫外線に対して感度を持たない電子線露光用の
第1のレジスト膜とバッファ膜とi線露光用の第2のレ
ジスト膜とを順次塗布した後、転写用の第2のレジスト
膜の開口パターンを第1のレジスト膜に転写する。その
後、開口パターンを含む第1のレジスト膜の上に全面
に、該第1のレジスト膜と混合してミキシング層を形成
するミキシング層形成用の第3のレジスト膜を塗布した
後、該第3のレジスト膜を露光せずに現像することによ
り、第1のレジスト膜の第2の開口部の壁面がミキシン
グ層により覆われた第3の開口部を形成する。従って、
第3の開口部の壁面は、第1のレジスト膜と第3のレジ
スト膜とが混合してなるミキシング層に覆われるため、
そのミキシング層の膜厚分だけ第3の開口部の開口幅が
小さくなるので、EB露光を用いることなく、該開口幅
をEB露光並みに微細化できる。さらに、第1のレジス
ト膜と第2のレジスト膜との間に第1及び第2のレジス
ト膜同士が互いに混合することを防止するバッファ膜を
形成するため、第1のレジスト膜の第2の開口部の形状
が崩れることがない。
いて、第1のレジスト膜がポリメチルメタクリレート
(PMMA)を含むレジストからなることが好ましい。
いて、バッファ膜がポリジメチルグルタルイミド(PM
GI)を含むレジストからなることが好ましい。
いて、バッファ膜が金属からなることが好ましい。
いて、第2のレジスト膜がエチルセロソルブアセテート
とノボラック樹脂とを含むレジストからなることが好ま
しい。
いて、第3のレジスト膜がプロピレングリコールモノメ
チルエーテルアセテート(PGMEA)とメタクリル樹
脂とを含むレジストからなることが好ましい。
の実施形態について図面を参照しながら説明する。
る半導体装置の製造方法であって、T型ゲート電極を持
つ電界効果型トランジスタの製造方法の工程順の断面構
成を示している。まず、図1(a)に示すように、例え
ば、上部にGaAs系の半導体結晶がヘテロ接合されて
なるエピタキシャル層11aを有するGaAsからなる
基板11に、ホウ素(B)イオン又は酸素(O)イオン
を注入することにより選択的に素子分離領域11bを形
成する。ここで、素子分離領域11bを形成する代わり
に、該素子分離領域11bに対してメサエッチングを行
なって該素子分離領域11bを除去してもよい。その
後、エピタキシャル層11aの上面に、基板11と、該
基板11の上面に塗布するレジスト膜との密着性を高め
るためのSiN等からなり膜厚が約20nmの絶縁膜1
2を形成する。
用でPMMAを主成分とする第1のレジスト膜13を塗
布し、該第1のレジスト膜13に対して所定のベーキン
グを行なう。第1のレジスト膜13の膜厚はT型ゲート
電極の高さ寸法を規制し、脚部を高さ方向に大きくする
とゲート電極と基板及びオーミック電極間の寄生容量が
低減するため、該膜厚は高周波動作に大きな影響を与え
る。一方、第1のレジスト膜13の膜厚を厚くし過ぎる
とゲート長とのアスペクト比が大きくなるため、T型ゲ
ート電極の脚部と頂部との接続が不充分となるので、ゲ
ート抵抗が増加する。従って、本実施形態においては、
第1のレジスト膜13の膜厚を100nm〜200nm
程度とする。
ジスト膜13の上面に、EB露光用でポリジメチルグル
タルイミド(以下、PMGIと略称する。)を主成分と
し、第1のレジスト膜13と混合しないポジ型レジスト
からなるバッファ膜14を塗布し、第1のレジスト膜1
3と同様に所定のベーキングを行なう。ここで、バッフ
ァ膜14の膜厚はパターンニングの精度を上げるには薄
ければ薄い程良い。
膜14の上に、波長が365nmの紫外線であるi線に
対して感光するポジ型レジストであり、エチルセロソル
ブアセテートとノボラック樹脂とを主成分とするTHM
R−ip3000からなる転写用レジスト膜としての第
2のレジスト膜15を塗布する。その後、i線ステッパ
を用いて第2のレジスト膜15に対して選択的に露光
し、現像液であるテトラメチルアンモニウムハイドロオ
キサイド(以下、TMAHと略称する。)を用いて現像
を行なって、第2のレジスト膜15に、例えば、第1の
開口部15aのようにパターンニングを施す。ここで、
現像液のTMAHはバッファ膜14に対してもエッチン
グが進行するので、第2のレジスト膜15と共にバッフ
ァ膜14にも該第2のレジスト膜15の第1の開口部1
5aと同一寸法の開口部が形成されるように現像時間を
調節する。
口部15aを有する第2のレジスト膜15をマスクと
し、該第1のレジスト膜13に第1の開口部15aと同
一寸法の第2の開口部13aが形成されるように、すな
わち転写されるように、第1のレジスト膜13に対して
O2 ガスを用いた異方性のドライエッチングを行なう。
ジスト膜13とバッファ膜14とが互いに混合しないこ
と及び現像液が互いに異なることを利用して、i線ステ
ッパを用いて第2のレジスト膜15に対して全面的にi
線露光を行ない、続いて、現像液にTMAHを用いて5
分程度の現像を行なうことにより、第2のレジスト膜1
5及びバッファ膜14を除去する。
ジスト膜13にEB露光を用いずにパターンニングを施
すことができる。ここで、第2の開口部13aの開口幅
はi線パターンニングの解像限界で規制される寸法とな
り、通常は0.35μm程度となり、位相シフト法を用
いれば0.25μm程度となる。
の上に全面にわたってi線露光用で且つミキシング層形
成用の第3のレジスト膜16を塗布する。ここで、第3
のレジスト膜16には東京応化(株)製のネガ型レジス
トであるプロピレングリコールモノメチルエーテルアセ
テート(PGMEA)とメタクリル樹脂とを主成分とす
る商品名TLOR−N001(以下、TLORと略称す
る。)を用いる。第3のレジスト膜16はT型ゲート電
極の頂部の高さ寸法を規制し、一般にゲート電極形成用
の金属膜の膜厚はゲート抵抗を低減するために0.5μ
m以上に堆積する必要があり、ここでは第3のレジスト
膜16の膜厚を0.5μm〜1.5μm程度としてい
る。なお、このTLORは化学増幅型のレジストであっ
て、塗布後にはプリベーキング処理,露光処理,露光後
ベーキング(PEB;Post Exposure Ba
king)処理及び現像処理を順次行なう必要がある。
3のレジスト膜16を塗布した後のいずれかの処理にお
いて、第3のレジスト膜16における第1のレジスト膜
13側に、第3のレジスト膜16と第1のレジスト膜1
3とが混合してなるミキシング層17が形成される。こ
のミキシング層17は第1のレジスト膜13の第2の開
口部13aの壁面にも形成されるため、ミキシング層1
7が形成されることによって、第1のレジスト膜13に
おける第2の開口部13aの開口幅は両壁面を併せて約
150nm〜200nm程度小さくなり、その結果、こ
のような開口幅の微細化効果により、通常のi線パター
ニングの解像限界である0.35μmのパターン幅を
0.15μm程度にまで微細化することができる。
ジスト膜16におけるT型ゲート電極の頂部形成領域を
除く領域にi線露光を行なってパターンニングを施した
後、所定の現像を行なうことにより、第3のレジスト膜
16にはT型ゲート電極の頂部形成領域となる上層開口
部16aが形成されると共に、第1のレジスト膜13の
第2の開口部13aにはその壁面及び周辺部がミキシン
グ層17に覆われてなり、T型ゲート電極の微細化され
た脚部形成領域となる下層開口部17aが形成される。
炭素(CF4 )等のガスを用いて、絶縁膜12における
ミキシング層17の下層開口部17aに露出する領域に
対してドライエッチングを行なうことにより、脚部形成
領域の一部となる開口部12aを形成する。その後、O
2 プラズマを用いて、エピタキシャル層11a上の開口
部12aに露出する領域に対して、ドライリセスエッチ
ングの前行程である酸処理時のはっ水防止を目的とする
ドライエッチング行なう。このときに、ミキシング層1
7はPMMA単体の場合と比較して、耐熱性と、O2や
CF4 等のプラズマに対する耐ドライエッチング性に優
れており、このミキシング層17によってドライエッチ
ングによる下層開口部17aの開口寸法の拡大を防ぐこ
とができる。
シャル層11aに対してドライリセスによるリセスエッ
チングを行なって、エピタキシャル層11aに含まれる
ショットキー層を露出させるリセス部11cを形成し、
その後、図3(c)に示すように、EB蒸着法を用い
て、基板11上の全面にわたってTi/Pt/Au(5
0nm/50nm/400nm)からなるT型ゲート電
極形成用の金属膜18Aを蒸着する。その後、図3
(d)に示すように、第1のレジスト膜13,ミキシン
グ層17及び第3のレジスト膜16をリフトオフするこ
とにより、金属膜18Aからなり、頂部18aと該頂部
18aから下方に延びる脚部18bとから構成されるT
型ゲート電極18Bを形成する。
シャル層11aの上におけるソース・ドレイン電極形成
領域に開口部19aをそれぞれ有するレジストパターン
19を形成した後、CF4 ガスを用いて絶縁膜12に対
してドライエッチングを行なって、絶縁膜12のソース
・ドレイン電極形成領域を除去する。その後、基板11
の上に全面にわたって、例えば、Auを含む金属膜20
Aを蒸着させ、レジストパターン19をリフトオフする
ことにより、図4(b)に示すように、金属膜20Aか
らなるソース電極20B及びドレイン電極20Cをそれ
ぞれ形成する。
ート電極18Bの脚部18b形成用の開口部を形成する
第1のレジスト膜13に、EB露光用のPMMAを用い
ているものの、第1のレジスト膜13の上にバッファ膜
14を挟んでi線露光用の第2のレジスト膜15を積層
する。その後、該第2のレジスト膜15に対して選択的
にi線露光を行なって、該第2のレジスト膜15に第1
の開口部15aを形成し、この開口パターンをバッファ
膜14及び第1のレジスト膜13に転写して、第1のレ
ジスト膜13に第2の開口部13aを形成する。
2の開口部13aの開口寸法はi線の解像度を越えるこ
とはないが、第1のレジスト膜13の上に、該第1のレ
ジスト膜13とミキシング層17を形成する化学増幅型
のTLORからなる第3のレジスト膜16を塗布するこ
とにより、第1のレジスト膜13の第2の開口部13a
の開口寸法が自己整合的に縮小される。
EB露光を用いることなく、より簡便でスループットが
大きいi線露光のみを用いてEB露光並みの微細化され
たT型ゲート電極18Bを実現できる。
び耐ドライエッチング性に劣るPMMAを用いても、該
PMMAが第2の開口部13aも含めて、耐熱性及び耐
ドライエッチング性に優れたミキシング層17に全面的
に覆われるため、ミキシング層17の下層開口部17a
の微細化構造が製造工程中に変形することなく確実に保
持される。
る、T型ゲート電極18Bの頂部形成領域となる上層開
口部16aは、ネガ型レジストを用いているため、頂部
側の開口寸法が脚部側の開口寸法よりも小さくなるの
で、T型ゲート電極18Bを形成する際のリフトオフ時
に金属膜18AとT型ゲート電極18Bの頂部18aと
を容易に分離できる。
形態においては、バッファ膜14にEB露光用のPMG
Iからなるレジストを用いたが、膜厚が100nm程度
のチタン(Ti)又はアルミニウム(Al)からなる金
属膜であってもよい。
レジスト膜15の第1の開口部15aを形成する際には
該金属膜に開口部が形成されず、代わりに、次の図2
(a)に示した第1のレジスト膜13に第2の開口部1
3aを形成する工程において、CF4 ガスを用いて異方
性ドライエッチングを行なって開口する。
2のレジスト膜15の現像液TMAHを用いた除去工程
では除去されないため、この後に別工程を設け、該金属
膜をフッ化水素(HF)水溶液を用いて除去する必要が
ある。
について図面を参照しながら説明する。
ランジスタにおける短ゲート長化を容易に実現できる製
造方法を説明したが、配線パターンやトランジスタ等の
電極との接続孔であるコンタクトホール、それに多層配
線構造における異層間の配線層同士を接続するビアホー
ル等も微細化が進んでいる。
る半導体装置のコンタクトホールの製造方法の工程順の
断面構成を示している。図5(a)に示すように、例え
ば、シリコン(Si)からなる基板31には、素子分離
領域となるフィールド酸化膜32によって互いに分離さ
れ、それぞれポリシリコンからなるゲート電極33を有
する複数のMOSFET34が形成され、基板31上に
は全面にわたって、例えば、二酸化シリコン(SiO
2 )からなる絶縁膜35が形成されている。
用でPMMAを主成分とする第1のレジスト膜36を塗
布し、該第1のレジスト膜36に対して所定のベーキン
グを行なう。その後、第1のレジスト膜36の上面に、
EB露光用でPMGIを主成分とするポジ型レジストか
らなるバッファ膜37を塗布し、その後、第1のレジス
ト膜36と同様に所定のベーキングを行なう。さらに、
バッファ膜37の上面に、転写用レジスト膜となるi線
露光用のポジ型レジストであるTHMR−ip3000
からなる第2のレジスト膜38を塗布する。ここで、前
述したように、バッファ膜37は、第1のレジスト膜3
6と該第1のレジスト膜36の上に塗布される第2のレ
ジスト膜38との混合防止用であって、その膜厚は薄い
程良い。
ッパを用いて第2のレジスト膜38に対して選択的に露
光し、現像液にTMAHを用いて第2のレジスト膜38
を現像して、例えば、第1の開口部38aのようにパタ
ーンニングを施す。このときの現像工程において、バッ
ファ膜37に対しても第2のレジスト膜38の各第1の
開口部38aと同一寸法の開口部がそれぞれ形成される
ように現像時間を調節する。
口部38aを有する第2のレジスト膜38をマスクと
し、該第1のレジスト膜36に第1の開口部38aと同
一寸法の第2の開口部36aがそれぞれ形成されるよう
に、すなわち転写されるように、第1のレジスト膜36
に対してO2 ガスを用いた異方性のドライエッチングを
行なう。
ジスト膜36とバッファ膜37とが互いに混合しないこ
とと現像液が互いに異なることを利用して、i線ステッ
パを用いて第2のレジスト膜38に対して全面的にi線
露光を行ない、続いて、現像液にTMAHを用いて5分
程度の現像を行なうことにより、第2のレジスト膜38
及びバッファ膜37を除去する。
ジスト膜36に、EB露光を行なうことなくパターンニ
ングを施すことができる。ここで、第2の開口部36a
の開口幅はi線パターンニングの解像限界で規制される
寸法となり、通常は0.35μm程度となり、位相シフ
ト法を用いれば0.25μm程度となる。
の上に全面にわたってi線露光用ネガ型レジストで且つ
ミキシング層形成用の、TLORを用いた第3のレジス
ト膜39を塗布する。なお、このTLORは化学増幅型
のレジストであって、通常、塗布後にはプリベーキング
処理,露光処理,露光後ベーキング(PEB)処理及び
現像処理を順次行なう必要がある。
3のレジスト膜39を塗布した後のいずれかの処理にお
いて、第3のレジスト膜39における第1のレジスト膜
36側に、第3のレジスト膜39と第1のレジスト膜3
6とが混合してなるミキシング層40が形成される。こ
のミキシング層40は第1のレジスト膜36の各第2の
開口部36aの壁面にもそれぞれ形成されるため、ミキ
シング層40が形成されることによって、第1のレジス
ト膜36における各第2の開口部36aの開口幅は両壁
面を併せて約150nm〜200nm程度小さくなり、
その結果、このような開口幅の微細化効果により、通常
のi線パターニングの解像限界である0.35μmのパ
ターン幅を0.15μm程度にまで微細化することがで
きる。
ンニングが不要であるため、第3のレジスト膜39に対
して露光することなく現像を行なう。
ジスト膜36及び該第1のレジスト膜36を保護し且つ
微細化を実現するミキシング層40をマスクとして、絶
縁膜35に対してCF4 等のガスを用いて異方性のドラ
イエッチングを行ない、その後、図7(b)に示すよう
に、第1のレジスト膜36及びミキシング層40を除去
することにより、該絶縁膜35に第3の開口部としての
コンタクトホール35aを形成する。
スパッタ法を用いて、基板31の上に全面にTi/Ti
N/Al−Cuが積層されてなる金属膜を蒸着し、フォ
トリソグラフィーを用いて該金属膜をパターンニングす
ることにより配線パターン41を形成する。
クトホール用の開口部を形成する第1のレジスト膜36
に、EB露光用のPMMAを用いているものの、第1の
レジスト膜36の上にバッファ膜37を挟んでi線露光
用の第2のレジスト膜38を積層する。その後、該第2
のレジスト膜38に対して選択的にi線露光を行なって
第1の開口部38aを形成し、この開口パターンをバッ
ファ膜37及び第1のレジスト膜36に転写して、第1
のレジスト膜36に第2の開口部36aを形成する。
2の開口部36aの開口寸法はi線の解像度を越えるこ
とはないが、第1のレジスト膜36の上に、該第1のレ
ジスト膜36とミキシング層40を形成する化学増幅型
のTLORからなる第3のレジスト膜39を塗布するこ
とにより、第1のレジスト膜36の第2の開口部36a
の開口寸法が自己整合的に縮小される。
さいEB露光を用いることなく、より簡便でスループッ
トが大きいi線露光のみを用いてEB露光並みの微細化
されたコンタクトホール35aを実現できる。
び耐ドライエッチング性に劣るPMMAを用いても、該
PMMAが第2の開口部36aも含めて、耐熱性及び耐
ドライエッチング性に優れたミキシング層40に全面的
に覆われるため、ミキシング層40により形成される微
細化構造が製造工程中に変形することなく確実に保持さ
れる。
ン41に1層のみを示したが、多層配線パターンに適用
できることはいうまでもない。
極と絶縁膜35の上面に設けられる配線パターン41と
を電気的に接続するためのコンタクトホール35aの微
細化を例に挙げたが、これに限らず、ビアホールや、さ
らには配線パターン本体の微細化にも同様に適用でき
る。
造方法によると、紫外線に対して感度を持たない第1の
レジスト膜の開口部の壁面は、第1のレジスト膜と第3
のレジスト膜とが混合してなるミキシング層に覆われる
ため、該ミキシング層の膜厚分だけ下層開口部の開口幅
が小さくなるので、高コストで且つ低スループットのE
B露光を用いることなく、例えば、i線露光を用いて、
該開口幅をEB露光並みに微細化できる。
ト膜との間に第1及び第2のレジスト膜同士が互いに混
合しないようにするためのバッファ膜を形成するため、
第1のレジスト膜の第2の開口部の形状が崩れることな
く、確実に微細化を実現できる。
る場合には、該PMMAは相対的に耐熱性及び耐ドライ
エッチング性に劣るものの、該PMMAを覆うミキシン
グ層は、一般にPMMAよりも耐熱性及び耐ドライエッ
チング性に優れるため、ミキシング層からなる微細化構
造は製造中にも確実に維持される。
いて、第1のレジスト膜がポリメチルメタクリレート
(PMMA)を含むレジストからなると、第3のレジス
ト膜にTLORを用いた場合には、ミキシング層が確実
に形成される。
いて、バッファ膜がポリジメチルグルタルイミド(PM
GI)を含むレジストからなると、該PMGIは紫外線
に対して感度を持たない第1のレジスト膜と混合しない
ため、第1のレジスト膜と第2のレジスト膜とが互いに
混合することを確実に防止するので、第1のレジスト膜
に所望のパターンニングを施すことができる。
いて、バッファ膜が金属からなると、該金属は、第1の
レジスト膜と第2のレジスト膜とが互いに混合すること
を確実に防止するので、第1のレジスト膜に所望のパタ
ーンニングを施すことができる。
いて、第2のレジスト膜がエチルセロソルブアセテート
とノボラック樹脂とを含むレジストからなると、該レジ
ストは、紫外線のうちのi線と確実に反応するため、i
線ステッパを用いて第2のレジスト膜に所望のパターン
ニングを確実に施すことができる。
いて、第3のレジスト膜がプロピレングリコールモノメ
チルエーテルアセテート(PGMEA)とメタクリル樹
脂とを含むレジストからなると、第1のレジスト膜にP
MMAを用いる場合には、ミキシング層が確実に形成さ
れる。
造方法であって、T型ゲート電極を持つ電界効果型トラ
ンジスタの製造方法の工程順の構成断面図である。
造方法であって、T型ゲート電極を持つ電界効果型トラ
ンジスタの製造方法の工程順の構成断面図である。
造方法であって、T型ゲート電極を持つ電界効果型トラ
ンジスタの製造方法の工程順の構成断面図である。
造方法であって、T型ゲート電極を持つ電界効果型トラ
ンジスタの製造方法の工程順の構成断面図である。
けるコンタクトホールの製造方法の工程順の構成断面図
である。
けるコンタクトホールの製造方法の工程順の構成断面図
である。
けるコンタクトホールの製造方法の工程順の構成断面図
である。
方法の工程順の構成断面図である。
方法の工程順の構成断面図である。
転写用レジスト膜) 15a 第1の開口部 16 第3のレジスト膜(TLOR:ミキシング層形
成用レジスト膜) 16a 上層開口部 17 ミキシング層 17a 下層開口部 18A 金属膜 18B ゲート電極 18a 頂部 18b 脚部 19 レジストパターン 19a 開口部 20A 金属膜 20B ソース電極 20C ドレイン電極 31 基板 32 フィールド酸化膜 33 ゲート電極 34 MOSFET 35 絶縁膜 35a コンタクトホール(第3の開口部) 36 第1のレジスト膜(PMMA) 36a 第2の開口部 37 バッファ膜(PMGI) 38 第2のレジスト膜(THMR−ip3000:
転写用レジスト膜) 38a 第1の開口部 39 第3のレジスト膜(TLOR:ミキシング層形
成用レジスト膜) 40 ミキシング層 41 配線パターン
Claims (7)
- 【請求項1】 半導体基板の上に、頂部と該頂部から下
方に延びる脚部とからなるT型のゲート電極を形成する
半導体装置の製造方法であって、 前記半導体基板の上に紫外線に対して反応しない第1の
レジスト膜を塗布する工程と、 前記第1のレジスト膜の上に、該第1のレジスト膜と該
第1のレジスト膜の上に塗布される第2のレジスト膜と
が互いに混合することを防止するバッファ膜を形成する
工程と、 前記バッファ膜の上に紫外線に対して反応する前記第2
のレジスト膜を塗布する工程と、 前記第2のレジスト膜に対して紫外線を照射することに
より、前記第2のレジスト膜をパターンニングした後、
パターンニングされた前記第2のレジスト膜を現像する
ことにより、前記第2のレジスト膜に第1の開口部を形
成する工程と、 前記バッファ膜における前記第2のレジスト膜の前記第
1の開口部に露出する領域を除去する工程と、 前記第2のレジスト膜及びバッファ膜をマスクとして前
記第1のレジスト膜に対してエッチングを行なうことに
より、前記第1のレジスト膜に前記第2のレジスト膜の
前記第1の開口部が転写された第2の開口部を形成する
工程と、 前記第2のレジスト膜及びバッファ膜を除去した後、前
記半導体基板の上に全面にわたって紫外線に対して反応
する第3のレジスト膜を塗布することにより、前記第1
のレジスト膜と前記第3のレジスト膜との界面に、該第
1のレジスト膜と該第3のレジスト膜とが混合してなる
ミキシング層を形成する工程と、 前記第3のレジスト膜に対して紫外線を照射することに
より、前記第3のレジスト膜をパターンニングした後、
パターンニングされた前記第3のレジスト膜を現像する
ことにより、前記第3のレジスト膜に前記ゲート電極の
頂部形成領域となる上層開口部を形成すると共に、前記
第1のレジスト膜の前記第2の開口部の壁面が前記ミキ
シング層により覆われ、前記ゲート電極の脚部形成領域
となる下層開口部を形成する工程と、 前記半導体基板の上における前記下層開口部及び上層開
口部に導体膜を充填することにより、前記導体膜からな
るT型のゲート電極を形成する工程とを備えていること
を特徴とする半導体装置の製造方法。 - 【請求項2】 半導体基板の上に紫外線に対して反応し
ない第1のレジスト膜を塗布する工程と、 前記第1のレジスト膜の上に、該第1のレジスト膜と該
第1のレジスト膜の上に塗布される第2のレジスト膜と
が互いに混合することを防止するバッファ膜を形成する
工程と、 前記バッファ膜の上に紫外線に対して反応する前記第2
のレジスト膜を塗布する工程と、 前記第2のレジスト膜に対して紫外線を照射することに
より、前記第2のレジスト膜をパターンニングした後、
パターンニングされた前記第2のレジスト膜を現像する
ことにより、前記第2のレジスト膜に第1の開口部を形
成する工程と、 前記バッファ膜における前記第2のレジスト膜の前記第
1の開口部に露出する領域を除去する工程と、 前記第2のレジスト膜及びバッファ膜をマスクとして前
記第1のレジスト膜に対してエッチングを行なうことに
より、前記第1のレジスト膜に前記第2のレジスト膜の
前記第1の開口部が転写された第2の開口部を形成する
工程と、 前記第2のレジスト膜及びバッファ膜を除去した後、前
記半導体基板の上に全面にわたって紫外線に対して反応
する第3のレジスト膜を塗布することにより、前記第1
のレジスト膜と前記第3のレジスト膜との界面に、該第
1のレジスト膜と該第3のレジスト膜とが混合してなる
ミキシング層を形成する工程と、 前記第3のレジスト膜を現像することにより、前記第1
のレジスト膜に前記第2の開口部の壁面が前記ミキシン
グ層により覆われてなる第3の開口部を形成する工程
と、 前記半導体基板の上における前記第3の開口部に導体膜
を充填することにより、前記導体膜からなる配線パター
ンを形成する工程とを備えていることを特徴とする半導
体装置の製造方法。 - 【請求項3】 前記第1のレジスト膜はポリメチルメタ
クリレートを含むレジストからなることを特徴とする請
求項1又は2に記載の半導体装置の製造方法。 - 【請求項4】 前記バッファ膜はポリジメチルグルタル
イミドを含むレジストからなることを特徴とする請求項
1又は2に記載の半導体装置の製造方法。 - 【請求項5】 前記バッファ膜は金属からなることを特
徴とする請求項1又は2に記載の半導体装置の製造方
法。 - 【請求項6】 前記第2のレジスト膜はエチルセロソル
ブアセテートとノボラック樹脂とを含むレジストからな
ることを特徴とする請求項1又は2に記載の半導体装置
の製造方法。 - 【請求項7】 前記第3のレジスト膜はプロピレングリ
コールモノメチルエーテルアセテートとメタクリル樹脂
とを含むレジストからなることを特徴とする請求項1又
は2に記載の半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11168298A JP3332851B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置の製造方法 |
US09/289,946 US6153499A (en) | 1998-04-22 | 1999-04-13 | Method of manufacturing semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11168298A JP3332851B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11307549A JPH11307549A (ja) | 1999-11-05 |
JP3332851B2 true JP3332851B2 (ja) | 2002-10-07 |
Family
ID=14567517
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11168298A Expired - Fee Related JP3332851B2 (ja) | 1998-04-22 | 1998-04-22 | 半導体装置の製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US6153499A (ja) |
JP (1) | JP3332851B2 (ja) |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6387783B1 (en) * | 1999-04-26 | 2002-05-14 | International Business Machines Corporation | Methods of T-gate fabrication using a hybrid resist |
JP3682920B2 (ja) * | 2001-10-30 | 2005-08-17 | 富士通株式会社 | 半導体装置の製造方法 |
US7923198B2 (en) | 2002-08-14 | 2011-04-12 | Fujitsu Limited | Method of manufacturing fine T-shaped electrode |
US7419894B2 (en) * | 2002-08-28 | 2008-09-02 | Fujitsu Limited | Gate electrode and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
JP4763218B2 (ja) * | 2002-08-28 | 2011-08-31 | 富士通株式会社 | ゲート電極の製造方法 |
JP2004241612A (ja) | 2003-02-06 | 2004-08-26 | Fujitsu Ltd | 半導体装置及びその製造方法 |
KR100546118B1 (ko) * | 2003-06-27 | 2006-01-24 | 주식회사 하이닉스반도체 | 미세 패턴 형성방법 |
JP3908213B2 (ja) | 2003-09-30 | 2007-04-25 | 富士通株式会社 | レジストパターンの形成方法及び半導体装置の製造方法 |
US7413942B2 (en) * | 2004-01-29 | 2008-08-19 | Rohm And Haas Electronic Materials Llc | T-gate formation |
JP4718145B2 (ja) * | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
KR100795242B1 (ko) * | 2006-11-03 | 2008-01-15 | 학교법인 포항공과대학교 | 반도체 소자의 게이트 형성 방법 및 그 게이트 구조 |
US7947545B2 (en) | 2007-10-31 | 2011-05-24 | Avago Technologies Wireless Ip (Singapore) Pte. Ltd. | Method for producing a transistor gate with sub-photolithographic dimensions |
JP5328334B2 (ja) * | 2007-12-21 | 2013-10-30 | キヤノン株式会社 | 液体吐出ヘッドの製造方法 |
JP5771120B2 (ja) * | 2011-10-28 | 2015-08-26 | 浜松ホトニクス株式会社 | 量子カスケードレーザの製造方法 |
US9728444B2 (en) * | 2015-12-31 | 2017-08-08 | International Business Machines Corporation | Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch |
CN109979991A (zh) * | 2019-04-16 | 2019-07-05 | 成都海威华芯科技有限公司 | 一种基于I-line和EBL制作T形栅的光刻工艺、T形栅和晶体管 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS52147063A (en) * | 1976-06-02 | 1977-12-07 | Toshiba Corp | Semiconductor electrode forming method |
US4283483A (en) * | 1979-07-19 | 1981-08-11 | Hughes Aircraft Company | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles |
JPH0355852A (ja) * | 1989-07-25 | 1991-03-11 | Sony Corp | 半導体装置の製造方法 |
JPH05152294A (ja) * | 1991-12-02 | 1993-06-18 | Mitsubishi Electric Corp | 微細パターンの形成方法と半導体装置の製造方法 |
JP2565119B2 (ja) * | 1993-11-30 | 1996-12-18 | 日本電気株式会社 | パターン形成方法 |
KR0166864B1 (ko) * | 1995-12-18 | 1999-02-01 | 구자홍 | 티-게이트 제조방법 |
US5776805A (en) * | 1995-12-29 | 1998-07-07 | Lg Semicon Co., Ltd. | Method for manufacturing MESFET |
TW301061B (en) * | 1996-06-07 | 1997-03-21 | Ind Tech Res Inst | Manufacturing method of submicron T-type gate |
JP2780704B2 (ja) * | 1996-06-14 | 1998-07-30 | 日本電気株式会社 | 半導体装置の製造方法 |
US6051454A (en) * | 1997-09-11 | 2000-04-18 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method for fabricating the same |
-
1998
- 1998-04-22 JP JP11168298A patent/JP3332851B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-13 US US09/289,946 patent/US6153499A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US6153499A (en) | 2000-11-28 |
JPH11307549A (ja) | 1999-11-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3332851B2 (ja) | 半導体装置の製造方法 | |
JP3406302B2 (ja) | 微細パターンの形成方法、半導体装置の製造方法および半導体装置 | |
KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
US6579757B2 (en) | Method for fabricating semiconductor device which prevents gates of a peripheral region from being oxidized | |
US6420097B1 (en) | Hardmask trim process | |
JP4015756B2 (ja) | 半導体装置の製造方法 | |
US20060121658A1 (en) | Method of manufacturing field effect transistor | |
EP0801418B1 (en) | Method for forming a T-shaped gate electrode in a semi-conductor device, and the T-shaped gate electrode | |
US20080124852A1 (en) | Method of forming T- or gamma-shaped electrode | |
US7915106B2 (en) | Method of fabricating T-gate | |
US6734528B2 (en) | Transistor with pi-gate structure and method for producing the same | |
JPH08162460A (ja) | 半導体装置および半導体装置の製造方法 | |
JPH06260509A (ja) | 半導体装置の製造方法 | |
JP2798041B2 (ja) | 半導体装置の製造方法 | |
JP2004055677A (ja) | 電界効果トランジスタのゲート電極とその作製方法 | |
KR100703998B1 (ko) | 넓은 머리를 갖는 게이트의 제조방법 | |
JP2597703B2 (ja) | 半導体装置の製造方法 | |
JPS62299033A (ja) | 半導体装置の製造方法 | |
JPH065565A (ja) | 半導体装置の製造方法 | |
JPH05326503A (ja) | 線パターンの形成方法 | |
JPH11150129A (ja) | 半導体装置及び半導体装置の製造方法 | |
JPH10199798A (ja) | 半導体装置の製造方法 | |
JPH0684954A (ja) | 半導体装置の製造方法 | |
JPH07240425A (ja) | 半導体装置の製造方法 | |
JPH0831844A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070726 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080726 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090726 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100726 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110726 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |