KR100703998B1 - 넓은 머리를 갖는 게이트의 제조방법 - Google Patents
넓은 머리를 갖는 게이트의 제조방법 Download PDFInfo
- Publication number
- KR100703998B1 KR100703998B1 KR1020040077420A KR20040077420A KR100703998B1 KR 100703998 B1 KR100703998 B1 KR 100703998B1 KR 1020040077420 A KR1020040077420 A KR 1020040077420A KR 20040077420 A KR20040077420 A KR 20040077420A KR 100703998 B1 KR100703998 B1 KR 100703998B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- head
- pattern
- manufacturing
- wide
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 26
- 239000004065 semiconductor Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims abstract description 21
- 238000000034 method Methods 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims description 6
- 230000008021 deposition Effects 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 4
- 238000010030 laminating Methods 0.000 claims description 3
- 230000006866 deterioration Effects 0.000 abstract description 8
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 3
- 230000005669 field effect Effects 0.000 abstract description 2
- 230000002542 deteriorative effect Effects 0.000 abstract 1
- 239000003989 dielectric material Substances 0.000 description 6
- 238000000151 deposition Methods 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000018109 developmental process Effects 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000007261 regionalization Effects 0.000 description 2
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 1
- CRWSWMKELFKJMC-UHFFFAOYSA-N CC.F.F.F.F.F.F Chemical compound CC.F.F.F.F.F.F CRWSWMKELFKJMC-UHFFFAOYSA-N 0.000 description 1
- 229910003902 SiCl 4 Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000001153 fluoro group Chemical class F* 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- UNRFQJSWBQGLDR-UHFFFAOYSA-N methane trihydrofluoride Chemical compound C.F.F.F UNRFQJSWBQGLDR-UHFFFAOYSA-N 0.000 description 1
- 239000005049 silicon tetrachloride Substances 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/74—Thyristor-type devices, e.g. having four-zone regenerative action
- H01L29/744—Gate-turn-off devices
- H01L29/745—Gate-turn-off devices with turn-off by field effect
- H01L29/7455—Gate-turn-off devices with turn-off by field effect produced by an insulated gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13063—Metal-Semiconductor Field-Effect Transistor [MESFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13064—High Electron Mobility Transistor [HEMT, HFET [heterostructure FET], MODFET]
Abstract
본 발명은 넓은 머리를 갖는 게이트의 제조방법에 관한 것으로, 금속-반도체 전계효과 트랜지스터(metal semiconductor field effect transistor: MESFET), 고전자 이동도 트랜지스터(high electron mobility transistor: HEMT) 등의 초고주파 및 밀리미터파용 반도체 소자 제조에 있어서, 게이트 다리 패턴용 유전체에 게이트 머리를 지지하는 지지용 축을 형성하여 게이트 다리를 중심으로 양쪽으로 게이트 머리를 받침으로써 게이트 머리가 지지되도록 한 넓은 머리를 갖는 게이트의 제조방법이다.
본 발명에 따른 지지용 축을 사용한 중앙에 칩(10)이 넓은 머리를 갖는 게이트의 제조방법에 의하면, 유전체를 사용한 미세한 크기의 게이트 길이를 가지면서도 넓은 게이트 머리를 갖게 하여 게이트의 단면적을 크게 함으로써 기생 정전 용량에 의한 반도체 소자 특성 저하를 방지할 수 있는 효과가 있으며, 또한 종래의 게이트 제조 방법에서 패턴만 추가하였기 때문에 제조 방법의 변화가 없으면서도 소자의 특성이 저하되지 않은 안정적인 게이트를 제조할 수 있고, 게이트의 신뢰성 및 재현성이 향상되는 효과가 있다.
반도체 소자, 초고주파 단일칩 집적회로, 게이트, 넓은 폭의 게이트 머리.
Description
도 1은 본 발명의 넓은 머리를 갖는 게이트의 제조 순서도,
도 1(a)는 에피층이 형성된 기판에 오믹 금속층 형성공정,
도 1(b)는 유전체 적층 및 게이트 다리 패턴 형성공정,
도 1(c)는 양성 레지스트 1, 2, 3 도포공정,
도 1(d)는 1차 조사 후 게이트 머리 형성공정,
도 1(e)는 2차 조사 후 게이트 다리 패턴 및 지지용 축 패턴 형성공정,
도 1(f)는 게이트 금속 및 지지용 축 금속 증착 후 양성 레지스트 제거공정,
도 2는 본 발명에 따라 지지용 축을 사용하여 제조된 넓은 머리를 갖는 게이트의 레지스트 패턴 사진.
<도면의 주요부분에 대한 부호의 설명>
11 : 반도체 기판 12 : 에피층
13 : 오믹 금속층 14 : 유전체
15 : 게이트 다리 패턴 16 : 레지스트 1
17 : 레지스트 2 18 : 레지스트 3
19 : 지지용 축 패턴 20 : 게이트 금속
21 : 지지용 축
본 발명은 넓은 머리를 갖는 게이트의 제조방법에 관한 것으로, 보다 상세히 말하면 금속-반도체 전계효과 트랜지스터(metal semiconductor field effect transistor: MESFET), 고전자 이동도 트랜지스터(high electron mobility transistor: HEMT) 등의 초고주파 및 밀리미터파용 반도체 소자 제조에 있어서, 게이트 다리 패턴용 구조물에 게이트 머리를 지지하는 지지용 축을 형성하여 넓은 폭의 게이트 머리를 갖는 것을 특징으로 하는 넓은 머리를 갖는 게이트의 제조방법에 관한 것이다.
초고주파 반도체 소자가 높은 이득과 낮은 잡음 특성을 얻기 위해서는 반도체 소자의 게이트 길이를 줄여 줘야만 한다. 또한 이는 소자의 고속 동작 특성을 평가하는 전류 이득 차단 주파수(current gain cut-off frequency)를 결정하는 주된 요인이 되기도 한다. 즉 게이트 길이가 짧아질수록 초고주파 반도체 소자는 높은 전류 이득 차단 주파수와 높은 이득 특성 및 낮은 잡음 특성을 갖는다. 따라서 많은 연구소에서 게이트 길이를 줄이기 위한 연구를 하고 있으며 그 방식 역시 다양하다. 그러나 게이트 길이가 작아짐에 따라 게이트 단면적이 감소된다면 게이트 저항의 증가로 인해 이득 감소 및 잡음 지수 증가 등의 특성 저하가 야기된다. 따라서 게이트의 길이를 줄이면서도 단면적을 증가시킬 수 있는 T형 또는 Γ형의 게 이트 구조에 관한 많은 연구를 하고 있다. T형 또는 Γ형 게이트는 게이트 길이를 결정하게 되는 게이트 다리(foot)와 게이트 단면적을 결정하게 되는 게이트 머리(head)고 구성된다. 이러한 T형 또는 Γ형 게이트를 사용하는 초고주파 반도체 소자의 특성을 향상시키기 위해서는 게이트 다리는 줄여주고 게이트 머리는 증가시키면 된다. 그러나 게이트 머리의 크기는 게이트 다리의 길이에 따라 크기가 제한된다. 게이트 길이는 작은데 반해 게이트 머리가 너무 넓어질 경우, 게이트 다리가 게이트 머리 중심에 정확히 위치하지 않으면 게이트가 한쪽으로 쓰러진다. 게이트 다리를 게이트 머리 중심에 정확하게 위치시키려면 패턴 정렬 정확도가 매우 높은 묘화 장비를 사용하여야 하며, 이들 장비는 상당히 고가이다. 또한 게이트 다리의 길이가 수십 nm의 범위로 작아질 경우에는 패턴 정렬을 정확하게 하기란 불가능에 가깝다.
이러한 문제를 해결하기 방법의 일원으로 유전체를 적층한 후 유전체에 게이트 다리를 형성하고 그 위에 게이트 머리를 형성하기도 한다. 그러나 이런 방식은 게이트 머리와 반도체 사이의 유전체에 의한 기생 정전 용량으로 인해 소자의 특성저하를 피할 수 없는 문제점이 있었다.
본 발명은 상기와 같은 종래의 방법에서의 문제점을 해소하기 위하여 개발된 것으로, 작은 게이트 길이를 가지면서 넓은 게이트 머리를 갖게 하여 게이트 단면적을 증가시키면서도 기생 정전 용량을 감소시켜 소자의 특성을 개선시킬 수 있게 되었다. 즉 게이트 다리 형성을 위한 유전체 위에 지지용 축을 사용하여 넓은 게이트 머리를 갖는 게이트를 구성하여, 폴리머(polymer) 계열의 고분자 중합체 또는 산화막 또는 질화막 등의 유전체를 사용하여 제조된 게이트에서 게이트 머리를 지지하기 위한 지지용 축을 세움으로써 게이트 길이에 비해 상당히 넓은 게이트 머리를 갖게 하여 게이트 저항을 줄일 수 있다. 또한 상기에서 언급한 게이트 머리와 반도체 사이의 유전체에 의한 기생 정전 용량으로 인한 소자의 특성저하를 방지할 수도 있게 되었다.
본 발명에 따른 넓은 머리를 갖는 게이트의 제조방법은 게이트 다리 패턴용 유전체에 게이트 머리를 지지하는 지지용 축을 형성하여 게이트 다리를 중심으로 양쪽으로 게이트 머리를 받침으로써 게이트 머리가 지지되도록 하여, 게이트 단면적을 증가시키고, 게이트 머리와 반도체 사이의 유전체로 인한 기생 정전 용량으로 인한 소자의 특성 저하를 방지한다.
이하, 첨부 도면을 참조하여 본 발명의 특징적인 구성과 작용효과를 상세히 설명한다.
넓은 게이트 머리를 갖게 하기 위하여 게이트 머리를 지탱하기 위한 지지용 축(21)을 유전체 위에 형성하여 게이트 다리를 중심으로 양쪽으로 게이트 머리를 받침으로써 게이트 머리가 지지되도록 한다.
본 발명에 따른 넓은 머리를 갖는 게이트의 제조방법은 에피층(12)의 형성된 반도체 기판(11) 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층(13)을 형성하는 제 1단계; 유전체(14) 적층 후 게이트 다리 패턴(15)을 형 성하여 게이트 다리를 형성하는 제 2단계; 3층 구조의 양성 레지스트(16)(17)(18) 도포 후 게이트 머리 패턴을 형성하는 제 3단계; 세 개의 게이트 다리 패턴을 노광하여 게이트 머리 지지용 축 패턴(19)과 게이트 다리 패턴을 형성하는 제 4단계; 게이트 금속(20) 및 지지용 축(21) 금속 증착 후 레지스트를 제거하는 제 5단계의 과정을 거쳐 제조된다.
도 1(a)는 전자가 이동할 수 있는 에피층(12)이 형성된 반도체 기판(11) 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층(13)을 형성하는 제 1단계를 나타낸 것이다. 오믹 금속층은 반도체와 도체간의 전류의 흐름을 원활하게 하여 초고주파 반도체 소자의 소스 전극과 드레인 전극에 사용되며, 패턴 형성 후 금속을 증착함으로써 형성된다.
도 1(b)는 유전체(14) 적층 후 식각 공정을 이용하여 게이트 다리 패턴을 형성하는 제 2단계를 나타낸 것이다. 유전체를 오믹 금속층이 형성된 반도체 기판에 적층하여 묘화 장비를 이용하여 미세한 패턴을 형성 후 유전체를 식각함으로써 게이트 다리 패턴(15)이 형성되어진다. 여기서 사용되는 유전체에는 폴리머(polymer) 계열의 고분자 중합체 또는 산화막 및 질화막 등을 사용할 수 있다. 유전체는 삼불화메탄(CHF3), 육불화에탄(C2F6) 및 사불화규소(SiF4) 등의 플로린(fluorine) 계열 또는 염소(Cl2), 삼염화붕소(BCl3) 및 사염화규소(SiCl4) 등의 클로린(chlorine) 계열의 가스를 사용한 건식식각 방법을 이용하여 패턴 형성이 가능하다. 이들 유전체는 이후에 사용되는 묘화 공정에는 영향을 받지 않으므로 게이트 머리 패턴 형성을 위한 레지스트들과는 영향을 받지 않는다.
도 1(c)는 3층 구조의 선택도가 다른 양성 레지스트 도포하는 제 3단계를 나타낸 것이다. 게이트 다리와 지지용 축 패턴을 위한 레지스트 1(16)과 게이트 머리 패턴을 위한 레지스트 2(17)와 레지스트 3(18)을 회전 도포 방법으로 순차적으로 도포한다.
도 1(d)는 1차 노광 후 현상 공정으로 게이트 머리 패턴을 형성하는 제 4단계를 나타낸 것이다. 게이트 머리가 오믹 금속층에 접촉되지 않고 충분한 넓이를 갖도록 게이트 머리 부분을 1차 노광 후 각기 다른 현상액을 이용하여 양성 레지스트 2와 레지스트 3을 현상함으로써 얻어진다.
도 1(e)는 2차 노광 및 현상 과정을 통하여 게이트 머리 지지용 축 패턴을 형성하고 게이트 다리 패턴 부근의 레지스트를 제거하는 제 5단계를 나타낸 것이다. 2차 노광은 게이트 머리를 지탱하기 위한 지지용 축 패턴(19)을 형성하고 상기 제 2단계에서 유전체 식각을 통해 얻어진 게이트 다리 패턴을 덮고 있는 레지스트 1을 현상과정에서 제거하기 위한 것이다. 2차 노광을 위한 패턴에서 레지스트 1을 제거하기 위한 패턴은 게이트 다리 패턴보다 큰 크기를 패턴을 사용하고 게이트 다리 패턴과 동일한 위치에 노광을 한다. 또한, 게이트 머리 지지용 축 패턴은 상기 레지스트 1 제거를 위한 패턴을 중심으로 양옆에 위치되도록 노광한다. 노광된 레지스트 1을 현상하면 게이트 머리 지지용 축 패턴이 형성되고 게이트 다리 패턴 부근의 레지스트 1이 제거되어 게이트 다리 패턴이 드러난다.
도 1(f)는 게이트 금속(20) 및 지지용 축(21) 금속 증착 후 레지스트를 제거 하는 제 6단계를 나타낸 것이다. 게이트 금속 증착시 게이트 머리 지지용 축 패턴에도 동시에 금속이 증착되어 게이트 제조와 동시에 게이트 머리 지지용 축(21) 제조도 이루어진다. 이러한 방법으로 제조된 지지용 축은 유전체 위에 형성되어 게이트 다리를 중심으로 양쪽으로 게이트 머리를 받침으로써 넓은 게이트 머리를 지지할 수 있다.
또한 게이트 머리가 지지용 축과 연결되었더라도 지지용 축과 유전체가 맞닿은 부분의 면적이 작아서, 게이트 금속과 반도체 사이의 유전체에 나타나는 기생 정전 용량에 의해 소자의 특성이 저하되는 종래의 문제점을 보완할 수 있다.
도 2는 도 1의 제 1단계에서 제 5단계까지의 공정 순서로 실제 제조된 지지용 축을 사용한 넓은 게이트 머리를 갖는 게이트의 레지스트 패턴의 사진이다. 본 발명에 의한 게이트 제조 방법은 종래의 게이트 제조 방법에서 패턴만 추가하였기 때문에 제조 방법의 변화가 없으면서도 소자의 특성이 저하되지 않은 안정적인 게이트를 제조할 수 있다.
이상에서 상술한 바와 같이 본 발명에 의한 넓은 머리를 갖는 게이트의 제조 방법은, 초고주파 및 밀리미터파용 반도체 소자 제조에 있어서, 유전체를 사용한 미세한 크기의 게이트 길이를 가지면서도 넓은 게이트 머리를 갖게 하여 게이트의 단면적을 크게 함으로써 기생 정전 용량에 의한 반도체 소자 특성 저하를 방지할 수 있는 효과가 있으며, 또한 종래의 게이트 제조 방법에서 패턴만 추가하였기 때문에 제조 방법의 변화가 없으면서도 소자의 특성이 저하되지 않은 안정적인 게이트를 제조할 수 있고, 게이트의 신뢰성 및 재현성이 향상되는 효과가 있다.
Claims (3)
- 삭제
- 에피층(12)의 형성된 반도체 기판(11) 위에 초고주파 반도체 소자의 소스 전극 및 드레인 전극용 오믹 금속층(13)을 형성하는 제 1단계;유전체(14) 적층 후 식각 공정을 이용하여 게이트 다리 패턴(15)을 형성하는 제 2단계;3층 구조의 선택도가 다른 양성 레지스트(16)(17)(18)를 도포하는 제 3단계;1차 노광 후 현상 공정으로 게이트 머리 패턴을 형성하는 제 4단계;2차 노광 및 현상 과정을 통하여 게이트 머리 지지용 축 패턴(19)을 형성하고 게이트 다리 패턴 부근의 레지스트를 제거하는 제 5단계;게이트 금속(20) 및 지지용 축(21) 금속 증착 후 레지스트를 제거하는 제 6단계로 이루어진 것을 특징으로 하는 넓은 머리를 갖는 게이트의 제조방법.
- 제 2 항에 있어서, 상기 제 4단계의 지지용 축 패턴 형성에 있어서, 게이트 다리를 중심으로 양옆으로 동일한 게이트 다리 패턴을 사용하는 것을 특징으로 하 는 넓은 머리를 갖는 게이트의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077420A KR100703998B1 (ko) | 2004-09-24 | 2004-09-24 | 넓은 머리를 갖는 게이트의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020040077420A KR100703998B1 (ko) | 2004-09-24 | 2004-09-24 | 넓은 머리를 갖는 게이트의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060028315A KR20060028315A (ko) | 2006-03-29 |
| KR100703998B1 true KR100703998B1 (ko) | 2007-04-04 |
Family
ID=37139108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020040077420A KR100703998B1 (ko) | 2004-09-24 | 2004-09-24 | 넓은 머리를 갖는 게이트의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100703998B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9166011B2 (en) | 2014-02-14 | 2015-10-20 | Electronics And Telecommunications Research Institute | Semiconductor device having stable gate structure and method of manufacturing the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052168A (ko) * | 1997-12-22 | 1999-07-05 | 정선종 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
| JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
| KR20000032233A (ko) * | 1998-11-13 | 2000-06-05 | 윤종용 | T자형 게이트를 갖는 모스 트랜지스터 및 그 제조방법 |
-
2004
- 2004-09-24 KR KR1020040077420A patent/KR100703998B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990052168A (ko) * | 1997-12-22 | 1999-07-05 | 정선종 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
| JPH11214404A (ja) * | 1998-01-20 | 1999-08-06 | Nec Corp | 半導体装置の製造方法 |
| KR20000032233A (ko) * | 1998-11-13 | 2000-06-05 | 윤종용 | T자형 게이트를 갖는 모스 트랜지스터 및 그 제조방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9166011B2 (en) | 2014-02-14 | 2015-10-20 | Electronics And Telecommunications Research Institute | Semiconductor device having stable gate structure and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20060028315A (ko) | 2006-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100620393B1 (ko) | 전계효과 트랜지스터 및 그의 제조 방법 | |
| JP4237203B2 (ja) | 不定形高電子移動度トランジスタの製造方法 | |
| KR100647459B1 (ko) | 티형 또는 감마형 게이트 전극의 제조방법 | |
| KR101775560B1 (ko) | 전계효과 트랜지스터 및 그 제조 방법 | |
| US6686300B2 (en) | Sub-critical-dimension integrated circuit features | |
| US9711611B2 (en) | Modified self-aligned contact process and semiconductor device | |
| JPH11307549A (ja) | 半導体装置の製造方法 | |
| US20140011351A1 (en) | Metal Layer End-Cut Flow | |
| KR0170498B1 (ko) | T형 게이트 전극의 형성방법 | |
| KR100703998B1 (ko) | 넓은 머리를 갖는 게이트의 제조방법 | |
| US11616129B2 (en) | Contact photolithography-based nanopatterning using photoresist features having re-entrant profiles | |
| US20040099891A1 (en) | Sub-critical-dimension integrated circuit features | |
| KR100662118B1 (ko) | 구조물을 이용한 게이트 및 그 제조방법 | |
| KR100849926B1 (ko) | 부정형 고 전자 이동도 트랜지스터 제조방법 | |
| KR100436566B1 (ko) | 초고주파 집적회로소자의 전계효과트랜지스터 제조방법 | |
| KR100633211B1 (ko) | 수소화 실세스퀴옥산을 이용한 게이트의 제조방법 및 그에의해 제조된 게이트 | |
| KR100466026B1 (ko) | 고집적 반도체 소자의 도전체 패턴 제조 방법 | |
| KR20100000586A (ko) | 전계효과트랜지스터(초고주파 집적회로소자)의제조방법 | |
| KR100672174B1 (ko) | 반도체 소자의 정렬키 형성 방법 | |
| KR101042709B1 (ko) | 반도체 장치의 제조 방법 | |
| KR101104251B1 (ko) | 반도체 장치의 제조 방법 | |
| US6300190B1 (en) | Method for fabricating semiconductor integrated circuit device | |
| KR100264532B1 (ko) | 모드 또는 문턱전압이 각기 다른 전계효과 트랜지스터 제조 방법 | |
| JP3309909B2 (ja) | 半導体装置の製造方法 | |
| KR100237758B1 (ko) | 반도체 소자의 금속라인 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| N231 | Notification of change of applicant | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20130408 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20140325 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20160311 Year of fee payment: 10 |
|
| FPAY | Annual fee payment |
Payment date: 20170303 Year of fee payment: 11 |
|
| FPAY | Annual fee payment |
Payment date: 20180227 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20200228 Year of fee payment: 14 |