KR19990052168A - 지지대가 있는 미세한 티-형 게이트 제작방법 - Google Patents
지지대가 있는 미세한 티-형 게이트 제작방법 Download PDFInfo
- Publication number
- KR19990052168A KR19990052168A KR1019970071617A KR19970071617A KR19990052168A KR 19990052168 A KR19990052168 A KR 19990052168A KR 1019970071617 A KR1019970071617 A KR 1019970071617A KR 19970071617 A KR19970071617 A KR 19970071617A KR 19990052168 A KR19990052168 A KR 19990052168A
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- insulating film
- resist
- type gate
- pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 claims abstract description 38
- 239000002184 metal Substances 0.000 claims abstract description 24
- 229910052751 metal Inorganic materials 0.000 claims abstract description 24
- 238000004519 manufacturing process Methods 0.000 claims abstract description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 11
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 11
- 238000001312 dry etching Methods 0.000 claims abstract description 8
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 claims abstract description 6
- 238000010894 electron beam technology Methods 0.000 claims abstract description 5
- 238000000151 deposition Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 11
- 230000008021 deposition Effects 0.000 claims description 5
- IWVKTOUOPHGZRX-UHFFFAOYSA-N methyl 2-methylprop-2-enoate;2-methylprop-2-enoic acid Chemical compound CC(=C)C(O)=O.COC(=O)C(C)=C IWVKTOUOPHGZRX-UHFFFAOYSA-N 0.000 claims description 5
- 229920003229 poly(methyl methacrylate) Polymers 0.000 claims description 5
- 239000004926 polymethyl methacrylate Substances 0.000 claims description 5
- CSCPPACGZOOCGX-UHFFFAOYSA-N Acetone Chemical compound CC(C)=O CSCPPACGZOOCGX-UHFFFAOYSA-N 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- 239000004065 semiconductor Substances 0.000 claims description 2
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 239000002904 solvent Substances 0.000 claims description 2
- 150000004767 nitrides Chemical class 0.000 abstract description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 9
- 238000000609 electron-beam lithography Methods 0.000 description 3
- 238000001465 metallisation Methods 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 229920001577 copolymer Polymers 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- NTIZESTWPVYFNL-UHFFFAOYSA-N Methyl isobutyl ketone Chemical compound CC(C)CC(C)=O NTIZESTWPVYFNL-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000011259 mixed solution Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
본 발명은 미세한T-형 게이트 메탈 패턴을 형성하는 방법으로, 고속소자의 트랜지스터의 특성을 좋게 하기 위하여 게이트 길이를 최소화 하고 있으며 게이트 길이의 감소에 따른 저항 증가를 줄이도록 게이트 단면 형상을 T-형으로 만들어 저항의 감소를 줄이고 있다. 본 발명은 트랜지스터의 제작에 있어서 전자빔을 이용하여 레지스트T-형 우물 패턴을 형성한 후 저온의 PECVD 절연막을 증착 한 다음, C2F6(80)+CHF3(20)혼합가스 건식식각을 이용하여 측벽의 패턴은 크기가 변하지 않으며, 바닥의 질화막을 제거하여 T-형 게이트를 형성하는 방법이다. 이 과정에서 게이트의 다리부위와 머리부위의 만나는 부분을 둥글게 패턴을 형성하여 게이트 다리와 머리의 끊어짐을 방지하며, 실리콘 질화막이 게이트 다리를 양쪽으로 지지하여 미세한 게이트 다리와 면적이 큰T-형 게이트 메탈을 안정적으로 얻을 수 있다. 또한 게이트 아래의 실리콘 질화막의 절연막을 제거하여 기생 성분이 작아지도록 함으로써 고품위 트랜지스터의 제작이 가능하도록 하는 방법이다.
Description
본 발명은 반도체를 이용한 소자의 제조 방법에 관한 것으로, 특히 트랜지스터의 특성을 개선할 수 있도록 미세한 T-형상의 게이트의 금속을 쉽게 형성하기 위한 지지대가 있는 미세한 티(T)-형 게이트 제작 방법에 관한 것이다.
고성능 트랜지스터의 제작을 위해서는 게이트 길이의 감소는 구조적으로 트랜지스터의 차단 주파수를 높게 할 뿐 아니라 관련된 여러 가지 특성들을 개선하는 효과를 가져온다.
그러나 게이트 길이의 감소는 금속의 단면적을 작게 하기 때문에 잡음특성 등을 저하시킨다. 따라서 게이트를 T-형으로 만들어 저항의 감소를 꾀하고 있다. 이 T-형상의 게이트는 다양한 방법들에 의해서 제작이 가능하여 지금까지 발명, 또는 보고된 예가 매우 많다. 이들 모두 주로 E-beam 리소그라피를 사용하고 있다.
종래에 방법에 의한 T-형 게이트는, E-beam 리소그라피 방법으로 역 삼각형의 T-형 레지스트 형상을 만들어 여기에 금속을 증착 하고 리프트-오프 하여 만들거나 또는 임시 게이트를 만들어 미세한 게이트 형상의 홈을 만들고 여기에 다시 넓은 폭을 갖는 상층의 레지스트 패턴을 형성하여 금속을 증착, 리프트-오프 하여 만들 수 있다. 이들 방법은 모두 T-형상의 게이트를 만드는데 효과적이지만 미세한 게이트를 만드는 데는 문제점이 있다.
전자-빔 리소그라피 공정을 사용하여 미세한 게이트를 만드는 경우에는, 미세한 게이트 패턴을 형성하기 위하여 가속전압을 높여 사용하고 있다. 가속전압을 높여 사용하면 미세한 게이트 패턴은 가능하나 게이트 메탈 증착 시에 게이트 길이 대 게이트 다리 부위의 높이의 비가 상대적으로 높아지므로, 금속증착 시 게이트 다리와 머리가 끊어지는 문제점이 있다.
최근에는 이를 극복하기 위하여 게이트 다리를 형성한 후 높은 온도에서 베이킹을 수행하여 패턴을 삼각형 형태로 둥글게 만든 후, 다시 한번 리소공정을 수행하여 게이트 머리를 만드는 방법을 사용하고 있다.
본 발명은 이와 같은 문제점을 해결할 수 있는 방법에 관한 것으로 전자빔을 이용하여 레지스트T-형 우물 패턴을 형성한 후 저온의 PECVD 절연막을 증착하여 미세한 게이트를 형성한 다음, C2F6(80)+CHF3(20)혼합가스 건식식각을 이용하여 측벽의 패턴은 식각이 되지 않으며, 바닥의 질화막을 제거하여T-형 게이트를 형성하는 방법이다.
이 과정에서 게이트의 다리부위와 머리부위가 만나는 부분을 둥글게 패턴을 형성하여 게이트 다리와 머리의 끊어짐을 방지하며, 실리콘 질화막이 게이트 다리를 양쪽에서 지지하여 미세한 게이트 다리와 면적이 큰T-형 게이트 메탈을 들뜸 없이 얻을 수 있다. 또한 게이트 머리 아래의 실리콘 질화막의 절연막을 제거하여 기생 성분이 작아지도록 함으로써 고품위 트랜지스터의 제작이 가능하도록 하는 방법이다.
도 1a 내지 도 1j는 본 발명에 의한 지지대가 있는 미세한 T-형 게이트 제작 방법을 설명하기 위한 공정도.
도 1a는 게이트를 형성하기 위한 기판 위에 오믹 및1차 금속이 증착된 형상을 보인 공정도.
도 1b는 게이트 다리를 형성하기 위한 PMMA레지스트 도포 공정도.
도 1c는 게이트 머리를 형성하기위한 MMA-MAA(co-polymer)레지스트 도포 공정도.
도 1d는 게이트 다리와 머리를 형성하기 위한 전자빔 노광 공정도.
도 1e는 노광 후 레지스트 현상 공정도.
도 1f는 1차 기판을 리세스 식각한 모양을 보인 공정도.
도 1g는 저온 PECVD을 이용하여 실리콘 질화막 증착 공정도.
도 1h는 실리콘 질화막 건식식각 및2차 기판 리세스 공정도.
도 1i는 게이트 금속 증착 공정도.
도 1j는 레지스트막을 제거하여 금속을 리프트-오프한 모양을 보인 공정도.
＜도면의 주요부분에 대한 부호의 설명＞
1 : 기판 2 : 오믹층
3 : 1차 금속막 4 : PMMA 레지스트막
5 : MMA-MAA(co-polymer)레지스트막
6 : 실리콘 질화막 7 : 게이트 금속
이하, 본 발명의 실시예를 첨부된 도면을 참조해서 상세히 설명하면 다음과 같다.
먼저 도 1a와 같이, 채널층이 형성된 기판(1)에 1차 금속막(3)을 증착하여 패터닝하고 그 위에 오믹층(2)을 증착하여 T-형 게이트를 형성하기 위한 형으로 패터닝한다. 이어서 준비된 시료를 잘 세척한 다음 도 1b와 같이, HMDS로 전처리한 후 게이트 다리를 형성하는 PMMA레지스트(4)를 0.25μm를 도포한 다음 베이킹 공정을 수행한다. 그리고, 도 1c와 같이, 게이트 머리를 형성하기 위한 MMA-MAA 레지스트(5)를 1.05μm 도포한 다음 베이킹 공정을 수행한다.
도스 분리형 패턴을 이용하여 도 1d와 같이, 노광을 수행한 후, MIBK:IPA 혼합용액을 사용하여 도 1e와 같이 현상을 수행한다. 레지스트 패턴을 베이킹 후 O2프라즈마를 이용하여 잔유물 처리를 한다. 또한 블랙다운(breakdown) 전압특성을 개선하기 위하여 도 1f와 같이 기판(1)을 일부 식각하는 1차 리세스 공정을 수행한다.
이어서 레지스트(4)(5)막의 측벽과 평탄면 위에 같은 두께의 절연막(6)이 증착되도록 실리콘 질화막, 또는 실리콘 산화막 등의 절연막(6)을 플라즈마 화학증착 방법등에 의해 도 1g와 같이 증착한다. 이때 절연막(6)은 레지스트 패턴이 변형되지 않도록 100∼120℃의 온도에서 증착 한다.
이와 같이 절연막(6)을 증착 하면 게이트 패턴 측벽에 증착 된 절연막에 의해 좁아진다. 이 좁아진 패턴은 기판의 채널층이 드러나는 부분으로 증착된 게이트 금속이 드러난 채널층과 접촉되므로 실질적인 게이트 길이에 해당한다. 이 영역은 리소그라피에 의해 형성된 레지스트 패턴의 크기와 함께 증착막의 두께에 따라 임의의 크기를 갖도록 할 수 있기 때문에 게이트 길이를 리소그라피의 한계 보다도 더 작게 형성할 수 있다.
이후, 도 1h와 같이, 절연막을 C2F6(80)+CHF3(20) 혼합가스 건식식각을 이용하여 측벽의 패턴은 식각이 되지 않도록 하고, 측벽의 상단부분을 둥글게 식각하며, 기판을 2차 리세스를 한다.
이어서, 도 1i와 같이, 게이트 금속(7)을 증착한 후, 레지스트막(5)(4)을 아세톤 또는 용매에 담가 제거하는 과정에서 레지스트막 위의 금속이 들뜨게 되므로 T-형상을 가진 금속(7)만이 도 1j와 같이 남아 원하는T-형상의 게이트 금속이 형성된다.
이와같이, 본 발명은 전자빔을 이용하여 레지스트 T-형 우물 패턴을 형성한 후, 저온의 PECVD 절연막을 증착하여 미세한 게이트 패턴을 형성한 다음, C2F6(80)+CHF3(20) 혼합가스 건식식각을 이용하여 측벽의 패턴은 식각이 되지 않으며, 바닥의 질화막을 제거하여 T-형 게이트를 형성하는 방법이다. 이 과정에서 게이트의 다리부위와 머리부위가 만나는 부분을 둥글게 패턴을 형성하여 게이트 다리와 머리의 끊어짐을 방지하며, 실리콘 질화막이 게이트 다리를 양쪽에서 지지하여 미세한 게이트 다리와 면적이 큰T-형 게이트 메탈을 들뜸 없이 얻을 수 있다. 또한 게이트 머리 아래의 실리콘 질화막의 절연막을 자동 제거하여 기생 성분이 작아지도록 함으로써 고품위 트랜지스터의 제작이 가능하도록 한다.
본 발명은 기존의T-형 게이트 형성 방법에 비하여 첫째, T-형 레지스트 게이트 형성공정 후 에 절연막을 증착하여 미세한 게이트 선폭을 갖는T-형 금속 패턴을 형성할 수 있으며, 둘째, 증착된 절연막이 T-형 게이트 메탈의 다리부위를 지지하므로 메탈의 들뜸 현상을 배제할 수 있고, 셋째, 게이트 다리와 머리 부위의 만나는 부위가 둥글게 됨으로서, 게이트 선폭 대 높이의 비가 개선되어 미세한 게이트 금속증착이 가능하고, 네째, 절연막의 두께에 의해T-형 게이트의 선폭을 조절할 수 있는 장점을 지닌다.
Claims (6)
- 반도체 소자의 T-형 게이트 형성 방법에 있어서,전자빔을 이용하여 레지스트 T-형 우물 패턴을 형성한 후, 저온의 PECVD 절연막을 증착하되, 그 절연막의 증착 두께를 이용하여 게이트의 선폭을 조절하여 미세한 T-형 게이트를 형성하는 것을 특징으로 하는 T-형 게이트 제작방법.
- 제 2 항에 있어서, 상기 절연막을 증착 한 후, 건식식각을 이용하여 게이트 다리와 머리부분이 연결되는 부분을 둥글게 지지하기 위한 부분이 형성되도록 측벽의 상단부분이 둥글게 식각되게 하는 것을 특징으로 하는 T-형 게이트 제작 방법.
- 제 1 항에 있어서, 상기 티(T)-형 게이트 제작방법은,저온의 PECVD 절연막을 증착하여 그 증착 두께를 조절하여 게이트의 선폭을 미세 조절 하는 것을 특징으로 하는 T-형 게이트 제작방법.
- 제 1 항에 있어서, 상기 절연막의 건식식각은,절연막을 C2F6(80)+CHF3(20) 혼합가스를 이용한 건식식각 하는 것을 특징으로 하는 T-형 게이트 제작방법.
- 제 1 항에 있어서, 상기 절연막의 증착은,레지스트(4)(5)막의 측벽과 평탄면 위에 같은 두께의 절연막(6)이 증착되도록 실리콘 질화막, 또는 실리콘 산화막 등의 절연막(6)을 플라즈마 화학증착 방법등에 의해 증착하되, 절연막(6)의 레지스트 패턴이 변형되지 않도록 100∼120℃의 온도에서 증착하는 것을 특징하는 T-형 게이트 제작방법.
- 채널층이 형성된 기판(1)에 1차 금속막(3), 오믹층(2)을 증착하여 패터닝하고, 게이트 다리를 형성하는 PMMA레지스트(4)와 게이트 머리를 형성하기 위한 MMA-MAA 레지스트(5)를 도포하는 단계와,상기 MMA-MAA 레지스터(5)를 식각하여 T-형 게이트의 머리 모양을, 상기 PMMA레지스터(4)를 식각하여 T-형 게이트의 다리모양을 형성하여 T-형 게이트 패턴을 형성하고, 노출된 기판의 일부를 1차 리세스하는 단계와,상기 레지스트(4)(5)막의 측벽과 평탄면 위에 같은 두께의 절연막이 증착되도록 절연막(6)을 플라즈마 화학증착 방법에 의해 증착하는 단계와,게이트 다리와 머리부위의 만나는 부분을 지지하는 지지부분을 형성하기 위하여 건식식각을 이용하여 상기 절연막(6)을 식각하되, 측벽의 패턴은 식각이 되지 않고 측벽의 상단부분은 경사지게 식각되며 수평면은 제거되게 식각하고, 노출된 부분의 기판을 2차 리세스를 하는 단계와,절연막을 식각한 위에 게이트 금속을 증착한 후, 상기 레지스트막(5)(4)을 아세톤 또는 용매에 담가 제거하여 T-형상을 가진 게이트 금속(7)을 형성하는 단계를 수행하도록 이루어진 것을 특징으로 하는 지지대가 있는 미세한 티(T)-형 게이트 제작방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071617A KR100274153B1 (ko) | 1997-12-22 | 1997-12-22 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071617A KR100274153B1 (ko) | 1997-12-22 | 1997-12-22 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990052168A true KR19990052168A (ko) | 1999-07-05 |
| KR100274153B1 KR100274153B1 (ko) | 2000-12-15 |
Family
ID=19528076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970071617A KR100274153B1 (ko) | 1997-12-22 | 1997-12-22 | 지지대가 있는 미세한 티-형 게이트 제작방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100274153B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703998B1 (ko) * | 2004-09-24 | 2007-04-04 | 동국대학교 산학협력단 | 넓은 머리를 갖는 게이트의 제조방법 |
| CN117637456A (zh) * | 2024-01-26 | 2024-03-01 | 合肥欧益睿芯科技有限公司 | 半导体器件及其栅极制造方法、电子设备 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100578763B1 (ko) | 2004-10-12 | 2006-05-12 | 한국전자통신연구원 | 티형 게이트의 제조방법 |
| KR101736270B1 (ko) | 2014-02-14 | 2017-05-17 | 한국전자통신연구원 | 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 |
-
1997
- 1997-12-22 KR KR1019970071617A patent/KR100274153B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100703998B1 (ko) * | 2004-09-24 | 2007-04-04 | 동국대학교 산학협력단 | 넓은 머리를 갖는 게이트의 제조방법 |
| CN117637456A (zh) * | 2024-01-26 | 2024-03-01 | 合肥欧益睿芯科技有限公司 | 半导体器件及其栅极制造方法、电子设备 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100274153B1 (ko) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102483418B1 (ko) | 기판을 프로세스하는 방법 | |
| KR100304708B1 (ko) | 이중층 반사방지막을 갖는 반도체소자 및 그 제조방법 | |
| JP3339038B2 (ja) | 自己整合スペーサを有する半導体構造の製造方法 | |
| KR100274153B1 (ko) | 지지대가 있는 미세한 티-형 게이트 제작방법 | |
| KR0170498B1 (ko) | T형 게이트 전극의 형성방법 | |
| US20030082906A1 (en) | Via formation in polymers | |
| JP5040170B2 (ja) | 半導体装置の製造方法 | |
| JP2000183027A (ja) | 半導体装置の製造方法 | |
| CN111834201A (zh) | 半导体工艺方法 | |
| KR100400718B1 (ko) | 티(ｔ)형 게이트 형성 방법 | |
| KR100521700B1 (ko) | 반도체소자의 티형 게이트 형성방법 | |
| KR100262941B1 (ko) | 화합물 반도체 소자의 미세 티형 게이트 형성방법 | |
| KR19980014634A (ko) | 티(t)-형 게이트 제조 방법 | |
| KR100211961B1 (ko) | 자기정렬 t-형 게이트의 형성방법 | |
| KR19980043594A (ko) | 티(t)형 게이트의 형성 방법 | |
| KR100256809B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR0165759B1 (ko) | 모스 트랜지스터 금속 패턴 형성 방법 | |
| JP2863365B2 (ja) | レジストパターンの形成方法 | |
| JPH06310542A (ja) | 半導体装置の電極の製造方法 | |
| CN114242587A (zh) | 具有空气隙结构的GaN HEMT器件及其制备方法 | |
| JPH07135198A (ja) | エッチング方法 | |
| KR960003851B1 (ko) | 초미세 게이트 화합물 반도체 소자의 제조방법 | |
| KR20070021506A (ko) | 반도체 소자의 제조방법 | |
| KR100259068B1 (ko) | Soi 구조 모스패트 제조방법 | |
| KR100398574B1 (ko) | 반도체 소자의 게이트 스페이서 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20070831 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |