KR101736270B1 - 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 - Google Patents

안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 Download PDF

Info

Publication number
KR101736270B1
KR101736270B1 KR1020140017242A KR20140017242A KR101736270B1 KR 101736270 B1 KR101736270 B1 KR 101736270B1 KR 1020140017242 A KR1020140017242 A KR 1020140017242A KR 20140017242 A KR20140017242 A KR 20140017242A KR 101736270 B1 KR101736270 B1 KR 101736270B1
Authority
KR
South Korea
Prior art keywords
gate
foot
semiconductor device
electrode
head
Prior art date
Application number
KR1020140017242A
Other languages
English (en)
Other versions
KR20150096568A (ko
Inventor
김성일
강동민
이상흥
안호균
윤형섭
민병규
임종원
Original Assignee
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전자통신연구원 filed Critical 한국전자통신연구원
Priority to KR1020140017242A priority Critical patent/KR101736270B1/ko
Priority to US14/328,247 priority patent/US9166011B2/en
Publication of KR20150096568A publication Critical patent/KR20150096568A/ko
Application granted granted Critical
Publication of KR101736270B1 publication Critical patent/KR101736270B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28114—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor characterised by the sectional shape, e.g. T, inverted-T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H01L21/28593—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T asymmetrical sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명은 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것으로, 0.2㎛ 이하의 선폭을 갖는 미세한 게이트 발(foot)과 임의의 크기의 게이트 머리(head)를 갖는 게이트 구조에서 지지대 역할을 할 수 있도록 게이트 머리 밑에 게이트 머리의 길이 방향을 따라 복수의 게이트 발을 추가로 갖게 하여 게이트 구조를 안정화시킨 반도체 소자 및 그의 제조방법이다. 이에 따라 공정중 혹은 공정후의 소자의 게이트가 무너져 내리는 현상을 방지하고 공정중 및 공정후에 소자의 신뢰성을 높일 수 있다.

Description

안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법{Semiconductor Device Having Stable Gate Structure and Method for Manufacturing the Same}
본 발명은 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조방법에 관한 것이다. 보다 상세하게는 0.2㎛ 이하의 선폭을 갖는 미세한 게이트 발(foot)과 임의의 크기의 게이트 머리(head)를 갖는 게이트 구조에서 게이트 발의 면적을 증가시켜 게이트 구조를 안정화시킨 반도체 소자 및 그의 제조방법에 관한 것이다.
IT 기술의 발전에 따라 반도체 소자들의 고집적화, 고속 동작 및 고전압, 고전력밀도 등이 중요하게 되었다. 반도체 소자 중에 특히 GaN 소자인 HEMTs(high electron mobility transistors)의 경우 전계효과 트랜지스터가 고속 및 고전력의 소자로 부상하고 있다.
반도체 소자가 고속 동작을 하기 위해서는 게이트 선폭(length)이 작아져야 한다. 그러나 게이트 선폭(length)이 작아지면 저항이 증가하여 고주파 특성이 저하되는 문제가 생긴다. 또한 반도체 소자의 집적도가 높아짐에 따라 게이트-드레인 간의 거리도 줄어 들게 되고, 이 때문에 항복전압이 낮아지게 된다. 또한 전력밀도를 향상하기 위해 게이트의 길이(width)는 증가해야 하는데 이로 인하여 게이트가 붕괴될 수 있는 가능성이 있다.
이런 문제를 해결하기 위하여 고속의 경우 게이트 선폭(length)이 줄어들게 하기 위하여 게이트 발(foot)을 작게 하고 상대적으로 게이트 머리(head)를 크게 한 게이트 구조를 이용하고 있다. 이에 따라 주로 T형, Y형 및 버섯모양의 게이트를 사용한다.
또한, 고속 동작을 하기 위한 게이트-드레인 간의 거리가 작아져 생기는 항복전압의 감소를 해결하기 위하여 감마(Γ)형 게이트 및 필드 플레이트(field plate)를 사용하여 항복전압을 증가시키는 방법을 사용하고도 있다. 감마(Γ)형 게이트는 게이트 발(foot) 부분이 좁고 머리(head) 부분이 한 방향으로 길게 뻗은 형상이다. 감마(Γ)형 게이트는 머리부분이 넓어 게이트 전체의 저항을 감소시키고, 게이트의 머리 부분과 드레인 사이에 공핍층을 만들어 게이트와 드레인 사이의 항복전압을 크게 할 수 있다. 이에 따라서 실제 감마(Γ)형 게이트를 주로 사용하고 있지만, 이 경우 좁은 게이트 발(foot)위에 크고 넓은 게이트 머리(head)가 올라가게 되어 마찬가지로 구조적으로 안정적이지 않게 된다. 특히, 중심의 게이트 발(foot)위에 비대칭적으로 올려져 있는 게이트 머리(head)가 올라가는 경우 반도체 공정 중이나 공정 후에 신뢰성에도 많은 영향을 주게 된다. 도 1의 경우 반도체 공정이 끝난 후의 SEM사진으로 게이트 머리(head)의 비대칭으로 인하여 게이트가 일부 붕괴된 것을 보이고 있다.
실제 단일면적에 높은 전력밀도를 갖는 소자를 원하는 데 이 경우 단위 게이트 길이(width)을 증가시키면 가능하다. 주파수가 올라갈수록 단위 게이트 길이(width)가 증가하면 소자의 주파수특성이 약간 감소하고 또 길어진 게이트 길이(width) 때문에 안정성에 문제가 생기게 된다. 즉 0.2㎛이하의 좁은 게이트 발(foot)을 가진 수백 ㎛의 길이(width)의 단위 게이트가 오직 게이트 발(foot)에 의존하여 서 있을 경우에는 더 그러하다. 낮은 주파수에 동작하는 소자는 게이트 발이 안정적인 반면 0.2㎛ 이하의 발을 갖는 질화물계 반도체 소자의 경우 게이트와 기판(substrate)간의 기생성분을 없애기 위하여 SiNx계열의 유전체를 사용하지 않고 최대한 공기와 접하게 제작을 하는 데 이 경우 그 문제가 더 심각해진다.
한편, 상기와 같은 구조의 게이트는 2 층 또는 3 층 구조를 갖는 포토레지스트를 형성하고, 각 층의 감응도의 차이에 의한 식각을 통해 게이트를 형성하는 기술로 제작되고 있다. 도 3 및 도 4에는 종래 기술에 따라 반도체 소자를 제조하는 과정을 나타낸 공정도이다. 도 3 및 도 4에 따르면, 먼저, 기판(10) 상에 서로 이격된 소스 전극(21) 및 드레인 전극(22)을 형성시킨다. 이어서, 기판(10) 상의 소스 전극(21) 및 드레인 전극(22)이 형성되면 제 1 포토레지스트(31) 및 제 2 포토레지스트(32)를 형성한다. 이 때 제 1 포토레지스트(31) 및 제 2 포토레지스트(32)는 반도체 공정에서 패턴을 형성하기 위한 포토레지스터이며, 제 1, 2 포토레지스트(31, 32)가 형성되면 이를 식각하여 게이트 패턴을 형성하고, 그 위에 금속 물질을 증착하여 게이트 전극(40)을 형성한다. 이렇게 형성된 반도체 소자는 도 4에 나타난 바와 같이 소스 및 드레인 전극(21, 22) 사이에 게이트 발(foot)은 고속동작을 위하여 0.2㎛ 이하의 선폭을 가지며, 게이트 머리(head)는 게이트발(foot)보다 상대적으로 큰 형태의 게이트 전극(40)을 가지게 된다.
이렇게 형성된 게이트는 게이트의 모양이 머리 부분의 폭이 넓고 발 부분의 폭이 좁게되며 그 게이트의 모양이 T자이면 T자형-게이트 (T-gate), 감마모양이면 감마(Γ)형 게이트라고 불린다. 이러한 종래의 게이트 형성 기술은 미세한 디자인룰(design-rule)을 충족시키기 위하여 전자빔 리소그래피를 채용하고 있다.
이에 본 발명은 상기 문제를 해결하기 위하여 좁은 게이트 발을 갖고 긴 게이트 머리를 갖는 소자의 불안정한 구조를 안정한 구조로 만들어 고속에 동작하면서 단위면적당 전력밀도를 증가시킬 수 있게 게이트 머리의 길이(width) 방향을 따라 지지할 수 있는 지지대를 형성함으로써 구조적인 안정과 신뢰성을 향상시킬 수 있는 방안을 제시하고 있다.
구체적으로, 본 발명이 해결하고자 하는 과제는 노광원이나 노광장비의 종류에 관계없이 고주파에 사용가능한 선폭(0.2㎛ 이하)을 갖는 게이트 발과 임의의 크기의 게이트 머리(head)를 갖는 안정한 구조의 게이트 전극을 갖는 반도체 소자를 제공하는 것이다.
또한, 노광원이나 노광장비의 종류에 관계없이 고주파에 사용가능한 선폭(0.2㎛ 이하)을 갖는 게이트 발과 임의의 크기의 게이트 머리를 갖는 안정한 구조의 게이트 전극을 갖는 반도체 소자의 제조방법을 제공하는 것이다.
본 발명의 일 실시예는 기판 상에 이격되어 형성된 소스 전극과 드레인 전극, 상기 소스 전극과 상기 드레인 전극 사이에 위치된 게이트 머리, 상기 게이트 머리의 하부에 위치된 제1 게이트 발 및 상기 제1 게이트 발과 연결되고 상기 제1 게이트 발에 비해 넓은 선폭을 갖는 제2 게이트 발을 포함하는 게이트 전극을 포함하는 반도체 소자를 제공한다.
본 발명에 의하면, 고주파에 사용 가능한 0.2 ㎛ 이하 수준의 게이트 발과 그 이상의 게이트 머리 패턴을 갖는 T형, Y형 및 감마(Γ)형 게이트 전극을 형성할 수 있다. 특히, 게이트 발에 비해 상대적으로 큰 게이트 머리를 지지하도록 게이트 발의 일부 영역의 선폭을 증가시킴으로써, 게이트 전극이 안정적인 구조를 갖게 할 수 있다. 따라서, 반도체 소자의 공정 중 혹은 공정 후에 반도체 소자의 게이트 전극이 붕괴되거나 기울어지는 것을 방지하고, 반도체 소자의 신뢰성을 높일 수 있다.
또한, 0.1 ㎛ 수준의 해상력을 제공할 수 없는 광리소그래피 즉, i-line, G-line을 소스로 하는 접촉형(contact type), 근접 노광형, 그리고 스텝퍼를 이용해서도 안정적인 구조를 갖고 신뢰성을 향상할 수 있는 소자를 제공할 수 있다.
도 1은 반도체공정이 완료된 후 게이트 전극이 끊어진 SEM사진이다.
도 2는 종래 기술에 따른 일예의 반도체 소자의 제조과정을 도시한 공정도이다.
도 3은 종래 기술에 따른 또 다른 일예의 반도체 소자의 제조과정을 도시한 공정도이다.
도 4는 종래 기술에 따른 반도체 제조과정 완료후 반도체 소자의 정면도이다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 반도체 소자의 구조를 나타낸 도면이다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 단면도이다.
도 8은 본 발명의 일 실시예에 따른 감마형 게이트 전극을 포함하는 반도체 소자의 단면도이다.
도 9는 본 발명의 일 실시예에 따른 T형 게이트 전극을 포함하는 반도체 소자의 단면도이다.
도 10은 본 발명의 일 실시예에 따른 게이트 전극의 다양한 형태를 나타내는 도면이다.
이하에서는, 본 발명의 가장 바람직한 실시예가 설명된다. 도면에 있어서, 두께와 간격은 설명의 편의를 위하여 표현된 것이며, 실제 물리적 두께에 비해 과장되어 도시될 수 있다. 본 발명을 설명함에 있어서, 본 발명의 요지와 무관한 공지의 구성은 생략될 수 있다. 각 도면의 구성요소들에 참조 번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다.
본 발명의 일 실시예에 따른 반도체 소자는 2㎛ 이하의 선폭을 갖는 게이트 발(foot)과 상대적으로 게이트 발보다 큰 게이트 머리(head)를 갖는 게이트 구조에 있어서, 게이트 발이 영역에 따라 상이한 선폭을 갖는다. 이와 같이, 게이트 발의 일부 영역의 선폭을 증가시킴으로써, 선폭이 확장된 영역에 의해 게이트 머리가 안정적으로 지지되는 구조를 갖는다. 이하, 도면을 참조하여 본 발명의 일 실시예에 따른 반도체 소자의 구조 및 제조 방법에 대해 살펴보도록 한다.
도 5a 내지 도 5d는 본 발명의 일 실시예에 따른 반도체 소자의 구조를 나타낸 도면이다.
도 5a는 반도체 소자의 평면도이고, 도 5b는 도 5 a의 C영역을 확대한 부분도이고, 도 5c는 도 5b의 실제 레이아웃의 일 예이다. 도 5a 내지 5c에 도시된 바와 같이, 본 발명의 일 실시예에 따른 반도체 소자는 기판(100) 상에 이격되어 형성된 소스 전극(210) 및 드레인 전극(220), 소스 전극(210)과 드레인 전극(220)의 사이에 위치된 게이트 전극(400)을 포함한다. 여기서, 게이트 전극(400)은 게이트 머리(420) 및 게이트 머리(420)의 하부에 위치된 제1 및 제2 게이트 발들(410A, 410B)을 포함한다.
한편, 소스 전극(210)과 게이트 전극(400) 간의 거리 및 게이트 전극(400)과 드레인 전극(220) 간의 거리는 반도체 소자의 동작에 영향을 준다. 따라서, 반도체 소자의 최대항복전압, 주파수 특성 등을 고려하여, 소스 전극(210)과 게이트 전극(400) 간의 거리 및 게이트 전극(400)과 드레인 전극(220) 간의 거리를 조절해야 한다. 본 발명의 일 실시예에 따르면, 제2 게이트 발(410B)이 제1 게이트 발(410A)에 비해 넓을 폭을 가지므로, 제2 게이트 발(410B)과 소스 또는 드레인 전극(210, 220)과의 거리가 종래에 비해 감소된다. 따라서, 이를 보완하기 위해, 소스 전극(210) 및/또는 드레인 전극(220)은 제2 게이트 발(410B)에 대응되는 위치에 형성된 홈(D)을 포함할 수 있다. 예를 들어, 홈(D)은 제2 게이트 발(410B)과 제1 게이트 발(410A)의 선폭 차이만큼의 크기를 갖는다. 이를 통해, 제2 게이트 발(410B)과 소스 전극(210) 및/또는 드레인 전극(220)과의 간격을 적절하게 조정할 수 있다.
도 5d는 게이트 전극의 사시도이다. 본 도면에서는 설명의 편의를 위해 게이트 머리(420)와 게이트 발(410)을 분리하여 도시하였다. 도 5d에 도시된 바와 같이, 게이트 전극(400)은 게이트 머리(420) 및 게이트 머리(420)의 하부에 위치된 게이트 발(410)을 포함한다.
게이트 머리(420)는 게이트 다리(410)에 비해 상대적으로 큰 선폭을 가지며, 소스 전극(210) 및/또는 드레인 전극(220)으로 확장된 구조를 가질 수 있다. 또한, 게이트 머리(420)가 소스 전극(210) 및 드레인 전극(220) 중 하나로 더 확장된 비대칭 구조를 갖는 것도 가능하다. 다양한 게이트 머리(42)의 형태에 따라, 게이트 전극(400)은 T자형, Y자형, 버섯형 또는 감마(Γ)형의 형태를 가질 수 있다.
게이트 발(410)은 교대로 배열된 복수의 제1 게이트 발들(410A)과 복수의 제2 게이트 발(420B)을 가질 수 있다. 또한, 제1 게이트 발(410A)과 제2 게이트 발(410B)은 일체로 연결된 하나의 막으로 형성될 수 있다. 예를 들어, 제1 게이트 발(410A)과 제2 게이트 발(410B)은 상이한 선폭(W1≠W2)을 갖는다. 제2 게이트 발(410B)의 선폭(W2)은 제1 게이트 발(410A)의 선폭(W1) 보다 큰 값을 가질 수 있다(W1<W2). 또한, 제2 게이트 발(410B)의 선폭(W2)이 게이트 머리(420)의 선폭(W3)과 동일하거나 그보다 작은 값을 가질 수 있다(W1<W2≤W3). 여기서, 제1 게이트 발(410A) 및 제2 게이트 발(420B)의 선폭은 0.2㎛ 이하인 것이 바람직하다.
여기서, 하나의 게이트 발(410)에 포함된 제2 게이트 발(420B)의 개수, 제1 및 제2 게이트 발의 길이(L1, L2), 제2 게이트 발(410B)의 단면 형태 등은 반도체 소자의 항복전압, 주파수 특성 등을 고려하여 결정될 수 있다. 예를 들어, 제2 게이트 발(410B)의 단면은 원형, 타원형, 사각형, 육각형, 다각형 등의 다양한 형태를 가질 수 있다.
도 6a 내지 도 6e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 단면도로서, 도 5a의 A-A'단면 또는 B-B'단면을 나타낸다. 이하, 도면을 참조하여 T자형 게이트 전극을 포함하는 반도체 소자의 제조 방법에 대해 살펴보도록 한다.
도 6a에 도시된 바와 같이, 우선적으로 기판(100) 상에 서로 이격된 소스 전극(210) 및 드레인 전극(220)을 형성한다. 여기서, 기판(100)은 GaAs 기판 또는 GaN 기판 등 전계효과 트랜지스터를 제조하는데 사용될 수 있는 임의의 기판일 수 있다. 또한, 소스 전극(210) 및 드레인 전극(220)은 금속 물질을 포함할 수 있다.
참고로, 소스 전극(210) 및 드레인 전극(220)과 제2 게이트 발이 충분한 간격을 가질 수 있도록, 소스 전극(210) 및 드레인 전극(220)이 B-B'단면에서 홈을 포함하도록 패터닝하는 것도 가능하다. 이러한 경우, B-B'단면의 소스 전극(210) 및 드레인 전극(220)이 A-A'단면의 소스 전극(210) 및 드레인 전극(220)에 비해 좁은 폭(W4)을 가질 수 있다.
도 6b에 도시된 바와 같이, 기판(100) 상에 소스 전극(210) 및 드레인 전극(220)을 덮는 제 1 포토레지스트(310) 및 제 2 포토레지스트(320)를 형성한다. 여기서, 제 1 포토레지스트(310) 및 제 2 포토레지스트(320)는 반도체 공정에서 패턴을 형성하기 위한 포토레지스터로 특히 미세 패턴을 형성할 수 있는 PMMA(polymethyl methacrylate) 등의 포토레지스터를 사용하는 것이 바람직하다.
도 6c에 도시된 바와 같이, 제 1 및 제 2 포토레지스트(310, 320)를 패터닝하여, 제1 개구부를 포함하는 제1 포토레지스트 패턴(310A) 및 제2 개구부를 포함하는 제2 포토레지스트 패턴(310B)을 형성한다. 예를 들어, 건식 식각 공정 또는 습식 식각 공정을 이용하여 제1 및 제2 포토레지스트(310, 320)를 식각할 수 있다.
참고로, 제1 및 제2 포토레지스트 패턴(310A, 310B)의 형성 순서는 변경될 수 있다. 예를 들어, 제1 포토레지스트(310)를 형성한 후, 제1 포토레지스트(310)를 패터닝하여 제1 포토레지스트 패턴(310A)을 형성한다. 이어서, 제1 포토레지스트 패턴(310A) 상에 제2 포토레지스트(320)를 형성한 후, 제2 포토레지스트(320)를 패터닝하여 제2 포토레지스트 패턴(310B)을 형성한다.
여기서, 제1 개구부는 게이트 발이 형성될 영역으로, 제1 게이트 발이 형성될 영역(A-A')에서는 상대적으로 좁은 제1 폭(W1)을 갖고, 제2 게이트 발이 형성될 영역(B-B')에서는 상대적으로 넓은 제2 폭(W2)을 갖는다. 또한, 제2 개구부는 게이트 머리가 형성될 영역으로, 상대적으로 넓은 제3 폭(W3)을 갖는다.
도 6d에 도시된 바와 같이, 제1 개구부 및 제2 개구부 내에 금속 물질을 증착하여 게이트 전극(400)을 형성한다.
도 6e에 도시된 바와 같이, 제 1 포토레지스트 패턴(310A) 및 제 2 포토레지스트 패턴(320A)을 제거한다. 이로써, 상대적으로 넓은 폭(W2)을 갖는 제2 게이트 발에 의해 안정적으로 지지된 게이트 머리를 포함하는 게이트 전극(400)이 형성된다. 여기서, 게이트 전극(400)은 A-A' 단면에서는 T자 형태를 갖고, B-B' 단면에서는 게이트 발이 확장되어 실질적으로 게이트 머리와 동일한 폭을 가질 수 있다.
참고로, 제1 및 개구부의 형태를 변경하여, Y형태, 버섯 형태 등의 다양한 형태의 게이트 전극을 형성할 수 있다. 또한, 게이트 전극(400)이 기판(100)과 직접 접촉하거나, 기판(100)과 게이트 전극(400) 사이에 유전막이 개재되는 것도 가능하다.
도 7a 내지 도 7e는 본 발명의 일 실시예에 따른 반도체 소자의 제조 방법을 나타낸 단면도로서, 도 5a의 A-A' 단면 또는 B-B' 단면을 나타낸다. 이하, 도면을 참조하여 감마형 게이트 전극을 포함하는 반도체 소자의 제조 방법에 대해 살펴보도록 한다.
도 7a에 도시된 바와 같이, 우선적으로 기판(100) 상에 서로 이격된 소스 전극(210) 및 드레인 전극(220)을 형성한다. 여기서, 기판(100)은 GaAs 기판 또는 GaN 기판 등 전계효과 트랜지스터를 제조하는데 사용될 수 있는 임의의 기판일 수 있다. 또한, 소스 전극(210) 및 드레인 전극(220)은 금속 물질을 포함할 수 있다.
참고로, 소스 전극(210) 및 드레인 전극(220)과 제2 게이트 발이 충분한 간격을 가질 수 있도록, 소스 전극(210) 및 드레인 전극(220)이 B-B' 단면에서 홈을 포함하도록 패터닝하는 것도 가능하다. 이러한 경우, B-B' 단면의 소스 전극(210) 및 드레인 전극(220)이 A-A' 단면의 소스 전극(210) 및 드레인 전극(220)에 비해 좁은 폭(W4)을 가질 수 있다.
도 7b에 도시된 바와 같이, 기판(100) 상에 소스 전극(210) 및 드레인 전극(220)을 덮는 제 1 포토레지스트(310) 및 제 2 포토레지스트(320)를 형성한다. 여기서, 제 1 포토레지스트(310) 및 제 2 포토레지스트(320)는 반도체 공정에서 패턴을 형성하기 위한 포토레지스터로 특히 미세 패턴을 형성할 수 있는 PMMA(polymethyl methacrylate) 등의 포토레지스터를 사용하는 것이 바람직하다.
도 7c에 도시된 바와 같이, 제 1 및 제 2 포토레지스트(310, 320)를 패터닝하여, 제1 개구부를 포함하는 제1 포토레지스트 패턴(310A) 및 제2 개구부를 포함하는 제2 포토레지스트 패턴(310B)을 형성한다. 예를 들어, 건식 식각 공정 또는 습식 식각 공정을 이용하여 제1 및 제2 포토레지스트(310, 320)를 식각할 수 있다.
여기서, 제1 개구부는 게이트 발이 형성될 영역으로, 제1 게이트 발이 형성될 영역(A-A')에서는 상대적으로 좁은 제1 폭(W1)을 갖고, 제2 게이트 발이 형성될 영역(B-B')에서는 상대적으로 넓은 제2 폭(W2)을 갖는다. 또한, 제2 개구부는 게이트 머리가 형성될 영역으로, 상대적으로 넓은 제3 폭(W3)을 갖는다. 여기서, 제2 개구부는 소스 전극(210) 또는 드레인 전극(220)으로 비대칭적으로 확장될 수 있다. 본 도면에서는 제2 개구부가 드레인 전극(220) 방향으로 더 확장된 경우를 도시하였다.
도 7d에 도시된 바와 같이, 제1 개구부 및 제2 개구부 내에 금속 물질을 증착하여 게이트 전극(400)을 형성한다.
도 7e에 도시된 바와 같이, 제 1 포토레지스트 패턴(310A) 및 제 2 포토레지스트 패턴(320A)을 제거한다. 이로써, 상대적으로 넓은 폭(W2)을 갖는 제2 게이트 발에 의해 안정적으로 지지된 게이트 머리를 포함하는 게이트 전극(400)이 형성된다. 여기서, 게이트 전극(400)의 A-A' 단면은 게이트 머리가 드레인 전극(220) 방향으로 비대칭 확장되어 감마 형태를 갖는다. 또한, 게이트 전극(400)의 B-B' 단면에서는 게이트 발이 확장되어 실질적으로 게이트 머리와 동일한 폭을 가질 수 있다.
도 8은 본 발명의 일 실시예에 따른 감마형 게이트 전극(400)을 포함하는 반도체 소자의 단면도이다. 도 8에 도시된 바와 같이, 게이트 전극(400)은 드레인 전극(220) 방향으로 비대칭 확장된 게이트 머리(420)를 포함한다. 또한, 제2 게이트 발(410B)이 제1 게이트 발(410A)에 비해 넓은 폭을 가지므로, 드레인 전극(220) 방향으로 확장된 비대칭의 게이트 머리(420)를 안정적으로 지지한다.
도 9는 본 발명의 일 실시예에 따른 T형 게이트 전극(400)을 포함하는 반도체 소자의 단면도이다. 도 8에 도시된 바와 같이, 게이트 전극(400)은 소스 전극(210) 방향 및 드레인 전극(220) 방향으로 대칭 확장된 게이트 머리(420)를 포함한다. 또한, 제2 게이트 발(410B)이 제1 게이트 발(410A)에 비해 넓은 폭을 가지므로, 게이트 머리(420)를 안정적으로 지지한다.
도 10은 본 발명의 일 실시예에 따른 게이트 전극의 다양한 형태를 나타내는 도면이다. 도 10에 도시된 바와 같이, 게이트 전극은 다양한 형태의 게이트 머리를 포함할 수 있으며, 게이트 머리의 형태에 따라 T형, Y형, 버섯형, 감마형(Γ) 등의 다양한 형태의 게이트 전극을 형성할 수 있다. 특히, 본 발명에 따르면, 제2 게이트 발에 의해 게이트 머리를 안정적으로 지지하므로, 게이트 머리의 형태를 더욱 다양하게 변경할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예들에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
100 : 기판
210 : 소스 전극
220 : 드레인 전극
310 : 제 1 포토레지스트
320 : 제 2 포토레지스트
400 : 게이트 전극
410A : 제1 게이트 발
410B: 제2 게이트 발
420 : 게이트 머리

Claims (11)

  1. 기판 상에 이격되어 형성된 소스 전극 및 드레인 전극; 및
    상기 소스 전극과 상기 드레인 전극의 사이에 위치된 게이트 머리, 상기 게이트 머리의 하부에 위치된 제1 게이트 발 및 상기 제1 게이트 발과 연결되고 상기 제1 게이트 발에 비해 넓은 선폭을 갖는 제2 게이트 발을 포함하는 게이트 전극
    을 포함하는 반도체 소자.
  2. 제1항에 있어서,
    상기 제2 게이트 발의 선폭은 상기 게이트 머리의 선폭과 동일하거나 그보다 작은 값을 갖는
    반도체 소자.
  3. 제1항에 있어서,
    상기 제1 게이트 발과 상기 제2 게이트발은 하나의 막으로 형성된
    반도체 소자.
  4. 제1항에 있어서,
    상기 제1 게이트 발 및 상기 제2 게이트 발의 선폭은 0.2㎛ 이하인
    반도체 소자.
  5. 제1항에 있어서,
    상기 게이트 머리는 상기 소스 전극 또는 상기 드레인 전극으로 확장된 형태를 갖는
    반도체 소자.
  6. 제1항에 있어서,
    상기 소스 전극 또는 상기 드레인 전극은 제2 게이트 발에 대응되는 위치에 형성된 홈을 포함하는
    반도체 소자.
  7. 제1항에 있어서,
    상기 게이트 전극의 형태는 T자형, Y자형, 버섯형 및 감마(Γ)형으로 이루어진 군에서 선택되는
    반도체 소자.
  8. 제1항에 있어서,
    상기 제2 게이트 발의 단면은 원형, 타원형 및 다각형으로 이루어진 군에서 선택된 형태를 갖는
    반도체 소자.
  9. 기판 상에 소스 전극 및 드레인 전극을 형성하는 단계; 및
    상기 기판 상에, 상기 소스 전극과 상기 드레인 전극의 사이에 위치된 게이트 머리, 상기 게이트 머리의 하부에 위치된 제1 게이트 발 및 상기 제1 게이트 발과 연결되고 상기 제1 게이트 발에 비해 넓은 선폭을 갖는 제2 게이트 발을 포함하는 게이트 전극을 형성하는 단계
    를 포함하는 반도체 소자의 제조 방법.
  10. 제9항에 있어서,
    상기 게이트 전극을 형성하는 단계는,
    상기 소스 전극 및 상기 드레인 전극을 덮고, 제1 게이트 발 및 상기 제2 게이트 발이 형성될 위치에 제1 개구부를 포함하는 제1 마스크 패턴을 형성하는 단계;
    상기 제1 마스크 패턴을 덮고, 상기 게이트 머리가 형성될 위치에 제2 개구부를 포함하는 제2 마스크 패턴을 형성하는 단계; 및
    상기 제1 개구부 및 상기 제2 개구부 내에 상기 게이트 전극을 형성하는 단계를 포함하는
    반도체 소자의 제조 방법.
  11. 제9항에 있어서,
    상기 소스 전극 또는 상기 드레인 전극은 상기 제2 게이트 발과 대응되는 위치에 홈을 포함하도록 형성되는
    반도체 소자의 제조 방법.
KR1020140017242A 2014-02-14 2014-02-14 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법 KR101736270B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140017242A KR101736270B1 (ko) 2014-02-14 2014-02-14 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법
US14/328,247 US9166011B2 (en) 2014-02-14 2014-07-10 Semiconductor device having stable gate structure and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140017242A KR101736270B1 (ko) 2014-02-14 2014-02-14 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20150096568A KR20150096568A (ko) 2015-08-25
KR101736270B1 true KR101736270B1 (ko) 2017-05-17

Family

ID=53798825

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140017242A KR101736270B1 (ko) 2014-02-14 2014-02-14 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법

Country Status (2)

Country Link
US (1) US9166011B2 (ko)
KR (1) KR101736270B1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015117394B4 (de) * 2015-10-13 2020-06-18 Infineon Technologies Austria Ag Halbleiterbauelement
CN110612599B (zh) * 2017-05-15 2023-06-09 三菱电机株式会社 半导体装置的制造方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100274153B1 (ko) 1997-12-22 2000-12-15 정선종 지지대가 있는 미세한 티-형 게이트 제작방법
KR100262940B1 (ko) * 1998-05-29 2000-09-01 이계철 절연막 리프트 오프를 이용한 화합물 반도체 소자 제조 방법
KR100348902B1 (ko) 1999-11-30 2002-08-14 한국전자통신연구원 에이치이엠티의 감마게이트 제조방법
EP1335418B1 (en) * 2002-02-05 2005-09-07 Bernd E. Dr. Maile Method of fabricating a T-shaped electrode
KR100703998B1 (ko) 2004-09-24 2007-04-04 동국대학교 산학협력단 넓은 머리를 갖는 게이트의 제조방법
KR100578763B1 (ko) 2004-10-12 2006-05-12 한국전자통신연구원 티형 게이트의 제조방법
US8003300B2 (en) * 2007-04-12 2011-08-23 The Board Of Trustees Of The University Of Illinois Methods for fabricating complex micro and nanoscale structures and electronic devices and components made by the same
KR100941335B1 (ko) 2008-02-29 2010-02-11 전자부품연구원 반도체 소자의 게이트 형성 방법
KR101243836B1 (ko) * 2009-09-04 2013-03-20 한국전자통신연구원 반도체 소자 및 그 형성 방법
US8692230B2 (en) * 2011-03-29 2014-04-08 University Of Southern California High performance field-effect transistors
CN103531475A (zh) * 2012-07-03 2014-01-22 中国科学院微电子研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US20150236108A1 (en) 2015-08-20
KR20150096568A (ko) 2015-08-25
US9166011B2 (en) 2015-10-20

Similar Documents

Publication Publication Date Title
KR101727804B1 (ko) 레이아웃 설계를 형성하는 방법
KR100690559B1 (ko) 복수-높이 ｆｉｎｆｅｔ
KR101871748B1 (ko) 반도체 소자의 패턴 형성 방법
US8633076B2 (en) Method for adjusting fin width in integrated circuitry
US10816894B2 (en) Mask assembly and lithography method using the same
JP2010509783A (ja) フィーチャ空間集積度を高めるリソグラフィのためのダブルパターニング方法
CN103247574A (zh) 鳍式场效应晶体管（finfet）器件的切割掩模图案化工艺
TW201513341A (zh) 用於增強模式氮化鎵電晶體之具有自對準凸出部的閘極
US9780095B2 (en) Pattern forming method and semiconductor device manufacturing method using the same
KR101736270B1 (ko) 안정화된 게이트 구조를 갖는 반도체 소자 및 그의 제조 방법
KR20140111937A (ko) 비아 대 비아 최소 간격을 줄이기 위한 패턴화 접근 방법
US9922834B2 (en) Semiconductor device and fabrication method thereof
JP6502705B2 (ja) 形成方法
TW201622012A (zh) 半導體元件及其製作方法
US9378973B1 (en) Method of using sidewall image transfer process to form fin-shaped structures
KR20180016841A (ko) 반도체 장치의 제조 방법
CN107706103B (zh) 一种多晶硅层桥接断路的解决方法
CN106816369B (zh) 间隔件结构及其制造方法
US11669670B2 (en) Photomask and method for manufacturing photomask and semiconductor structure thereof
KR20160065366A (ko) 반도체 소자 및 그의 제조 방법
TW201537620A (zh) 半導體元件的製作方法
JP2010067650A (ja) 半導体装置、その半導体装置の製造方法及びパワーモジュール
US9142675B2 (en) Fin field effect transistors and fabrication method thereof
TWI652719B (zh) 半導體元件之精細線圖案形成方法
KR100827514B1 (ko) 반도체 소자 및 반도체 소자의 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant