CN107706103B - 一种多晶硅层桥接断路的解决方法 - Google Patents

一种多晶硅层桥接断路的解决方法 Download PDF

Info

Publication number
CN107706103B
CN107706103B CN201710985194.9A CN201710985194A CN107706103B CN 107706103 B CN107706103 B CN 107706103B CN 201710985194 A CN201710985194 A CN 201710985194A CN 107706103 B CN107706103 B CN 107706103B
Authority
CN
China
Prior art keywords
polysilicon layer
spacing
range
line width
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710985194.9A
Other languages
English (en)
Other versions
CN107706103A (zh
Inventor
王飞舟
张月雨
汪悦
于世瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710985194.9A priority Critical patent/CN107706103B/zh
Publication of CN107706103A publication Critical patent/CN107706103A/zh
Application granted granted Critical
Publication of CN107706103B publication Critical patent/CN107706103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提出一种多晶硅层桥接断路的解决方法，包括：获取多晶硅层，以及有源区层，接触孔层等参考层的完整设计版图，针对多晶硅层选出线宽小于第一设定线宽，图形间距小于第一设定图形间距的图形，标记为问题图形；针对问题图形选出多晶硅层线宽小于第二设定线宽，且到相邻图形间距小于第二设定图形间距的边，将其与相邻图形正对的部分进行扩大或合并操作；生成多晶硅层切割图形，以初始问题图形邻边正对部分生成一个矩形，以此矩形中心为原点，填补一块设定尺寸大小的切割图形；对生成的多晶硅层切割图形进行正常的OPC后续修正处理,得到OPC修正结果。本发明通过对多晶硅层进行扩大或合并操作，同时添加相应的多晶硅切割图形，解决上述桥接或断路问题。

Description

一种多晶硅层桥接断路的解决方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种多晶硅层桥接断路的解决方法。
背景技术
由于半导体芯片的集成度不断提高，晶体管栅极的特征尺寸也随之缩小，缩小栅极光刻图案线宽可以提高集成度，然而，由于受到曝光机台(optical exposure tool)的分辨率极限(resolution limit)的影响，在对这些高密度排列的光罩图形进行曝光制程以进行图形转移时，便很容易产生光学临近效应(optical proximity effect,OPE)，例如直角转角圆形化(right-angled corner rounded)、直线末端紧缩(line end shortened)以及直线线宽增加/缩减(line width increase/decrease)等都是常见的光学临近效应所导致的掩模版图形转移到晶圆上的缺陷。传统的方法是在光掩模上进行光学临近效应修正(optical proximity correction,OPC)来矫正这些缺陷。但在32nm及以下节点，版图图形的复杂程度越来越高，光刻分辨率的限制及OPC模型预测性的不足导致OPC修正无法兼顾所有的热点问题，对于千变万化的版图很难面面俱到。一方面，若采取更改照明条件的方法来改善这些问题，不仅耗时耗力，且大大增加了经济成本；另一方面，OPC模型在建立过程中无法穷举所有图形结构，对于复杂的版图图形，尤其对于多晶硅层这种小线宽图形，很难使用一套简单的OPC修改方法兼顾全部图形结构。因此，仅依靠现有技术来解决在小线宽/间距处产生的桥接断路等问题十分困难。
发明内容
本发明提出一种多晶硅层桥接断路的解决方法，通过对多晶硅层进行扩大或合并操作，同时添加相应的多晶硅切割图形，解决上述桥接或断路问题。
为了达到上述目的，本发明提出一种多晶硅层桥接断路的解决方法，包括下列步骤：
获取多晶硅层，以及有源区层，接触孔层等参考层的完整设计版图，针对多晶硅层选出线宽小于第一设定线宽，图形间距小于第一设定图形间距的图形，标记为问题图形；
针对上述问题图形选出多晶硅层线宽小于第二设定线宽，且到相邻图形间距小于第二设定图形间距的边，将其与相邻图形正对的部分进行扩大或合并操作，以满足光刻工艺要求；
生成多晶硅层切割图形，以初始问题图形邻边正对部分生成一个矩形，以此矩形中心为原点，填补一块设定尺寸大小的切割图形；
对生成的多晶硅层切割图形进行正常的OPC后续修正处理,得到OPC修正结果。
进一步的，该方法根据设计规则以及实际工艺能力进行选择与调整，包括多晶硅图形线宽及相邻多晶硅图形之间的间距，用以选择不满足、不利于实际工艺要求，易出现桥接或短路的边界。
进一步的，根据实际工艺能力所述第一设定线宽的范围为10nm～120nm，所述第一设定图形间距的范围为50～200nm。
进一步的，所述第二设定线宽及第二设定图形间距的值取决于技术节点和光刻工艺的能力，根据实际工艺能力所述第二设定线宽的范围为10nm～80nm，所述第二设定图形间距的范围为50～180nm，扩大/合并后的多晶硅图形的线宽大于相应技术节点光刻工艺所能曝出的最小线宽，图形周期大于光刻工艺能解析的最小图形周期。
进一步的，所述切割图形尺寸满足当前多晶硅线端切割工艺所能解析的最小尺寸，根据实际工艺能力其一边的尺寸范围为50～200nm，另一边的尺寸大于100nm。
进一步的，所述生成的切割图形边界朝空间更大方向移动一定距离，使相邻切割图形正对部分之间的间距满足多晶硅切割工艺所要求的最小间距，根据实际工艺能力，所述移动距离的范围为0～15nm，所述最小间距的范围为40～65nm。
进一步的，所述切割图形的线端方向超出所切割多晶硅层的最小距离满足实际工艺要求，根据实际工艺能力所述超出最小距离的范围为30～60nm。
进一步的，所述切割图形到有源区、接触孔的最小距离满足设计规则及实际工艺要求，根据实际工艺能力，到有源区的最小距离的范围为5～20nm，到接触孔的最小距离的范围0.5～10nm。
本发明提出的多晶硅层桥接断路的解决方法，能在不改变现有光照条件，并且不增加工艺难度及成本的前提下，通过对多晶硅层进行扩大或合并操作，同时添加相应的多晶硅切割图形，解决由于特征尺寸减小而引起的多晶硅层桥接断路及边缘粗糙等问题。
附图说明
图1所示为本发明较佳实施例的多晶硅层桥接断路的解决方法流程图。
图2a～图2d所示为本发明的具体实例的OPC修正过程图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
请参考图1，图1所示为本发明较佳实施例的多晶硅层桥接断路的解决方法流程图。本发明提出一种多晶硅层桥接断路的解决方法，包括下列步骤：
步骤S100：获取多晶硅层，以及有源区，接触孔参考层的完整设计版图，针对多晶硅层选出线宽小于第一设定线宽，图形间距小于第一设定图形间距的图形，标记为问题图形；
步骤S200：针对上述问题图形选出多晶硅层线宽小于第二设定线宽，且到相邻图形间距小于第二设定图形间距的边，将其与相邻图形正对的部分进行扩大或合并操作，以满足光刻工艺要求；
步骤S300：生成多晶硅层切割图形，以初始问题图形邻边正对部分生成一个矩形，以此矩形中心为原点，填补一块设定尺寸大小的切割图形；
步骤S400：对生成的多晶硅层切割图形进行正常的OPC后续修正处理,得到OPC修正结果。
图2a～图2d所示为本发明的具体实例的OPC修正过程图。图中所示为多晶硅100，扩大/合并区域200，切割图形300，OPC修正后的切割图形400。
根据本发明较佳实施例，该方法根据设计规则以及实际工艺能力进行选择与调整，包括多晶硅图形线宽及相邻多晶硅图形之间的间距，用以选择不满足、不利于实际工艺要求，易出现桥接或短路的边界。
根据实际工艺能力问题图形T1中所述第一设定线宽W1的范围为10nm～120nm，所述第一设定图形间距S1的范围为50～200nm。
所述第二设定线宽W2及第二设定图形间距S2的值取决于技术节点和光刻工艺的能力，根据实际工艺能力所述第二设定线宽W2的范围为10nm～80nm，所述第二设定图形间距S2的范围为50～180nm，扩大/合并后的多晶硅图形的线宽大于相应技术节点光刻工艺所能曝出的最小线宽，图形周期大于光刻工艺能解析的最小图形周期。
所述切割图形T2尺寸满足当前多晶硅线端切割工艺所能解析的最小尺寸，根据实际工艺能力其一边的尺寸宽度A的范围为50～200nm，另一边的尺寸长度B大于100nm。
所述生成的切割图形边界朝空间更大方向移动一定距离M，使相邻切割图形正对部分之间的间距满足多晶硅切割工艺所要求的最小间距C，根据实际工艺能力，所述移动距离M的范围为0～15nm，所述最小间距C的范围为40～65nm。
所述切割图形的线端方向超出所切割多晶硅层的最小距离D满足实际工艺要求，根据实际工艺能力所述超出最小距离D的范围为30～60nm。
所述切割图形到有源区、接触孔的距离满足设计规则及实际工艺要求，根据实际工艺能力，到有源区的最小距离E的范围为5～20nm，到接触孔的最小距离F的范围0.5～10nm。
切割图形一边到多晶硅、有源区、接触孔的距离不满足或不利于实际工艺要求，而另一边到多晶硅、有源区、接触孔的距离充分满足或者远满足实际工艺要求，则后者定义为拥有更大距离空间。切割图形OPC后续修正结果的线宽和间距尺寸满足掩模版可制作最小尺寸。
综上所述，本发明提出的多晶硅层桥接断路的解决方法，能在不改变现有光照条件，并且不增加工艺难度及成本的前提下，通过对多晶硅层进行扩大或合并操作，同时添加相应的多晶硅切割图形，解决由于特征尺寸减小而引起的多晶硅层桥接断路及边缘粗糙等问题。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (8)

1.一种多晶硅层桥接断路的解决方法，其特征在于，包括下列步骤：
获取多晶硅层，以及有源区层，接触孔层参考层的完整设计版图，针对多晶硅层选出线宽小于第一设定线宽，图形间距小于第一设定图形间距的图形，标记为问题图形；
针对上述问题图形选出多晶硅层线宽小于第二设定线宽，且到相邻图形间距小于第二设定图形间距的边，将其与相邻图形正对的部分进行扩大或合并操作，以满足光刻工艺要求；
生成多晶硅层切割图形，在初始问题图形邻边正对部分生成一个矩形，以此矩形中心为原点，填补一块设定尺寸大小的切割图形；
对生成的多晶硅层切割图形进行正常的OPC后续修正处理,得到OPC修正结果。
2.根据权利要求1所述的多晶硅层桥接断路的解决方法，其特征在于，该方法根据设计规则以及实际工艺能力进行选择与调整，包括多晶硅图形线宽及相邻多晶硅图形之间的间距，用以选择不满足、不利于实际工艺要求，易出现桥接或短路的边界。
3.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，根据实际工艺能力设置所述第一设定线宽的范围为10nm～120nm，所述第一设定图形间距的范围为50～200nm。
4.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，所述第二设定线宽及第二设定图形间距的值取决于技术节点和光刻工艺的能力，根据实际工艺能力设置所述第二设定线宽的范围为10nm～80nm，所述第二设定图形间距的范围为50～180nm，扩大/合并后的多晶硅图形的线宽大于相应技术节点光刻工艺所能曝出的最小线宽，图形周期大于光刻工艺能解析的最小图形周期。
5.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，所述切割图形尺寸满足当前多晶硅线端切割工艺所能解析的最小尺寸，根据实际工艺能力设置其一边的尺寸范围为50～200nm，另一边的尺寸大于100nm。
6.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，所述生成的切割图形边界朝空间更大方向移动一定距离，使相邻切割图形正对部分之间的间距满足多晶硅切割工艺所要求的最小间距，根据实际工艺能力，所述移动距离的范围为0～15nm，所述最小间距的范围为40～65nm。
7.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，所述切割图形的线端边超出所切割多晶硅层的最小长度满足实际工艺要求，根据实际工艺能力设置所述切割图形的线端边超出所切割多晶硅层的最小长度D的范围为30～60nm。
8.根据权利要求2所述的多晶硅层桥接断路的解决方法，其特征在于，所述切割图形到有源区、接触孔的最小距离满足设计规则及实际工艺要求，根据实际工艺能力，到有源区的最小距离的范围为5～20nm，到接触孔的最小距离的范围0.5～10nm。
CN201710985194.9A 2017-10-20 2017-10-20 一种多晶硅层桥接断路的解决方法 Active CN107706103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710985194.9A CN107706103B (zh) 2017-10-20 2017-10-20 一种多晶硅层桥接断路的解决方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710985194.9A CN107706103B (zh) 2017-10-20 2017-10-20 一种多晶硅层桥接断路的解决方法

Publications (2)

Publication Number Publication Date
CN107706103A CN107706103A (zh) 2018-02-16
CN107706103B true CN107706103B (zh) 2019-11-26

Family

ID=61182606

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710985194.9A Active CN107706103B (zh) 2017-10-20 2017-10-20 一种多晶硅层桥接断路的解决方法

Country Status (1)

Country Link
CN (1) CN107706103B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109669319B (zh) * 2018-12-19 2022-06-14 上海华力集成电路制造有限公司 改善多晶硅层线端尺寸均一性的opc修正方法
CN114077159A (zh) * 2020-08-21 2022-02-22 长鑫存储技术有限公司 版图的修正方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137711A (zh) * 2015-08-11 2015-12-09 上海华力微电子有限公司 金属硬掩模一体化刻蚀中桥接位置的检测方法
CN106292173A (zh) * 2016-08-22 2017-01-04 上海华力微电子有限公司 一种选择性调整尺寸图形的添加方法
CN106444272A (zh) * 2016-09-30 2017-02-22 上海华虹宏力半导体制造有限公司 光刻工艺中光学临近修正方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI346249B (en) * 2007-07-24 2011-08-01 Nanya Technology Corp Photomask layout pattern
JP5235936B2 (ja) * 2010-05-10 2013-07-10 パナソニック株式会社 半導体装置及びそのレイアウト作成方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105137711A (zh) * 2015-08-11 2015-12-09 上海华力微电子有限公司 金属硬掩模一体化刻蚀中桥接位置的检测方法
CN106292173A (zh) * 2016-08-22 2017-01-04 上海华力微电子有限公司 一种选择性调整尺寸图形的添加方法
CN106444272A (zh) * 2016-09-30 2017-02-22 上海华虹宏力半导体制造有限公司 光刻工艺中光学临近修正方法

Also Published As

Publication number Publication date
CN107706103A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
US8316327B2 (en) Methods of optical proximity correction
CN102648521B (zh) 半导体器件
TWI581058B (zh) 使用能夠使用較爲緊密接點封入間距規則之多重圖案化製程圖案化線型特徵之方法
JP2005197685A (ja) ダブル・ゲートＦｉｎＦＥＴ設計のための自動層生成法および装置
CN109669319B (zh) 改善多晶硅层线端尺寸均一性的opc修正方法
CN107706103B (zh) 一种多晶硅层桥接断路的解决方法
CN105759560A (zh) 组合光罩的版图结构及其形成方法、应用方法
JP2008176303A (ja) マスク生成方法、マスク形成方法、パターン形成方法および半導体装置
CN108957943A (zh) 形成布局图案的方法
JP5233219B2 (ja) 半導体装置の製造方法及びフォトマスクの設計方法
CN104216233B (zh) 曝光方法
CN111596528B (zh) 一种多晶硅切割图形添加方法
JP2010026420A (ja) パターン作成方法
JP2006276491A (ja) マスクパターン補正方法、及びフォトマスク作製方法
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
JP4961750B2 (ja) 半導体装置の製造方法及び露光方法
CN105988292A (zh) 具有非典型图案的光刻胶及其蚀刻基材与形成洞的方法
US8122387B2 (en) Optimizing integrated circuit chip designs for optical proximity correction
CN107342262B (zh) 集成电路制造方法
KR100809705B1 (ko) 반도체 소자의 패턴 예측을 위한 이미지 콘투어 형성방법
TW201430903A (zh) 半導體元件的製作方法
CN107783369B (zh) 光学邻近校正的修复方法
CN105895586B (zh) 增加共享接触孔工艺窗口的方法
KR100676606B1 (ko) Ｃｍｐ 공정을 위한 더미 패턴을 형성하는 방법
JP2007123342A (ja) 半導体装置の製造方法。

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant