CN101986427A - 具有预对准图案的半导体晶片和预对准半导体晶片的方法 - Google Patents

具有预对准图案的半导体晶片和预对准半导体晶片的方法 Download PDF

Info

Publication number
CN101986427A
CN101986427A CN2010102399395A CN201010239939A CN101986427A CN 101986427 A CN101986427 A CN 101986427A CN 2010102399395 A CN2010102399395 A CN 2010102399395A CN 201010239939 A CN201010239939 A CN 201010239939A CN 101986427 A CN101986427 A CN 101986427A
Authority
CN
China
Prior art keywords
semiconductor wafer
prealignment
indentation
wafer
edge
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2010102399395A
Other languages
English (en)
Inventor
王盈盈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN101986427A publication Critical patent/CN101986427A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/68—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for positioning, orientation or alignment
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7003—Alignment type or strategy, e.g. leveling, global alignment
    • G03F9/7007—Alignment other than original with workpiece
    • G03F9/7011—Pre-exposure scan; original with original holder alignment; Prealignment, i.e. workpiece with workpiece holder
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
    • G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
    • G03F9/7073—Alignment marks and their environment
    • G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

本发明公开具有预对准图案的半导体晶片和预对准半导体晶片的方法，在该晶片的边缘具有两个或多个刻痕的预对准图案，该方法于制造过程中利用刻痕。于一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。于另一方式中，于制造过程中使用刻痕及平边的晶片预对准方法。于一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离或者平边与邻接的刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着半导体晶片的边缘任意两相邻刻痕之间的距离及平边与邻接的刻痕之间的距离各不相同。本发明可使预对准误差降低。

Description

具有预对准图案的半导体晶片和预对准半导体晶片的方法
技术领域
本发明涉及集成电路的制造方法，尤其涉及利用刻痕及/或平边的半导体晶片的预对准方法。
背景技术
于集成电路(IC)工艺中，对准步骤为光刻工艺中的一步骤，其中使用一掩模以图案化所述电路的一层，掩模的x-y位置相对应于电路所欲形成的晶片(例如硅晶片)的位置。借由对准步骤，光刻工艺中的掩模(或光掩模)在光致抗蚀剂曝光之前设置于相对晶片的位置。因此，掩模上的图案与先前形成于晶片表面上的图案重叠。用于对准的图案称作对位标记，此为一特殊配置的标记设置于每一个掩模上，以允许掩模和晶片上的图案之间能精确的对准。
预对准步骤为一初步的对准步骤(或称粗对准步骤)，其借由一简单的机械控制，并且使用一刻痕或一平边以确保所述晶片处于机械腔体中的正确位置。集成电路工艺的大部分机器需进行预对准步骤，且预对准误差可达数微米。
另一方面，在光刻工艺中的对准步骤表示为一精准的对准步骤(或称细对准步骤)。精准的对准步骤需使用许多特殊的布局以修正信号，并接着借由光检测器和软件执行一些操作分析。上述的误差可达数十纳米的数量级。所述检测器需借由预对准步骤，使其位于正确的位置范围中；否则将导致对准步骤的失败。从光刻工艺的观点，“预对准步骤”对于细对准步骤是很重要的。
对于预对准步骤，一般地使用一单一刻痕图案于上述晶片。也可使用一平边，但是使用单一刻痕会更有效率。然而，晶片的尺寸增加为使其更有效率地制造集成电路芯片，而具较大的晶片尺寸会使单一刻痕图案具有较差的预对准误差。
图1显示传统晶片预对准使用单一刻痕图案造成旋转误差的示意图，其显示具有用于预对准步骤的单一刻痕图案104的晶片102。由于旋转角度θ为既定，所述旋转误差的长度与晶片102的直径成正比。例如，当晶片102金具有一个单一刻痕，于给定的旋转角度θ，相对于12英寸晶片，工艺机器在18英寸晶片具有较差的预对准误差。
有鉴于此，业界急需于集成电路工艺中一种新的晶片预对准的方法，以降低预对准误差。
发明内容
为了解决现有技术的问题，本公开提供许多不同的实施例，其一范例为一具有预对准图案的半导体晶片，所述预对准图案包括：N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数。于一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。
本发明另一实施例为一具有预对准图案的半导体晶片，所述预对准图案包括：N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于1的整数；以及一平边，位于该半导体晶片的边缘。于一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。于另一实施例中，沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。
本发明又一实施例为一种预对准半导体晶片的方法，包括：提供一半导体晶片，其具有N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数，以及沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的；以及于制造过程中，使用所述刻痕预对准该半导体晶片。
本发明可借由使用多刻痕构造或与一平边结合使预对准误差降低。所述刻痕所处正确的位置可借由距离设计的最佳化而更容易地确认。
为使本发明能更明显易懂，下文特举实施例，并配合所附附图，作详细说明如下：
附图说明
图1显示传统晶片预对准使用单一刻痕图案造成旋转误差的示意图。
图2显示根据本发明的一方式于一晶片上的多刻痕图案用于预对准步骤的示意图。
图3A显示根据本发明另一方式于一晶片上的单一刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。
图3B显示根据本发明另一方式于一晶片上的多刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。
其中，附图标记说明如下：
102～晶片；
104～单一刻痕图案；
θ～旋转角度；
202、204、206～刻痕；
208、210、212～晶片边缘；
302～平边；
304、306、308～刻痕；
301、312、314～晶片边缘。
具体实施方式
以下以各实施例详细说明并伴随着附图说明的范例，作为本发明的参考依据。在附图或说明书描述中，相似或相同的部分均使用相同的附图标记。且在附图中，实施例的形状或是厚度可扩大，并以简化或是方便标示。另外，附图中各元件的部分将以分别描述说明，值得注意的是，图中未示出或描述的元件，为本领域普通技术人员所知的形式，另外，特定的实施例仅为揭示本发明使用的特定方式，其并非用以限定本发明。
本发明实施例提供于集成电路工艺中的一晶片预对准方法，以降低预对准误差。于本发明整个实施例图示和各示意图中，相似的附图标记用于表示相似的元件。
图2显示根据本发明的一方式于一晶片上的多刻痕图案用于预对准步骤的示意图。三个刻痕202、204、及206彼此相间，且将其设置于最佳的位置。更明确地说，沿着晶片边缘任意相邻的刻痕之间的距离并不相同。也即，沿着晶片边缘208刻痕202和204之间的距离并不等于沿着晶片边缘212刻痕204和206之间的距离，其也不等于沿着晶片边缘210刻痕202和206之间的距离。
一般而言，若在晶片上具有N个刻痕(1、2、......、N)用于预对准步骤，则沿着晶片边缘刻痕1和2之间的距离不等于沿着晶片边缘刻痕2和3之间的距离...不等于沿着晶片边缘刻痕N-1和N之间的距离，及不等于沿着晶片边缘刻痕N和1之间的距离。此构造特征避免了预对准步骤中对一刻痕与其他刻痕误认。然而，于其他实施例中，部分相邻刻痕之间的距离可以是相同的，只要可辨识整个多刻痕图案而不发生预对准误差。
图3A显示根据本发明另一方式于一晶片上的单一刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。所述平边302构造结合单一刻痕有助于修正晶片102的预对准误差。
图3B显示根据本发明另一方式于一晶片上的多刻痕图案结合一平边(平面)图案用于预对准步骤的示意图。所述平边302与两个刻痕306和308结合。与图2相似，沿着晶片边缘任意相邻的刻痕或平边之间的距离并不相同。也即，沿着晶片边缘312刻痕306和308之间的距离并不等于沿着晶片边缘310平边302和刻痕306之间的距离，其也不等于沿着晶片边缘314平边302和刻痕308之间的距离。
一般而言，若在晶片上具有N个刻痕(1、2、......、N)和一平边用于预对准步骤，所述平边相邻于刻痕1和N，则沿着晶片边缘刻痕1和2之间的距离不等于沿着晶片边缘刻痕2和3之间的距离...不等于沿着晶片边缘刻痕N-1和N之间的距离，及不等于沿着晶片边缘刻痕N和所述平边之间的距离，其也不等于沿着晶片边缘所述平边和刻痕1之间的距离。此构造特征避免了预对准步骤中对一刻痕与其他刻痕误认。然而，于其他实施例中，部分相邻刻痕或平边之间的距离可以是相同的，只要可辨识整个多刻痕图案与平边的结合而不发生预对准误差。另外，于另一实施例中，多个平边可与多个刻痕结合。于本领域普通技术人员应可理解的是，本发明中具有许多实施例变化。
本发明技术特征的优点包括借由使用多刻痕构造或与一平边结合使预对准误差降低。所述刻痕所处正确的位置可借由距离设计的最佳化而更容易地确认。
本发明虽以各种实施例公开如上，然其并非用以限定本发明的范围，任何本领域普通技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰。本发明的保护范围当视所附的权利要求所界定的范围为准。

Claims (10)

1.一具有预对准图案的半导体晶片，所述预对准图案包括：
N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数。
2.如权利要求1所述的具有预对准图案的半导体晶片，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。
3.如权利要求1所述的具有预对准图案的半导体晶片，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。
4.一具有预对准图案的半导体晶片，所述预对准图案包括：
N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于1的整数；以及
一平边，位于该半导体晶片的边缘。
5.如权利要求4所述的具有预对准图案的半导体晶片，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的。
6.如权利要求4所述的具有预对准图案的半导体晶片，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。
7.一种预对准半导体晶片的方法，包括：
提供一半导体晶片，其具有N个刻痕，位于该半导体晶片的边缘，其中N为大于或等于2的整数，以及沿着该半导体晶片的边缘任意两相邻刻痕之间的所有距离中，至少两个距离是不同的；以及
于制造过程中，使用所述刻痕预对准该半导体晶片。
8.如权利要求7所述的预对准半导体晶片的方法，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的距离各不相同。
9.如权利要求7所述的预对准半导体晶片的方法，还包括于该半导体晶片上提供一平边，其位于该半导体晶片的边缘，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的距离或者该平边与一邻接的刻痕之间的所有距离中，至少两个距离是不同的。
10.如权利要求9所述的预对准半导体晶片的方法，其中沿着该半导体晶片的边缘任意两相邻刻痕之间的距离及该平边与一邻接的刻痕之间的距离各不相同。
CN2010102399395A 2009-07-28 2010-07-26 具有预对准图案的半导体晶片和预对准半导体晶片的方法 Pending CN101986427A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US22924909P 2009-07-28 2009-07-28
US61/229,249 2009-07-28
US12/783,719 2010-05-20
US12/783,719 US20110024879A1 (en) 2009-07-28 2010-05-20 Method to reduce pre-alignment error using multi-notch pattern or in combination with flat side

Publications (1)

Publication Number Publication Date
CN101986427A true CN101986427A (zh) 2011-03-16

Family

ID=43526203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102399395A Pending CN101986427A (zh) 2009-07-28 2010-07-26 具有预对准图案的半导体晶片和预对准半导体晶片的方法

Country Status (3)

Country Link
US (1) US20110024879A1 (zh)
CN (1) CN101986427A (zh)
TW (1) TWI502676B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034064A (zh) * 2011-09-29 2013-04-10 上海微电子装备有限公司 一种用于基板预对准以及基板方向检测及调整的装置
CN105159038A (zh) * 2015-10-15 2015-12-16 苏州盛纳微电子有限公司 一种用单面光刻曝光机上晶圆正反面光刻图案的对位方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103199048A (zh) * 2012-01-05 2013-07-10 沈阳新松机器人自动化股份有限公司 晶圆预对准控制方法
CN105632971B (zh) 2014-11-26 2019-06-25 上海微电子装备（集团）股份有限公司 一种硅片处理装置及方法
CN105988303B (zh) * 2015-02-26 2018-03-30 上海微电子装备（集团）股份有限公司 一种掩模版传输装置及传输方法
TWI585518B (zh) * 2015-09-25 2017-06-01 華邦電子股份有限公司 晶圓圖案化製程

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887904A (en) * 1985-08-23 1989-12-19 Canon Kabushiki Kaisha Device for positioning a semi-conductor wafer
JPH11251206A (ja) * 1998-02-26 1999-09-17 Nec Yamagata Ltd 半導体ウェーハ
CN101110390A (zh) * 2006-07-18 2008-01-23 中华映管股份有限公司 晶圆切割方法
CN101174610A (zh) * 2006-11-03 2008-05-07 中芯国际集成电路制造(上海)有限公司 一种晶圆及利用该晶圆识别错误制程的方法
CN101431007A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 晶片键合装置及方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2742710B2 (ja) * 1989-06-26 1998-04-22 三菱電機株式会社 半導体ウェハ
US6225012B1 (en) * 1994-02-22 2001-05-01 Nikon Corporation Method for positioning substrate
US6242817B1 (en) * 1998-12-28 2001-06-05 Eastman Kodak Company Fabricated wafer for integration in a wafer structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4887904A (en) * 1985-08-23 1989-12-19 Canon Kabushiki Kaisha Device for positioning a semi-conductor wafer
JPH11251206A (ja) * 1998-02-26 1999-09-17 Nec Yamagata Ltd 半導体ウェーハ
CN101110390A (zh) * 2006-07-18 2008-01-23 中华映管股份有限公司 晶圆切割方法
CN101174610A (zh) * 2006-11-03 2008-05-07 中芯国际集成电路制造(上海)有限公司 一种晶圆及利用该晶圆识别错误制程的方法
CN101431007A (zh) * 2007-11-05 2009-05-13 东部高科股份有限公司 晶片键合装置及方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103034064A (zh) * 2011-09-29 2013-04-10 上海微电子装备有限公司 一种用于基板预对准以及基板方向检测及调整的装置
CN103034064B (zh) * 2011-09-29 2015-03-25 上海微电子装备有限公司 一种用于基板预对准以及基板方向检测及调整的装置
CN105159038A (zh) * 2015-10-15 2015-12-16 苏州盛纳微电子有限公司 一种用单面光刻曝光机上晶圆正反面光刻图案的对位方法
CN105159038B (zh) * 2015-10-15 2017-08-25 苏州盛纳微电子有限公司 一种用单面光刻曝光机上晶圆正反面光刻图案的对位方法

Also Published As

Publication number Publication date
TW201133692A (en) 2011-10-01
US20110024879A1 (en) 2011-02-03
TWI502676B (zh) 2015-10-01

Similar Documents

Publication Publication Date Title
US11037882B2 (en) Overlay mark
US9024456B2 (en) Photolithography alignment mark, mask and semiconductor wafer containing the same mark
CN101986427A (zh) 具有预对准图案的半导体晶片和预对准半导体晶片的方法
US20130120739A1 (en) Structure for critical dimension and overlay measurement
US10186443B2 (en) Misalignment/alignment compensation method, semiconductor lithography system, and method of semiconductor patterning
CN104635432B (zh) 用于电子束曝光的待曝光衬底及对准标记定位的方法
CN101789386B (zh) 晶片对准的方法
US9054113B1 (en) Box-in-box overlay mark
KR100381881B1 (ko) 얼라인먼트 마크 세트 및 얼라인먼트 정밀도 계측 방법
CN104714373B (zh) 硅片正背面图形高精度转移的方法
CN104281010B (zh) 形成方法和基板
CN105182681B (zh) 一种掩模板及在同一硅片上加工多种深度结构的方法
US9134628B2 (en) Overlay mark and application thereof
TWI380139B (en) Method for wafer alignment
CN103943464A (zh) 对准标记的形成方法
US8729716B2 (en) Alignment accuracy mark
CN106981435B (zh) 一种光刻检查图形结构
JP2001102285A (ja) 位置合わせマーク
JPH0276214A (ja) ホトリソグラフィー工程におけるガラスマスク
KR20090121562A (ko) 반도체 소자의 오버레이 패턴 및 그의 제조 방법
TW518708B (en) Method for simultaneously forming alignment marks and shallow trenches
KR20080051347A (ko) 오버레이 버니어 및 이를 이용한 반도체 소자의 형성 방법
CN115732315A (zh) 半导体器件及其制作方法
KR20090122654A (ko) 스크라이브 레인 형성방법
CN109669325A (zh) 一种光刻对准方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C12 Rejection of a patent application after its publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20110316