CN109669325A - 一种光刻对准方法 - Google Patents
一种光刻对准方法 Download PDFInfo
- Publication number
- CN109669325A CN109669325A CN201710961708.7A CN201710961708A CN109669325A CN 109669325 A CN109669325 A CN 109669325A CN 201710961708 A CN201710961708 A CN 201710961708A CN 109669325 A CN109669325 A CN 109669325A
- Authority
- CN
- China
- Prior art keywords
- photo
- mask process
- litho pattern
- photoetching
- alignment mark
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供了一种光刻对准方法,包括:S1在待光刻基底上进行第一道光刻工序得到第一光刻图形,第一光刻图形中包括下一道光刻工序的对位标记;S2在第一光刻图形表面进行第二道光刻工序得到第二光刻图形,第二光刻图形中包括下一道光刻工序的对位标记;S3在第二光刻图形表面进行第三道光刻工序得到第三光刻图形,其中,当其不为最后一道光刻工序,则第三光刻图形中包括下一道光刻工序的对位标记,否则不包括下一道光刻工序的对位标记。采用一对一的光刻对准方法,将误差限定在每一次的光刻中,得到的图形不会超出上次的光刻图形,避免累积误差,极大地提升制程稳定性与良率确保光刻机对准精度内的图形设计对准精确,不出现图形偏移。
Description
技术领域
本发明涉及半导体技术领域,特别涉及一种光刻对准方法。
背景技术
半导体器件的制造需要经过上百道工艺,光刻工艺作为图案化的主要工艺步骤,在半导体器件的制造过程中处于举足轻重的地位。随着半导体器件结构的日趋复杂,光刻工序越来越多,为了保证半导体器件的制备良率,光刻图形之间的相互对准显得尤为重要。
目前,大多将光刻过程中需要的对位标记设计在第一道光刻使用的光刻板中,如图1(a)和图1(b)所示,其中,如图1(a)为第一道光刻的光刻板,图1(b)为光刻板中的对位标记;在第一道光刻中得到如图1(c)所示的光刻图形后,如图1(d)所示采用2号对位标记进行第二道光刻工艺的对准操作,得到如图1(e)所示的光刻图形;之后采用如图1(f)所示的3号对位标记进行第三道光刻工艺的对准操作,得到如图1(g)所示的光刻图形。从图中可以看出,将所有的对位标记设计在一道光刻的图形中,当不同光刻图形间距接近光刻机的对准精度时,极可能出现由于累积误差产生的图形偏移情况,从而造成芯片失效、良率下降。
发明内容
针对上述问题,本发明旨在提供一种光刻对准方法,有效提升晶圆片的切割效率和稳定性。
为达到上述目的,本发明提供的技术方案如下:
一种光刻对准方法,光刻工艺中包括三道或三道以上光刻工序,所述对准方法中包括:
S1在待光刻基底上进行第一道光刻工序得到第一光刻图形,所述第一光刻图形中包括下一道光刻工序的对位标记;
S2在所述第一光刻图形表面进行第二道光刻工序得到第二光刻图形,所述第二光刻图形中包括下一道光刻工序的对位标记;
S3在所述第二光刻图形表面进行第三道光刻工序得到第三光刻图形,其中,当其不为最后一道光刻工序,则所述第三光刻图形中包括下一道光刻工序的对位标记,否则不包括下一道光刻工序的对位标记。
进一步优选地,在步骤S1之前包括:
根据光刻工序依次制备光刻板,其中,后一光刻工序使用的光刻板与前一光刻工序的光刻板中包括同一对位标记;
在步骤S1中,具体为:使用第一光刻板在待光刻基底上进行第一道光刻工序得到第一光刻图形;
在步骤S2中,具体为:使用第二光刻板在所述第一光刻图形表面进行第二道光刻工序得到第二光刻图形;
在步骤S3中,具体为:使用第三光刻板在所述第二光刻图形表面进行第三道光刻工序得到第三光刻图形。
在本发明提供的光刻对准方法中,采用一对一的光刻对准方法,将误差限定在每一次的光刻中,得到的图形不会超出上次的光刻图形,避免累积误差,极大地提升制程稳定性与良率确保光刻机对准精度内的图形设计对准精确,不出现图形偏移;此外,在产品设计上也可以追求光刻机性能最大化,从而使产品性能进一步提升。
附图说明
图1(a)为现有技术中第一道光刻的第一光刻板示意图;
图1(b)为现有技术中第一光刻板中包括的2号和3号对位标记示意图;
图1(c)为现有技术中使用第一光刻板进行第一次光刻后得到的光刻图形;
图1(d)为现有技术中第二道光刻中第二光刻板中对位标记与第一次光刻板中2号标记对准示意图;
图1(e)为现有技术中两次光刻得到的光刻图形可能出现的偏差示意图;
图1(f)为现有技术中第三道光刻中第三光刻板中对位标记与第一光刻板中3号标记对准示意图;
图1(g)为现有技术中三次光刻得到的光刻图形可能出现的偏差示意图;
图2(a)为本发明中第一道光刻的第一光刻板示意图;
图2(b)为本发明中第一光刻板中包括的2号对位标记示意图;
图2(c)为本发明中使用第一光刻板进行第一次光刻后得到的光刻图形;
图2(d)为本发明中第二道光刻中第二光刻板中对位标记与第一光刻板中2号标记对准示意图;
图2(e)为本发明中两次光刻得到的光刻图形可能出现的偏差示意图;
图2(f)为本发明中第三道光刻中第三光刻板中对位标记与第二光刻板中3号标记对准示意图;
图2(g)为本发明中三次光刻得到的光刻图形可能出现的偏差示意图。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对照附图说明本发明的具体实施方式。显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图,并获得其他的实施方式。
为使图面简洁,各图中的只示意性地表示出了与本发明相关的部分,它们并不代表其作为产品的实际结构。
由在现有技术中,通常将所有的对位标记设计在一道光刻的图形中,当不同光刻图形间距接近光刻机的对准精度时,会出现由于累积误差产生的图形偏移情况,造成出现芯片失效、良率下降等情况。为了解决这一技术问题,本发明提供了一种光刻对准方法,适用于包括三道或三道以上光刻工序的光刻过程,具体,在该对准方法中包括:S1在待光刻基底上进行第一道光刻工序得到第一光刻图形,第一光刻图形中包括下一道光刻工序的对位标记;S2在第一光刻图形表面进行第二道光刻工序得到第二光刻图形,第二光刻图形中包括下一道光刻工序的对位标记;S3在第二光刻图形表面进行第三道光刻工序得到第三光刻图形,其中,当其不为最后一道光刻工序,则第三光刻图形中包括下一道光刻工序的对位标记,否则不包括下一道光刻工序的对位标记。
具体,在进行光刻之前根据光刻工序依次制备光刻板,后一光刻工序使用的光刻板与前一光刻工序的光刻板中包括同一对位标记。如,假若某一光刻工艺中包括五道光刻工序,则在制备的五块光刻板中,第二块光刻板中包括与第一块光刻板中相同的对位标记,第三块光刻板中包括与第二块光刻板中相同的对位标记,第四块光刻板中包括与第三块光刻板中相同的对位标记,第五块光刻板中包括与第四块光刻板中相同的对位标记,以此,在进行光刻的过程中,在后一道光刻工序中对准前一道光刻工序的对位标记即可,每一次的图形对准后都不会超出上次的光刻图形,极大提升制程稳定性与良率。
在一实例中,光刻工艺中包括三道光刻工序:
如图2(a)和图2(b)所示,其中,如图2(a)为第一道光刻的第一光刻板,其中包括对位标记,图2(b)为该第一光刻板中包括的2号对位标记;在第一道光刻中得到如图2(c)所示的光刻图形后,如图2(d)所示采用2号对位标记进行第二道光刻工艺的对准操作,得到如图2(e)所示的光刻图形,从图中可以看出,在该道光刻工序使用到的第二光刻板中除了包括2号对位标记外,还包括3号对位标记;之后采用如图2(f)所示的3号对位标记进行第三道光刻工艺的对准操作,得到如图2(g)所示的光刻图形。从图中可以看出,采用本发明中的光刻对准方法,将误差限定在每一次的光刻中,得到的图形不会超出上次的光刻图形,有效避免累积误差,极大地提升制程稳定性与良率确保光刻机对准精度内的图形设计对准精确,不会出现图形偏移。
Claims (2)
1.一种光刻对准方法,其特征在于,光刻工艺中包括三道或三道以上光刻工序,所述对准方法中包括:
S1在待光刻基底上进行第一道光刻工序得到第一光刻图形,所述第一光刻图形中包括下一道光刻工序的对位标记;
S2在所述第一光刻图形表面进行第二道光刻工序得到第二光刻图形,所述第二光刻图形中包括下一道光刻工序的对位标记;
S3在所述第二光刻图形表面进行第三道光刻工序得到第三光刻图形,其中,当其不为最后一道光刻工序,则所述第三光刻图形中包括下一道光刻工序的对位标记,否则不包括下一道光刻工序的对位标记。
2.如权利要求1所述的光刻对准方法,其特征在于,在步骤S1之前包括:
根据光刻工序依次制备光刻板,其中,后一光刻工序使用的光刻板与前一光刻工序的光刻板中包括同一对位标记;
在步骤S1中,具体为:使用第一光刻板在待光刻基底上进行第一道光刻工序得到第一光刻图形;
在步骤S2中,具体为:使用第二光刻板在所述第一光刻图形表面进行第二道光刻工序得到第二光刻图形;
在步骤S3中,具体为:使用第三光刻板在所述第二光刻图形表面进行第三道光刻工序得到第三光刻图形。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710961708.7A CN109669325A (zh) | 2017-10-17 | 2017-10-17 | 一种光刻对准方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710961708.7A CN109669325A (zh) | 2017-10-17 | 2017-10-17 | 一种光刻对准方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN109669325A true CN109669325A (zh) | 2019-04-23 |
Family
ID=66140240
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710961708.7A Pending CN109669325A (zh) | 2017-10-17 | 2017-10-17 | 一种光刻对准方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN109669325A (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1755528A (zh) * | 2004-09-27 | 2006-04-05 | 精工爱普生株式会社 | 曝光掩模的对位方法以及薄膜元件基板的制造方法 |
JP2009218445A (ja) * | 2008-03-11 | 2009-09-24 | Dainippon Printing Co Ltd | 反射型マスクブランクス、反射型マスク、ならびに反射型マスクの検査方法および製造方法 |
CN104698773A (zh) * | 2015-03-31 | 2015-06-10 | 上海华力微电子有限公司 | 光刻对准标记结构及其制造方法 |
-
2017
- 2017-10-17 CN CN201710961708.7A patent/CN109669325A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1755528A (zh) * | 2004-09-27 | 2006-04-05 | 精工爱普生株式会社 | 曝光掩模的对位方法以及薄膜元件基板的制造方法 |
JP2009218445A (ja) * | 2008-03-11 | 2009-09-24 | Dainippon Printing Co Ltd | 反射型マスクブランクス、反射型マスク、ならびに反射型マスクの検査方法および製造方法 |
CN104698773A (zh) * | 2015-03-31 | 2015-06-10 | 上海华力微电子有限公司 | 光刻对准标记结构及其制造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103019052B (zh) | 光刻对准标记以及包含其的掩模板和半导体晶片 | |
TW201137961A (en) | Offset field grid for efficient wafer layout | |
CN104765254B (zh) | 一种套刻对准标记 | |
CN103197501B (zh) | 一种阵列基板及其制备方法和显示装置 | |
TWI502676B (zh) | 具預對準圖案的半導體晶圓和預對準半導體晶圓的方法 | |
CN101789386B (zh) | 晶片对准的方法 | |
CN104952851B (zh) | 对准标记及其对准方法 | |
JP2008139688A (ja) | 半導体集積回路の製造方法、マスクの製造方法、半導体マスクデータ製造装置、マスクパターンの修正方法、及び設計レイアウトの修正方法 | |
CN109669325A (zh) | 一种光刻对准方法 | |
TWI380139B (en) | Method for wafer alignment | |
TWI242255B (en) | Wafer carrier | |
CN103376645B (zh) | 通用掩模版及其应用 | |
CN203720532U (zh) | 一种光刻标记结构 | |
CN103389616B (zh) | 能够改善发射极窗口尺寸均匀性的SiGe器件制造方法 | |
CN105374671B (zh) | T形栅结构的光刻方法 | |
CN210776174U (zh) | 组合光罩 | |
CN104808450B (zh) | 双面光刻方法 | |
JP2007287989A (ja) | 半導体装置の製造方法 | |
CN110865519B (zh) | 光刻过程中晶圆对准的方法 | |
US20140134543A1 (en) | Layout decomposition method and method for manufacturing semiconductor device applying the same | |
CN104730869B (zh) | 一种通过显微镜法实现纳米级套刻精度的方法 | |
CN104460246B (zh) | 一种新型光刻对准方法 | |
JPS62235952A (ja) | 半導体装置用マスク | |
CN110865520B (zh) | 光刻方法 | |
KR20100128825A (ko) | 광근접 보정 검증 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20190423 |