JPS62235952A - 半導体装置用マスク - Google Patents
半導体装置用マスクInfo
- Publication number
- JPS62235952A JPS62235952A JP61079143A JP7914386A JPS62235952A JP S62235952 A JPS62235952 A JP S62235952A JP 61079143 A JP61079143 A JP 61079143A JP 7914386 A JP7914386 A JP 7914386A JP S62235952 A JPS62235952 A JP S62235952A
- Authority
- JP
- Japan
- Prior art keywords
- mask
- masks
- pattern
- versions
- kinds
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 8
- 238000000034 method Methods 0.000 claims abstract description 25
- 238000004519 manufacturing process Methods 0.000 claims abstract description 11
- 238000001459 lithography Methods 0.000 claims description 4
- 239000010408 film Substances 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/38—Masks having auxiliary features, e.g. special coatings or marks for alignment or testing; Preparation thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54433—Marks applied to semiconductor devices or parts containing identification or tracking information
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
ＬＳＩを始めとする半導体装置の製造には、リソグラフ
ィ工程として多数のマスクが使用される。
ィ工程として多数のマスクが使用される。
要求仕様の複雑化に伴って、特定のリソグラフィ工程で
、それぞれが異なるパターンからなる複数のマスクを準
備し、その一つマスクを選択使用する製造法が適用され
る。本発明ではこのような場合、マスク・バージョン識
別のため、マスクのチップ領域内にバージョン識別記号
パターンを設けたマスク構造を述べる。
、それぞれが異なるパターンからなる複数のマスクを準
備し、その一つマスクを選択使用する製造法が適用され
る。本発明ではこのような場合、マスク・バージョン識
別のため、マスクのチップ領域内にバージョン識別記号
パターンを設けたマスク構造を述べる。
本発明は、半導体装置の製造に使用される、バージョン
識別記号を設けたマスクに関する。
識別記号を設けたマスクに関する。
半導体装置の製造には、ホトマスク、Ｘ線露光用マスク
、電子ビーム露光用マスク等露光手段は異なるが、ウェ
ハー・プロセスでは完成までに多数のマスクが使用され
る。
、電子ビーム露光用マスク等露光手段は異なるが、ウェ
ハー・プロセスでは完成までに多数のマスクが使用され
る。
最も簡単なる集積回路でも、４〜５種類、複雑な構造の
場合は、１０数種類のマスクを必要とする。
場合は、１０数種類のマスクを必要とする。
更に、特定の工程で使用されるマスクに対しても、要求
仕様を満たすために数種類のパターンの異なるマスクを
準備して、その中より１種類を選択使用することが必要
となる。
仕様を満たすために数種類のパターンの異なるマスクを
準備して、その中より１種類を選択使用することが必要
となる。
ウェハーのスクライプが終り、それぞれチップとして分
離された以後の工程で、上記選択されたマスクがどのバ
ージョンであるか容易に判別することがが要望されてい
る。
離された以後の工程で、上記選択されたマスクがどのバ
ージョンであるか容易に判別することがが要望されてい
る。
従来、各マスクにはその工程に対応した名称を与えてい
る。例えば、フィールド酸化膜形成用、ゲート電極形成
用、Ａ１６１！線層用等々、これらを識別するための記
号は、それぞれのマスクに記入されている。
る。例えば、フィールド酸化膜形成用、ゲート電極形成
用、Ａ１６１！線層用等々、これらを識別するための記
号は、それぞれのマスクに記入されている。
然し、ウェハー上の各チップには、どのマスクを用いた
かを識別するための記号は設けることは−ｍ的には行わ
れていない。
かを識別するための記号は設けることは−ｍ的には行わ
れていない。
上記に述べた、従来の方法では集積回路の構造が複雑化
し要求仕様も多様化して、特定のマスク工程で、レイア
ウト仕様の異なる複数の修正バージョンのマスクを用意
するような場合には、各チップがそれぞれ分離された以
後の工程では履歴の管理が極めて困難となる。
し要求仕様も多様化して、特定のマスク工程で、レイア
ウト仕様の異なる複数の修正バージョンのマスクを用意
するような場合には、各チップがそれぞれ分離された以
後の工程では履歴の管理が極めて困難となる。
特に、製品が完成して顧客に出荷され、何等かの理由で
、過去の製造の履歴を調査する場合、どのバージョンの
マスクを使用したかを判別することが困難である。
、過去の製造の履歴を調査する場合、どのバージョンの
マスクを使用したかを判別することが困難である。
上記に述べた、異なるパターンのバージョンに対応する
複数のマスクを準備し、その中より特定の一つのマスク
を選択使用する場合の製造の履歴管理の問題は、複数の
マスクにおいてバージョンを識別する記号を、該マスク
のチップ領域内に、パターンとして設けたことよりなる
本発明の半導体装置用マスクによって解決される。
複数のマスクを準備し、その中より特定の一つのマスク
を選択使用する場合の製造の履歴管理の問題は、複数の
マスクにおいてバージョンを識別する記号を、該マスク
のチップ領域内に、パターンとして設けたことよりなる
本発明の半導体装置用マスクによって解決される。
マスクの各チップに、バージョンを表示する識別記号が
集積回路の機能素子形成を■害しない領域にパターンと
して形成されている。
集積回路の機能素子形成を■害しない領域にパターンと
して形成されている。
その結果、リソグラフィ工程で上記記号が、例えば酸化
膜パターン、あるいはＡｌパターンとして基板上に形成
され、後の工程でその上に絶縁層が積層されても識別に
は問題はない。
膜パターン、あるいはＡｌパターンとして基板上に形成
され、後の工程でその上に絶縁層が積層されても識別に
は問題はない。
本発明による一実施例を図面により詳細説明する。第１
図はウェハー・プロセスをマスク工程を主体として模式
的に図示したものである。
図はウェハー・プロセスをマスク工程を主体として模式
的に図示したものである。
第１図は８種類のマスクを使用する場合の例を示してい
る。マスク工程３では３種類のバージョンが準備され、
その一つを選択使用する。更にマスク工程７では２種類
のバージョンが準備され、どちらかが選択使用されるこ
とを示している。
る。マスク工程３では３種類のバージョンが準備され、
その一つを選択使用する。更にマスク工程７では２種類
のバージョンが準備され、どちらかが選択使用されるこ
とを示している。
この例では、マスク工程段階３と７のバージョンの識別
をすればよいので、例えば、３−１． ３−２．３−３
；７−１．７−２なる記号を、それぞれのマスクの各チ
ップにパターンとして記入されている。
をすればよいので、例えば、３−１． ３−２．３−３
；７−１．７−２なる記号を、それぞれのマスクの各チ
ップにパターンとして記入されている。
第２図にパターンの識別記号１を記入する領域を示す。
記入領域２は、チップのスクライブ・ライン３に近い周
辺部で、ポンディグ・パッド４を避け、集積回路として
利用していない領域が選ばれる。
辺部で、ポンディグ・パッド４を避け、集積回路として
利用していない領域が選ばれる。
上記マスクを用いて、ウェハー・プロセスは通常の工程
で進められる。例えば、マスク工程３をＭＯＳのゲート
電極形成のプロセスとすると、マスク工程の終わった段
階で、領域２には３−２の識別記号１１が多結晶シリコ
ンのパターンとして形成される。
で進められる。例えば、マスク工程３をＭＯＳのゲート
電極形成のプロセスとすると、マスク工程の終わった段
階で、領域２には３−２の識別記号１１が多結晶シリコ
ンのパターンとして形成される。
また、マスク工程７をＡｌ配線パターン形成工程とする
と、上記工程の終わった時、領域２には３−２の記号の
別の位置に７−２なる識別記号１２がＡＩの金属層パタ
ーンとして形成されている。
と、上記工程の終わった時、領域２には３−２の記号の
別の位置に７−２なる識別記号１２がＡＩの金属層パタ
ーンとして形成されている。
３−２なる識別記号の上には酸化膜等の絶縁膜が形成さ
れているが、薄膜であり顕微鏡の観察で充分識別可能で
ある。
れているが、薄膜であり顕微鏡の観察で充分識別可能で
ある。
上記の実施例では、ホトマスクを使用せる場合について
説明したが、ホトリソグラフィのみならず、Ｘ線露光用
のマスクは勿論のこと、またマスク媒体を使用しない電
子ビーム描画露光に対しても同様な°る考え方で適用可
能である。
説明したが、ホトリソグラフィのみならず、Ｘ線露光用
のマスクは勿論のこと、またマスク媒体を使用しない電
子ビーム描画露光に対しても同様な°る考え方で適用可
能である。
以上に説明せるごとく、本発明のバージョン識別記号を
形成せるマスクを使用することにより、ウェハー・プロ
セスとして特別に工数が不要で、集積回路として完成後
に製造でのマスク工程の履歴追跡は極めて容易となる。
形成せるマスクを使用することにより、ウェハー・プロ
セスとして特別に工数が不要で、集積回路として完成後
に製造でのマスク工程の履歴追跡は極めて容易となる。
第１図は本発明にかかわるマスク工程を模式的に説明す
る図、 第２図は本発明にかかわる識別記号の記入領域を説明す
る図を示す。 図面において、 １．１１．１２は識別記号、 ２は識別記号の記入領域、 ３はスクライプ・ライン、 ４はボンディング・パッド、 をそれぞれ示す。 特許出願人 工業技術院長 等々力 達第 １ ■ ｔＩｓ２ 圀
る図、 第２図は本発明にかかわる識別記号の記入領域を説明す
る図を示す。 図面において、 １．１１．１２は識別記号、 ２は識別記号の記入領域、 ３はスクライプ・ライン、 ４はボンディング・パッド、 をそれぞれ示す。 特許出願人 工業技術院長 等々力 達第 １ ■ ｔＩｓ２ 圀
Claims (1)
- 【特許請求の範囲】 半導体装置の製造時の同一段階のリソグラフィ工程で、
それぞれが異なるパターンからなる複数のマスクが準備
され、その中より特定の一つが選択使用されるマスクに
おいて、 前記、パターンを識別する記号（１）を該マスクのチッ
プ領域内にパターンとして設けたことを特徴とする半導
体装置用マスク。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079143A JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61079143A JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62235952A true JPS62235952A (ja) | 1987-10-16 |
| JPH056176B2 JPH056176B2 (ja) | 1993-01-26 |
Family
ID=13681738
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61079143A Granted JPS62235952A (ja) | 1986-04-08 | 1986-04-08 | 半導体装置用マスク |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62235952A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130813A (ja) * | 1988-11-10 | 1990-05-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE10065537A1 (de) * | 2000-12-28 | 2002-08-14 | Infineon Technologies Ag | Verfahren zur Identifikation einer auf einen Wafer projizierten Maske nach der Belichtung des Wafers |
| US7120884B2 (en) * | 2000-12-29 | 2006-10-10 | Cypress Semiconductor Corporation | Mask revision ID code circuit |
| JP2008205222A (ja) * | 2007-02-20 | 2008-09-04 | Sony Computer Entertainment Inc | 半導体装置の製造方法および半導体装置 |
| JP2012063434A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | フォトマスクの版数確認用半導体セル |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587149A (en) * | 1978-12-25 | 1980-07-01 | Mitsubishi Electric Corp | Photomask for preparation of semiconductor wafer |
| JPS57179849A (en) * | 1981-04-30 | 1982-11-05 | Nec Corp | Photo mask |
-
1986
- 1986-04-08 JP JP61079143A patent/JPS62235952A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5587149A (en) * | 1978-12-25 | 1980-07-01 | Mitsubishi Electric Corp | Photomask for preparation of semiconductor wafer |
| JPS57179849A (en) * | 1981-04-30 | 1982-11-05 | Nec Corp | Photo mask |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02130813A (ja) * | 1988-11-10 | 1990-05-18 | Sanyo Electric Co Ltd | 半導体装置の製造方法 |
| DE10065537A1 (de) * | 2000-12-28 | 2002-08-14 | Infineon Technologies Ag | Verfahren zur Identifikation einer auf einen Wafer projizierten Maske nach der Belichtung des Wafers |
| US7120884B2 (en) * | 2000-12-29 | 2006-10-10 | Cypress Semiconductor Corporation | Mask revision ID code circuit |
| JP2008205222A (ja) * | 2007-02-20 | 2008-09-04 | Sony Computer Entertainment Inc | 半導体装置の製造方法および半導体装置 |
| JP2012063434A (ja) * | 2010-09-14 | 2012-03-29 | Ricoh Co Ltd | フォトマスクの版数確認用半導体セル |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH056176B2 (ja) | 1993-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0061536B1 (en) | Method of manufacturing a semiconductor device having improved alignment marks and alignment marks for said method | |
| US20080166889A1 (en) | Eda methodology for extending ghost feature beyond notched active to improve adjacent gate cd control using a two-print-two-etch approach | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| US20070161245A1 (en) | Use of dual mask processing of different composition such as inorganic/organic to enable a single poly etch using a two-print-two-etch approach | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| US20070028200A1 (en) | Method for performing place-and-route of contacts and vias in technologies with forbidden pitch requirements | |
| JPS62235952A (ja) | 半導体装置用マスク | |
| JPS5968928A (ja) | 半導体装置の製造方法 | |
| US6724096B2 (en) | Die corner alignment structure | |
| US6841313B2 (en) | Photomask with dies relating to different functionalities | |
| JPS6327847B2 (ja) | ||
| JPH01234850A (ja) | 半導体集積回路用フォトマスク | |
| JP2564440B2 (ja) | ウエハ内位置表示を付したチップの製造方法 | |
| JPS6223862B2 (ja) | ||
| JPS63278230A (ja) | 半導体装置の製造方法 | |
| JPH04340214A (ja) | 半導体装置の製造方法 | |
| JPS62296422A (ja) | 露光方法 | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS6239814B2 (ja) | ||
| JPS6215854B2 (ja) | ||
| JPS623944B2 (ja) | ||
| JPS6017747A (ja) | 半導体集積回路製造用レチクル | |
| JPH0766113A (ja) | レチクル及び位置合わせ用バーニアの形成方法 | |
| JPS5877232A (ja) | 半導体装置 | |
| JPH03259541A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |