JPS62296422A - 露光方法 - Google Patents

露光方法

Info

Publication number
JPS62296422A
JPS62296422A JP61139231A JP13923186A JPS62296422A JP S62296422 A JPS62296422 A JP S62296422A JP 61139231 A JP61139231 A JP 61139231A JP 13923186 A JP13923186 A JP 13923186A JP S62296422 A JPS62296422 A JP S62296422A
Authority
JP
Japan
Prior art keywords
chip
photomask
space
pattern
exposure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61139231A
Other languages
English (en)
Inventor
Hideki Fujiwara
英樹 藤原
Takeyasu Yanase
柳瀬 武泰
Yoshimichi Yonekura
義道 米倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP61139231A priority Critical patent/JPS62296422A/ja
Publication of JPS62296422A publication Critical patent/JPS62296422A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/54406Marks applied to semiconductor devices or parts comprising alphanumeric information
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544Marks applied to semiconductor devices or parts
    • H01L2223/5442Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols

Landscapes

  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔概 要〕 ウェハー上に複数個のチップを形成するステ、アブアン
ドリピート露光を行なう露光方法であって、チップのパ
ターン領域外に数字又は数を表わす符号を有するフォト
マスクを用いて各チ・ノブ毎にチップ番号を与えること
により、全く同一のチップの識別を可能とする。
〔産業上の利用分野〕
本発明は半導体装置製造等において、ステップアンドリ
ピート露光により一枚のウェハー上に複数個のチップを
形成する場合のチップ識別を行なうとかできる露光方法
に関するものである。
(従来の技術〕 現在、半専体素子及び磁気バブルメモリ素子等は高密度
化が進み、線中1um前後のパターンが必要とされてい
る。また各パターン層間の位置合わせも高い精度が要求
される。このためステッパーと呼ばれる縮小投影露光装
置が主に用いられている。これは、チップサイズの5〜
10倍の大きさのフォトマスク(レチクルと呼ばれる)
を用いてウェハー上にステップアンドリピートi光する
ものである。
〔発明が解決しようとする問題点〕
上記従来のステップアンドリピート露光では、各チップ
が全く同一になってしまうため、量産しベルにおいても
、研究レベルにおいても、チップ管理上問題があった。
このため原寸のフォトマスクを用いる密着露光により各
チップに番号をつけたり、あるいはチップ裏面に番号を
書いたりしているが、スループット(処理性)の点や、
チップ損傷の点で問題があった。
本発明はこのような点に鑑みて創作されたもので、簡易
な方法で、処理性が良く、且つチップ損傷の恐れがなく
チップ識別番号を与えることができる露光方法を提供す
ることを目的としている。
〔問題点を解決するための手段〕
このため本発明においては、ウェハー上に複数個のチッ
プを形成するステップ・アンド・リピート露光において
、チップのパターン形成領域外に数字又は数を表わす記
号を有するフォトマスクを用い、各チップ毎に必要記号
を選択又は組合わせてチップ番号を焼付けることを特徴
としている。
〔作 用〕
チップのパターン形成領域外に数字又は数を表わす記号
を有するフォトマスクを用い、各チップ番号を焼付ける
ことにより、チップの識別が可能となる。
〔実施例〕
第1図は本発明の第1の実施例を説明するための図であ
る。
本実施例は先ずフォトレジストを塗布したウェハー上に
第1図aに示す如きチップ1をステップアンドリピート
露光する。このとき使用するフォトマスクはチップ1の
パターン領域2以外の場所にチップ番号記入用のスペー
ス3を未露光で残すようにしておく。次にこれを現像せ
ずに第1図すに示すような、数字パターン4が並んだフ
ォトマスク5を用いて各チップ毎に数字パターン4をシ
フトし、それぞれのチップ番号記入用スペース3に露光
し、現像するのである。これにより各チップ1には第1
図Cに示す如くチップ番号6 (図は5を表わしている
)が記入される。
本実施例によれば露光工程を1回増やすだけでステップ
アンドリピート露光でチップに番号をつけることができ
、従来より処理性の向上及びチップ損傷の防止が可能と
なる。
第2図は本発明の第2の実施例を説明するための図であ
る。
本実施例は先ずフォトレジストを塗布したウェハー上に
第2図aに示す如きチップ1をステップアンドリピート
露光する。このとき使用するフォトマスクはチップ1の
パターン領域2以外の場所にチップ番号記入用のスペー
ス3を未露光で残すようにしておく。次にこれを現像せ
ずに第2図すに示すような縦バー・パターン7及び横バ
ー・パターン8を有するフォトマスク5を用いて第2回
目の露光を行なう。この場合、縦・横バー・パターンの
組合わせ(例えば日の字状の組合せ)で数字を表現し、
各チップ毎にチップ番号記入スペース3にチップ番号を
露光する。最後に現像する。
これにより各チップには第2図Cに示すようにチップ番
号6 (図は3を表わしている)が記入される。
本実施例の効果は前実施例と同様である。なお本実施例
では1枚のフォトマスクに縦バー・パターンと横バー・
パターンの2個のパターンがあるが、バー・パターンが
1個だけのフォトマスクを用いることも可能である。そ
の場合は縦方向(あるいは横方向)バー・パターンを露
光した後、マスクを90°回転してセットして横方向(
あるいは縦方向)バー・パターンの露光を行なう。
また本実施例ではバー・パターンの周囲に枠を設けたフ
ォトマスクを用いたがマスク上にアパーチャーを設は光
をさえぎる方法も可能である。
第3図は本発明の第3の実施例を説明するための図であ
る。
本実施例は先ずフォトレジストを塗布したウェハー上に
第3図aに示す如きチップ1をステップアンドリピート
露光する。このとき使用するフォトマスクはチップ1の
パターン領域2以外の場所にチップ番号記入用のスペー
ス3を未露光で残すようにしておく。次にこれを現像せ
ずに第3図すに示すようなディスク・パターン9を有す
るフォトマスク5を用いて第2回目の露光を行なう。こ
の場合ディスク・パターンをシフトし、その数によりチ
ップ番号を表わす。この場合、−の位の領域と十の位の
領域、あるいはさらに百の位の領域に分けておき、例え
ば十の位の領域にパターン2個、−の位の領域にパター
ン3個でチップ番号23を表わすようにするとさらに便
利である。そして各チップ毎に、そのチップ番号記入領
域にチップ番号を露光し現像する。これにより各チップ
1には第3図Cに示すようにチップ番号6 (図は23
を表わしている)が記入される。
なお本実施例の効果は第1の実施例と同様である。
〔発明の効果〕
以上述べてきたように本発明によれば、極めて簡易な方
法で且つ処理性が良く、チップを損傷せずにチップ識別
用の番号をチップに記入することができ、実用的には極
めて有用である。
【図面の簡単な説明】
第1図は本発明の第1の実施例を説明するための図、 第2図は本発明の第2の実施例を説明するための図、 第3図は本発明の第3の実施例を説明するための図であ
る。 第1図、第2図、第3図において、 1はチップ、 2はパターン領域、 3はチップ番号記入用スペース、 4は数字パターン、 5はフォトマスク、 6はチ・71番号、 7.8はバー・パターン、 9はディスク・パターンである。 本発明の第1の実施例を 説明するための図 第1図 本発明の第2の実施例を 説明するための図 第3図 1・・・チップ 2・・・ノターン頒域 3・・・チップ番号記入用 ス硬−ス 5・・・フォトマスク 6・・・チップ番号 9・・・ディスク・パターン

Claims (1)

    【特許請求の範囲】
  1. 1、ウェハー上に複数個のチップを形成するステップ・
    アンド・リピート露光において、チップのパターン形成
    領域外に数字又は数を表わす記号を有するフォトマスク
    を用い、各チップ毎に必要記号を選択又は組合わせてチ
    ップ番号を焼付けることを特徴とする露光方法。
JP61139231A 1986-06-17 1986-06-17 露光方法 Pending JPS62296422A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61139231A JPS62296422A (ja) 1986-06-17 1986-06-17 露光方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61139231A JPS62296422A (ja) 1986-06-17 1986-06-17 露光方法

Publications (1)

Publication Number Publication Date
JPS62296422A true JPS62296422A (ja) 1987-12-23

Family

ID=15240531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61139231A Pending JPS62296422A (ja) 1986-06-17 1986-06-17 露光方法

Country Status (1)

Country Link
JP (1) JPS62296422A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02204163A (ja) * 1989-01-31 1990-08-14 Nippon Cable Co Ltd 循環式索道の個別搬器情報識別装置
US5155077A (en) * 1991-09-03 1992-10-13 Ford Motor Company Catalyst for purification of lean-burn engine exhaust gas
JP2003076026A (ja) * 2001-09-05 2003-03-14 Sumitomo Special Metals Co Ltd 識別情報記録方法およびフォトマスクセット
US6924090B2 (en) 2001-08-09 2005-08-02 Neomax Co., Ltd. Method of recording identifier and set of photomasks
JP2012027475A (ja) * 2011-08-19 2012-02-09 Hitachi Metals Ltd 識別情報記録方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02204163A (ja) * 1989-01-31 1990-08-14 Nippon Cable Co Ltd 循環式索道の個別搬器情報識別装置
US5155077A (en) * 1991-09-03 1992-10-13 Ford Motor Company Catalyst for purification of lean-burn engine exhaust gas
US6924090B2 (en) 2001-08-09 2005-08-02 Neomax Co., Ltd. Method of recording identifier and set of photomasks
JP2003076026A (ja) * 2001-09-05 2003-03-14 Sumitomo Special Metals Co Ltd 識別情報記録方法およびフォトマスクセット
JP2012027475A (ja) * 2011-08-19 2012-02-09 Hitachi Metals Ltd 識別情報記録方法

Similar Documents

Publication Publication Date Title
KR950003892B1 (ko) 웨이퍼 묘화장치
US5439765A (en) Photomask for semiconductor integrated circuit device
JPS62296422A (ja) 露光方法
US4613230A (en) Wafer exposure apparatus
EP0459737A2 (en) Reticle for a reduced projection exposure apparatus
US3647445A (en) Step and repeat photomask and method of using same
US6893806B2 (en) Multiple purpose reticle layout for selective printing of test circuits
JPH01234850A (ja) 半導体集積回路用フォトマスク
JPH01293616A (ja) 半導体集積回路の製造方法
JPS6327847B2 (ja)
JP2715462B2 (ja) レチクル及びこれを用いる半導体装置の製造方法
JPS6155106B2 (ja)
JPS62235952A (ja) 半導体装置用マスク
JPS6042828A (ja) マスク目合せ方法
JP2647835B2 (ja) ウェハーの露光方法
JP2002057083A (ja) 露光データの作成装置、方法および半導体集積回路の製造方法
JPH06342745A (ja) アライメント精度測定用マーク
JP2545431B2 (ja) リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法
JPS594018A (ja) モニタパタ−ン
JPS6345091B2 (ja)
JPH0389530A (ja) 半導体集積回路装置の製造方法
JPS6239814B2 (ja)
JPH03180017A (ja) 半導体装置の製造方法
JPH04348343A (ja) 縮小投影露光装置用レチクル
JPS594123A (ja) 露光方法