JPS6042828A - マスク目合せ方法 - Google Patents
マスク目合せ方法Info
- Publication number
- JPS6042828A JPS6042828A JP58150761A JP15076183A JPS6042828A JP S6042828 A JPS6042828 A JP S6042828A JP 58150761 A JP58150761 A JP 58150761A JP 15076183 A JP15076183 A JP 15076183A JP S6042828 A JPS6042828 A JP S6042828A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- mask
- patterns
- diagonal
- alignment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7076—Mark details, e.g. phase grating mark, temporary mark
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１ン 発明の属する技術分野
本発明は集積回路製造加工技術に関し、特にマスク目付
せパターンの形状に関する。
せパターンの形状に関する。
（２）従来技術の説明
一般に果槙Ｉｇ１鮎の製造加工技術において、マスクパ
ターンｔワエーハに露光する場合、各製造工程ごとのシ
ーキングマスク（以下マスクと略する）上にあるマスク
目付せパターンによう、マスクとウェーハの位置合せを
行い、密Ｎ露光、投影露光、亀子ビーム無光等の技術に
よシ、ウェーハに露光する手法が採られている。
ターンｔワエーハに露光する場合、各製造工程ごとのシ
ーキングマスク（以下マスクと略する）上にあるマスク
目付せパターンによう、マスクとウェーハの位置合せを
行い、密Ｎ露光、投影露光、亀子ビーム無光等の技術に
よシ、ウェーハに露光する手法が採られている。
第１図は従来のマスク目付せパターンを示す一例である
。各製造工程ごとに第１凶（ａ）、 （ｂ）。
。各製造工程ごとに第１凶（ａ）、 （ｂ）。
（Ｃ）及び（ｄ）に示す目合せパターンが用意されてい
て、第１図（ａ）から第１図（ｔ））、 （Ｃ）、 （
ｄ）の順序で使用される。各パターンはウェーハの各チ
ップのチップ内のある任意の位置に各工程ごとに蕗ツＣ
きれていく。
て、第１図（ａ）から第１図（ｔ））、 （Ｃ）、 （
ｄ）の順序で使用される。各パターンはウェーハの各チ
ップのチップ内のある任意の位置に各工程ごとに蕗ツＣ
きれていく。
第１図（ａ）乃至第１図（ｄ）のパターンでは、４つの
製造工程が大きな四角のブロック１個によシできること
になる。第２図は第１図（ａＪ乃至第１図（ｄ）の各々
のパターンが目合せ露光された状態を示す。
製造工程が大きな四角のブロック１個によシできること
になる。第２図は第１図（ａＪ乃至第１図（ｄ）の各々
のパターンが目合せ露光された状態を示す。
ところで、一般に集積回路の製造工程で最も簡単なプロ
セスを想定しても６枚のマスク、ＲＩＩち６つの製造工
程が必賛である。したがってブロックとしては２個必資
となる。しかし、５ｆ！１図に示す目合せパターン形状
では、もつと複雑なプロセスとなった場合、マスクによ
る製造工程が増加し、ブロック数も増加することになる
。
セスを想定しても６枚のマスク、ＲＩＩち６つの製造工
程が必賛である。したがってブロックとしては２個必資
となる。しかし、５ｆ！１図に示す目合せパターン形状
では、もつと複雑なプロセスとなった場合、マスクによ
る製造工程が増加し、ブロック数も増加することになる
。
その結果、集禎回路の呆槓鵬が増加するほど、このブロ
ックがウェーハの各チップ内に占Ｍす、る面積が影押す
ることもあるという欠点がありだ。
ックがウェーハの各チップ内に占Ｍす、る面積が影押す
ることもあるという欠点がありだ。
（３）発明の１的
本発明はマスク目金せパターンの形状及び採シ方を数台
することにより、上記欠点を緩和し、１、ブロック内で
のマスク目金せパターンをｍｍさせることができる集積
回路の１造加工技術におけるマスク目金せパターン形状
を提供するものでおる。
することにより、上記欠点を緩和し、１、ブロック内で
のマスク目金せパターンをｍｍさせることができる集積
回路の１造加工技術におけるマスク目金せパターン形状
を提供するものでおる。
（４） 発明の￥Ｉｆ１１ｔ。
本発明の構成は乗積回路製造工程におけるマスク１合せ
パターン形状の基本構成を斜めパターンとして構成する
ことによ）、１ブロツク内で構成できる目付ぜパターン
ｔ−６個まで有することを％髄としている。
パターン形状の基本構成を斜めパターンとして構成する
ことによ）、１ブロツク内で構成できる目付ぜパターン
ｔ−６個まで有することを％髄としている。
（５）実施例
次に本発明の実施例について図面を参照して説明する。
第３図（ａ）乃至第３図（ｆ）は各々マスク目金せパタ
ーンを示すものである。最初に第３図（ａ）（よシ目金
せ位置合せを行い、ウェーハＫ、露光する。次工程は第
３図中）に示す斜めパターンを用いて、位置合せをして
露光する。第３番目の工程では第３図（Ｃ）の４つに分
割したパターンを用いる。第４１１目の工程はＭ３図（
ｄ）のパターンを用いる。第３図（ｄ）はΦ）の斜めの
パターンの内側にある斜めパターン構成を採っている。
ーンを示すものである。最初に第３図（ａ）（よシ目金
せ位置合せを行い、ウェーハＫ、露光する。次工程は第
３図中）に示す斜めパターンを用いて、位置合せをして
露光する。第３番目の工程では第３図（Ｃ）の４つに分
割したパターンを用いる。第４１１目の工程はＭ３図（
ｄ）のパターンを用いる。第３図（ｄ）はΦ）の斜めの
パターンの内側にある斜めパターン構成を採っている。
第５番目の１福としては、第３図（ｅ）のひし形パター
ンを用いて露光を行う。第６４に目の工程は第３図（ｆ
）に示すように再ひ第３図（ｂ）及び第３図（ｄ）のパ
ターンと同様な斜めパターンを利用する。
ンを用いて露光を行う。第６４に目の工程は第３図（ｆ
）に示すように再ひ第３図（ｂ）及び第３図（ｄ）のパ
ターンと同様な斜めパターンを利用する。
第３図（ｆ）のパターンは第３図（ｄ）のパターンのさ
らに内側となる。
らに内側となる。
以上、第３図（ａ）乃至第３図（ｆ）に示す６個の目合
せパターンが、１つの大きな四角のブロック内で構成す
ることができる。即ち、従来技術ではブロックが２個必
景であったのが１ｉｖＡですむことができる。第４図は
ｍ３図（ａ）乃至第３図（ｆ）のパターンが目合せ露光
されて、第３図（ｆ）の製造工程が終了した時点におけ
るチップ内の目合せパターン状態を示す。
せパターンが、１つの大きな四角のブロック内で構成す
ることができる。即ち、従来技術ではブロックが２個必
景であったのが１ｉｖＡですむことができる。第４図は
ｍ３図（ａ）乃至第３図（ｆ）のパターンが目合せ露光
されて、第３図（ｆ）の製造工程が終了した時点におけ
るチップ内の目合せパターン状態を示す。
第３１１（ａ）乃至第３図（ｆ）のパターン構成が２ブ
ロツクｉｎは、１２個のマスク装造工程を処理すること
が可能である。
ロツクｉｎは、１２個のマスク装造工程を処理すること
が可能である。
（６） 発明の効果
上述のように本発明によるマスク目金せ斜めパターンの
利用は、従来の目合せパターンと比べて効率性のよいパ
ターンであシ、多くの目合せパターンを構成できるとい
う効果がおる。
利用は、従来の目合せパターンと比べて効率性のよいパ
ターンであシ、多くの目合せパターンを構成できるとい
う効果がおる。
第１図（ａ）、Φ）、 （Ｃ）、 （ｄ）は各々従来の
目合せパターン形状図であり、第２図は第１図（ａ）乃
至第１図（ｄ）のパターンが目付せＳ光された状態を示
す。第３図（ａ）、Φ）ｔ （Ｃ）、鈎、 （ｅ）、
（ｆ）は各々本発明実施例の各マスクのマスク９会せノ
リーンを系した形状図でめシ、第４図は第３図（ａ）乃
至第３図（ｆ）のパターンが目合せ露光された状態を示
す。 榮１図（必） 第１図（ｂ） ９１図（ｄ） ｔａ、） ｔｂ） （ｄ）（ｅ） 第３図 第１図（の 珍２図
目合せパターン形状図であり、第２図は第１図（ａ）乃
至第１図（ｄ）のパターンが目付せＳ光された状態を示
す。第３図（ａ）、Φ）ｔ （Ｃ）、鈎、 （ｅ）、
（ｆ）は各々本発明実施例の各マスクのマスク９会せノ
リーンを系した形状図でめシ、第４図は第３図（ａ）乃
至第３図（ｆ）のパターンが目合せ露光された状態を示
す。 榮１図（必） 第１図（ｂ） ９１図（ｄ） ｔａ、） ｔｂ） （ｄ）（ｅ） 第３図 第１図（の 珍２図
Claims (1)
- 果槓回路表造工程におけるマスク目付せパターン形状の
基本構成を斜のパターンとして構成することにより、１
ブロツク内で構成できる目合せパターンを６個までＭす
ることを特徴とするマスク目合せ方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150761A JPS6042828A (ja) | 1983-08-18 | 1983-08-18 | マスク目合せ方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58150761A JPS6042828A (ja) | 1983-08-18 | 1983-08-18 | マスク目合せ方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6042828A true JPS6042828A (ja) | 1985-03-07 |
Family
ID=15503833
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58150761A Pending JPS6042828A (ja) | 1983-08-18 | 1983-08-18 | マスク目合せ方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6042828A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283205A (en) * | 1991-03-19 | 1994-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device on a substrate having an anisotropic expansion/contraction characteristic |
| US5316984A (en) * | 1993-03-25 | 1994-05-31 | Vlsi Technology, Inc. | Bright field wafer target |
| US5529595A (en) * | 1992-05-20 | 1996-06-25 | The Furukawa Electric Co., Ltd. | Method of positioning elements of an optical integrated circuit |
| WO2013177874A1 (zh) * | 2012-05-28 | 2013-12-05 | 京东方科技集团股份有限公司 | 对位标识及在曝光工艺中采用该对位标识制作工件的方法 |
-
1983
- 1983-08-18 JP JP58150761A patent/JPS6042828A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5283205A (en) * | 1991-03-19 | 1994-02-01 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a semiconductor device on a substrate having an anisotropic expansion/contraction characteristic |
| US5529595A (en) * | 1992-05-20 | 1996-06-25 | The Furukawa Electric Co., Ltd. | Method of positioning elements of an optical integrated circuit |
| US5316984A (en) * | 1993-03-25 | 1994-05-31 | Vlsi Technology, Inc. | Bright field wafer target |
| WO2013177874A1 (zh) * | 2012-05-28 | 2013-12-05 | 京东方科技集团股份有限公司 | 对位标识及在曝光工艺中采用该对位标识制作工件的方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6042828A (ja) | マスク目合せ方法 | |
| JPH06242595A (ja) | 光露光用マスクおよびその製造方法 | |
| JPH01107527A (ja) | パターン形成方法 | |
| JPH01293616A (ja) | 半導体集積回路の製造方法 | |
| JPS59192248A (ja) | レテイクル | |
| JP2715462B2 (ja) | レチクル及びこれを用いる半導体装置の製造方法 | |
| JPS6245026A (ja) | 半導体集積回路の写真製版方法 | |
| JP2545431B2 (ja) | リソグラフィ―用レチクルおよびレチクルパタ―ン転写方法 | |
| KR100303799B1 (ko) | 반도체소자용마스크패턴 | |
| JPH022556A (ja) | 半導体デバイス製造用ステッパーレティクル | |
| JPS6155106B2 (ja) | ||
| JPS6118955A (ja) | レテイクルマスク | |
| JPS6442820A (en) | Manufacture of semiconductor integrated circuit | |
| JPH0743881A (ja) | フォトマスクの構造と半導体装置の製造方法 | |
| JPH0389530A (ja) | 半導体集積回路装置の製造方法 | |
| JPS60240148A (ja) | リ−ドフレ−ムの製造方法 | |
| JPS6254921A (ja) | 半導体装置の製造方法 | |
| JPS60224224A (ja) | マスクアライメント方法 | |
| JPH03276670A (ja) | 半導体装置及びその製造方法 | |
| JPH05198497A (ja) | 半導体装置の製造方法 | |
| JPS594018A (ja) | モニタパタ−ン | |
| JPH05335203A (ja) | 縮小投影露光用レチクルとそのレチクルを用いた露光法 | |
| JPH0443628A (ja) | 電子ビーム露光方法 | |
| JPS6055826B2 (ja) | ホトマスクパタ−ン | |
| JPS62125620A (ja) | 半導体装置の製造方法 |